JP3821725B2 - スルーホールの形成方法及び半導体装置の製造方法 - Google Patents
スルーホールの形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3821725B2 JP3821725B2 JP2002041899A JP2002041899A JP3821725B2 JP 3821725 B2 JP3821725 B2 JP 3821725B2 JP 2002041899 A JP2002041899 A JP 2002041899A JP 2002041899 A JP2002041899 A JP 2002041899A JP 3821725 B2 JP3821725 B2 JP 3821725B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- film
- etching
- plasma
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線を有する半導体装置において多層配線を電気的に接続するためのスルーホールの形成方法及びその方法を用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来の多層配線を有する半導体装置は、通常、プラズマ酸化膜により配線層がサンドイッチされた構造が採られている。
このような半導体装置のプロセスフローを図３を用いて以下に詳細に説明する。
半導体基板３１上に第１のプラズマＴＥＯＳ酸化膜３２と第１のアルミニウム系金属配線３３が順次形成される。次に、得られる基板上に第２のプラズマＴＥＯＳ酸化膜３４を約１０００Åの厚さに形成し、さらに有機ＳＯＧ膜３５を塗布、焼成して約４０００Åの厚さに形成する。次に、有機ＳＯＧ膜３５上に第３のプラズマＴＥＯＳ酸化膜３６を約８０００Åの厚さに形成した後、化学的機械研磨を約５０００Å実施し平坦化を行う。
【０００３】
次に、スルーホール開口のため、フォトレジストを塗布し、露光、現像を行ってパターニングを実施し、次いでフォトレジストパターンをマスクにしてフルオロカーボン系のガスを用いてスルーホールのエッチングを行う。
次に、酸素プラズマを用いることで、フォトレジストパターンを除去する。その条件は、ガス流量Ｏ2：２ｓｌｍ、パワー：１０００Ｗ、処理温度：２５０℃、ランプパワー：２５％に調整され、剥離速度：１２０００Å／分を得る。
【０００４】
次に、第１の接続金属として、厚さ約５００Åのチタン膜３７、厚さ約５００Åの窒化チタン膜３８、厚さ約５０００Åのブランケットタングステン膜３９を順次形成した後、エッチバックする。次に、第２のアルミニウム系金属配線３０を第３のプラズマＴＥＯＳ酸化膜３６上であって、スルーホールを含む領域に形成する。
このような半導体装置の製造プロセスでは、スルーホール加工時のフォトレジストパターンの除去工程において酸素プラズマを使うために、有機ＳＯＧ膜３５のＳｉ−ＣＨ3結合がＯ2により容易に破壊され、Ｓｉ−ＯＨ結合を形成する。そして、このＳｉ−ＯＨ結合は吸湿のもととなるため、スルーホール内の電気抵抗が高くなってしまい、さらに誘電率が上昇する原因ともなる。従って、第１及び第２のアルミニウム系金属配線は接続不良となる問題がある。
【０００５】
また、低誘電率を有する層間絶縁膜としてフッ素樹脂を用いた例が、月刊紙「Semiconductor World」（１９９７年２月号）の８２〜８４頁に記述されている。ここでは「フッ素樹脂による低誘電率化エッチング特性はクリア、課題は耐酸素プラズマ性である。」としている。
以下、層間絶縁膜としてフッ素樹脂を使用した場合の半導体装置のプロセスフローを、図４を用いて説明する。
【０００６】
先ず、半導体基板４１上に第１のプラズマＴＥＯＳ酸化膜４２及び第１のアルミニウム系金属配線４３を順次形成する。得られる基板上に第２プラズマＴＥＯＳ酸化膜４４を約５００Åの厚さに形成し、さらにフッ素樹脂４５を塗布し、焼成して約５０００Åの厚さに形成する。次に、フッ素樹脂４５上に第３のプラズマＴＥＯＳ酸化膜４６を約８０００Åの厚さに形成した後、化学的機械研磨を約５０００Å実施し平坦化する。
【０００７】
次に、スルーホール開口のため、フォトレジストを塗布し、露光、現像を行ってパターニングを実施する。次いでフォトレジストパターンをマスクにして、フルオロカーボン系のガスを用いて、第２プラズマＴＥＯＳ酸化膜４４、フッ素樹脂膜４５及び第３プラズマＴＥＯＳ酸化膜４６からなるサンドイッチ膜をエッチングすることによりスルーホールを形成する。次に、先の従来例と同様の条件で、酸素プラズマにてフォトレジストパターンを除去する。
このような半導体装置の製造プロセスでは、第２プラズマＴＥＯＳ酸化膜４４におけるホール４７は真直ぐな直線状に加工されるが、フッ素樹脂膜４５におけるホール４８はボーイング形状に加工されてしまう。なお、ホール４８がボーイング形状になる理由としては、フッ素樹脂膜４５の炭素と酸素プラズマの酸素が結びついて、ＣＯ2ガスの形で放出されてしまうためと考えられる。
【０００８】
これに対して、特開平１１−１５０１０１号公報では、ＮｘＨｙ（ｘ＝１，２、ｙ＝２〜４）ガスを用いたプラズマによりフォトレジストパターンを除去する方法が提案されている。このような方法によれば、酸素プラズマを用いないので、絶縁膜が吸湿性に変質したり、絶縁膜におけるホールがボーイング形状になったりすることを防ぐことができる。
上記いずれの方法においても、フォトレジストパターンを除去した後、ホール上部及びホール内部に残留するポリマーを半導体装置用の洗浄薬液（以下、「薬液」という）で除去し、さらに純水で薬液をリンスすることが行われている。
【０００９】
ところが、このような方法では、ホール内部のポリマー残留物が薬液処理によって十分に除去されないため、又はホール内部の薬液が十分に純水により除去されないために、ホール底部に高電気抵抗成分が残存することとなる。その結果、スルーホール内の電気抵抗が高くなるという問題がある。また、これまでに使用されている薬液は、購入・廃棄に要するコストが高く、半導体装置の低コスト化に対しても問題となっている。
【００１０】
また、近年では、半導体素子のさらなる微細化に伴い、隣接するゲート（ポリシリコン）同士の間隔がますます小さくなってきている。これによってコンタクトホール開口形成のためのリソグラフィーの寸法精度がさらに要求されるようになってきている。しかしながら、リソグラフィーの寸法精度には限界があるため、ミスアライメントを許容できるスルーホール形成のプロセスの要求が高まっている。
なお、ミスアライメントとなるスルーホール（以下、「ボーダレススルーホール」という）は、通常、スルーホール内の電気抵抗が増大し、かつ抵抗値が５〜１０倍程度までばらつきを生じる問題がある。
【００１１】
【発明が解決しようとする課題】
上記のように、スルーホールの形成におけるフォトレジストパターンの除去方法に関しては、絶縁膜の劣化を防止するための改善がなされているが、スルーホール内部を薬液により洗浄する方法に関しては、薬液と配線パターンとの副反応や、洗浄後の薬液の不十分な除去等、様々な問題が改善されないまま残っている。また、今後も半導体集積回路の微細化が進むにつれてホールサイズの微細化も進み、さらに新規な層間絶縁膜や配線材料及びエッチングガスが用いられるようになると、薬液を用いたホール内洗浄方法において新たな問題が生じることが予想される。
【００１２】
例えば、層間絶縁膜としてフッ素ドープ酸化シリコン膜（以下、「ＦＨＤＰ膜」という）を用い、フォトレジストパターンをマスクに用いてＦＨＤＰ膜をドライエッチングしてスルーホールを形成し、酸素プラズマを用いたドライエッチングによりフォトレジストパターンを除去し、ホール上部及び内部に残留するポリマーを薬液を用いて洗浄する場合、ボーダレススルーホールが形成されるおそれが多い。
本発明者は、このような状況に鑑み鋭意検討を進めた結果、ホール上部及び内部に残留するポリマーを、薬液を用いずにカーボンフッ化物と微量の水素を含むプラズマによりドライエッチングして除去する方法により、ボーダレススルーホールが形成された場合でもスルーホール内の電気抵抗を低く抑えることが可能であることを見出し、本発明を完成するに至った。
【００１３】
【課題を解決するための手段】
かくして本発明によれば、（ａ）フォトリソグラフィーにより絶縁膜上にレジストパターンを形成する工程と、（ｂ）レジストパターンに基づいて絶縁膜をドライエッチングすることによりスルーホールを形成する工程と、（ｃ）ドライエッチングによりレジストパターンを除去する工程と、（ｄ）ＣＦ 4 及びＨ 2 を含むエッチングガスを用いるドライエッチングによりスルーホール内のポリマー残留物を除去する工程とを含むスルーホールの形成方法が提供される。
また、本発明によれば、上記方法を用いてなる半導体装置の製造方法が提供される。
【００１４】
【発明の実施の形態】
以下、本発明を実施例によりさらに具体的に説明するが、これにより本発明は限定されない。
実施例
本発明の方法による半導体装置の製造プロセスについて図１をもとに説明する。
まず、半導体基板１としてのシリコン基板上に第１絶縁膜５として、例えば熱酸化法、ＣＶＤ法等でＳｉＯＣ膜、ＳｉＯＦ膜、ＳｉＮ膜等を適宜選択して形成する。
【００１５】
半導体基板としては、通常半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体等からなる基板、ＳＯＩ基板又は多層ＳＯＩ基板等の種々の基板を用いることができる。なかでもシリコン基板が好ましい。また、半導体基板は、その表面にトランジスタ、キャパシタ等の半導体素子や回路、配線層、素子分離領域、絶縁膜等が組み合わせられて形成されていてもよい。また、半導体基板は、通常、ボロン等のｐ型又はリン、砒素等のｎ型の不純物がドーピングされており、その表面に１つ又はそれ以上のｎ型又はｐ型の不純物拡散領域（ウェル）が形成されている。ウェルの不純物濃度、大きさ、深さ等は、得ようとする半導体装置の性能等を考慮して適宜調整することができる。これにより、半導体基板は、第１導電型と第２導電型の双方の領域を有している。なお、第１導電型領域上には、第２導電型チャネルＭＯＳトランジスタが形成され、第２導電型領域上には、第１導電型チャネルＭＯＳトランジスタが形成されていてもよい。
【００１６】
本実施例では、シリコン基板に素子分離膜２、ソース／ドレイン領域３及びゲート電極４が形成され、ＭＯＳＦＥＴが形成される。
第１絶縁膜としては、シリコン酸化膜、シリコン窒化膜又はこれらの積層膜により、膜厚２０〜５０Å程度に形成されたものが挙げられる。
第１絶縁膜の形成方法は、その材料にあわせて適宜選択されるが、例えば熱酸化法、ＣＶＤ法、スパッタリング法、蒸着法等が挙げられる。
第１絶縁膜には、ゲート電極４及びソース／ドレイン領域３が後述する下部配線層７に電気的に接続されるようコンタクトホール６が形成される。
【００１７】
次に、第１絶線膜５上に下部配線層７としての窒化チタン膜を形成する。
下部配線層は、窒化チタン膜以外にも例えば、金、白金、銀、銅、アルミニウム等の金属；チタン、タンタル、タングステン等の高融点金属；高融点金属とのシリサイド、ポリサイド等の単層膜又は積層膜により、膜厚１００〜５００Å程度に形成することができる。
下部配線層は、例えば、導電性材料をＣＶＤ法、スパッタリング法、蒸着法等によって第１絶縁膜上全面に成膜し、次いで公知の方法、例えばフォトリソグラフィー及びエッチング工程によって所望の形状にパターニングすることにより形成される。
【００１８】
次に、得られるウエーハ上に第２絶縁膜８としてのフッ素ドープシリコン絶縁膜（ＦＨＤＰ膜）を形成する。
第２絶縁膜は、ＦＨＤＰ膜以外にも例えばシリコン酸化膜［低温酸化膜：ＬＴＯ膜等、高温酸化膜：ＨＴＯ膜、プラズマＴＥＯＳ（Tetra-Ethoxy Silane）膜］、シリコン窒化膜又はプラズマ窒化膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＳＯＧ膜、フッ素樹脂膜、ＨＳＱ膜、アモルファスカーボン膜、フッ素化アモルファスカーボン膜、ポーラス膜等が挙げられ、膜厚５０００〜１００００Å程度に形成される。
第２絶縁膜の形成方法は、その材料にあわせて適宜選択されるが、例えば熱酸化法、ＣＶＤ法、スパッタリング法、蒸着法等が挙げられる。
【００１９】
次に、フォトリソグラフィーにより、第２絶縁膜８上にフォトレジストを形成しパターニングする（工程ａ）。フォトレジストパターンは、スルーホールを形成するために下部配線層の上方に開口部を有する形状であれば特に限定されず、所望の形状に形成することができる。
次に、フォトレジストパターンに基づいて、第２絶縁膜８をドライエッチングすることによりスルーホールを形成する（工程ｂ）。
なお、工程ｂで行われるドライエッチングは、気相エッチング、プラズマエッチング、スパッタエッチング、反応性イオンエッチング（ＲＩＥ）、イオンビームエッチング、光エッチングのいずれでもよい。なかでもスルーホールが真直ぐな直線状に形成されるためにも、異方性を有する、ＲＩＥ、スパッタエッチング及びイオンビームエッチングが好ましい。
【００２０】
ドライエッチングに用いられる装置は、バッチ式又は枚葉式のいずれでもよく、ＥＣＲプラズマ装置、誘導結合型プラズマ装置、へリコン励起型プラズマ装置を用いることができる。エッチングガスとしては、エッチングされる材料により適宜選択され、例えば、酸化シリコンの場合、ＣＨＦ3、ＣＦ4、Ｃ2Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8等や、窒化シリコンの場合、ＣＨＦ3、ＣＦ4等や、ポリサイドの場合、Ｃｌ2、ＨＢｒ、ＢＣｌ3等が挙げられる。また、エッチングガスにはＣＯ、Ｏ2、Ａｒ等のその他のガスを添加してもよい。
【００２１】
本実施例においては、先の工程で得られるウエーハをドライエッチング装置のウエーハ載置電極上にセットする。前記電極は冷却配管を内蔵しており、装置外部に設置されるチラー等の冷却設備から冷却配管へ適当な冷媒を供給循環させることにより、エッチング中のウエーハを所定の温度に維持できるようになされる。ここでは電極が２０℃に維持されるようにする。
次に、フォトレジストパターンに基づいて、Ｃ5Ｆ8流量：１６ｓｃｃｍ、ＣＯ流量：５０ｓｃｃｍ、Ｏ2流量：１７ｓｃｃｍ、Ａｒ流量：３３０ｓｃｃｍ、ガス圧：１５ｍＴ、上部電極パワー：１８００Ｗ、下部電極パワー：１８００Ｗの条件で、ＦＨＤＰ膜をドライエッチングする。
各ガスの供給量及びその混合比率は、制御装置（図示せず）及びマスフロー・コントローラにより適宜調整される。
【００２２】
この工程では、Ｃ5Ｆ8の放電解離によりプラズマ中にＦラジカルが生成する。そしてこのＦラジカルにより、ラジカル反応がＣＦｘ＋、Ｃ＋等のイオンによりアシストされる機構でエッチングが進行し、ＦＳＧはＳｉＦｘ、ＣＯ2、ＣＯＦ等の形で除去される。このとき、エッチング速度は約６００ｎｍ／分程度となる。
次に、ドライエッチングによりフォトレジストパターンを除去する（工程ｃ）。
なお、工程ｃで行われるドライエッチングは、気相エッチング、プラズマエッチング、スパッタエッチング、ＲＩＥ、イオンビームエッチング、光エッチングのいずれでもよい。なかでも広い範囲に形成されたフォトレジストパターンをエッチング除去しやすいことから、等方性を有する、気相エッチング、プラズマエッチング及び光エッチングが好ましく、等方性プラズマエッチングがさらに好ましい。
【００２３】
ドライエッチングに用いられる装置は、バッチ式又は枚葉式のいずれでもよく、ＥＣＲプラズマ装置、誘導結合型プラズマ装置、へリコン励起型プラズマ装置を用いることができる。エッチングガスとしては、Ｏ2ガス、窒化水素系ガス等が挙げられる。また、エッチングガスにはＣＯ、Ａｒ等のその他のガスを添加してもよい。
【００２４】
本実施例においては、先の工程で得られるウエーハを図２に示すプラズマアッシング装置に移設し、Ｏ2プラズマ・アッシングを用いてフォトレジストパターンを除去する。
フォトレジストパターンの除去は、主として燃焼及び加熱による分解にもとづいている。ここでは、ポリマー成分の熱的硬化を緩和する目的で、通常のＯ2プラズマアッシング条件に比べて低温（２０〜１００℃）で処理を実施した。
【００２５】
次に、ドライエッチングによりスルーホール内のポリマー残留物を除去する（工程ｄ）。
なお、工程ｄで行われるドライエッチングは、気相エッチング、プラズマエッチング、スパッタエッチング、ＲＩＥ、イオンビームエッチング、光エッチングのいずれでもよい。なかでもスルーホール内のポリマー残留物を除去しやすく、スルーホールの側壁をエッチングしないためにも異方性を有するＲＩＥ、スパッタエッチング、イオンビームエッチングが好ましく、異方性ＲＩＥがさらに好ましい。
【００２６】
ドライエッチングに用いられる装置は、バッチ式又は枚葉式のいずれでもよく、ＥＣＲプラズマ装置、誘導結合型プラズマ装置、へリコン励起型プラズマ装置を用いることができる。エッチングガスとしては、エッチングされる材料により適宜選択され、例えば、酸化シリコンの場合、ＣＨＦ3、ＣＦ4、Ｃ2Ｆ6、Ｃ4Ｆ8等や、窒化シリコンの場合、ＣＨＦ3、ＣＦ4等や、ポリサイドの場合、Ｃｌ2、ＨＢｒ、ＢＣｌ3等が挙げられる。また、エッチングガスにはＨ2、Ｎ2、Ｏ2、Ａｒ等のその他のガスを添加してもよい。なかでもＣＦ4及びＨ2を含むエッチングガスを用いるのが好ましい。
【００２７】
本実施例においては、ＣＦ4流量：１２５ｓｃｃｍ（エッチングガス全体に対するガス流量比３１％）、Ｈ2３ｖｏｌ％含有Ｎ2ガス：流量２７５ｓｃｃｍ、ガス圧：０．２Ｔｏｒｒ、電極パワー：２６０Ｗの条件でドライエッチングすることにより、ホール上部及びホール内部の残留ポリマーを完全に除去する。
残留ポリマーの除去は、ＲＩＥによるエネルギーを印加することでポリマー成分をイオン化することにもとづいている。
【００２８】
なお、ＣＦ4ガス流量比を全ガス流量に対して１２％から３８％まで変化させることにより、下部配線層としての窒化チタン膜の減り量と、ホール上部のポリマー残留物の有無とを観察した。その結果、ＣＦ4ガス流量比が１２％から２５％のときは、ホール上部のポリマー成分が残留するのが観察されたが、下部配線層の膜減りは観察されなかった。また、ＣＦ4ガス流量比をさらに多くすることによってホール上部のポリマー成分が完全に除去されるが、流量比が３８％になると下部配線層が約２００Åエッチングされるのが観察された。
【００２９】
以上の結果より、ＣＦ4ガス流量比は、ポリマー残さが無く、下部配線層の膜減りを抑えることができることから、全ガス流量に対して２６〜３７％の間であるのが好ましく、約２７〜３５％であるのがさらに好ましい。
次に、ウエーハを脱イオン水により洗浄することで、ＦＨＤＰ膜にスルーホールを形成する。
次に、第２絶縁膜８上に第１の接続金属として、厚さ約５００Åのチタン膜９、厚さ約５００Åの窒化チタン膜１０、厚さ約３０００Åのタングステン膜１１を順次形成した後、エッチバックする。
【００３０】
接続金属としては、チタン膜、窒化チタン膜、タングステン膜以外にも、上記の下部配線層に用いられる材料の単層膜又は積層膜が挙げられる。
次に、上部配線層１２として、例えばチタン膜、窒化チタン膜、Ａｌ−Ｃｕ幕の積層膜を第２絶縁膜８上であって、スルーホールを含む領域に形成する。
上部配線層を構成する材料と形成方法は下部配線層と同様であり、上部配線層は、膜厚３０００〜１００００Å程度に形成される。
以上の方法により形成されるスルーホールを有する半導体ウエーハを図１に示す。
本実施例によれば、第２絶縁膜としてのＦＨＤＰ膜をエッチングする際の下部配線層に対する選択比は５０という高い値が得られた。
【００３１】
比較例
フォトレジストパターンを通常の（例えば、本発明に比較して高温（２５０℃程度）／酸素の単一ガスの）Ｏ2プラズマを用いたドライエッチングで除去し、ポリマー残留物をアルカリ性水溶液及び有機溶媒を含む薬液を用いて除去した以外は、実施例と同様にして半導体ウエーハーを製造する。
【００３２】
＜実施例と比較例との比較＞
実施例及び比較例で形成されたスルーホール内の電気的特性を比較した。
図５と図６には、実施例及び比較例で形成されるスルーホール内の電気抵抗が示されている。
図５には、スルーホールが下部配線層上に完全に重なる場合のスルーホール内の電気抵抗を示している。この場合、実施例及び比較例は同様の電気抵抗を示した。
【００３３】
図６には、スルーホールが下部配線層に対して完全に重なっていない場合のスルーホール（ボーダレススルーホール）内の電気抵抗を示している。この場合、比較例の電気抵抗は、実施例の電気抵抗に比べ１．５〜５倍と高抵抗になっている。この原因については、比較例で形成されたスルーホールの場合、スルーホール内部の残留ポリマー成分が完全に除去されないために、この残留ポリマー成分が電気抵抗を高めていると考えられる。
また、実施例及び比較例で形成されたスルーホールについて、残留ポリマーを除去した後に上面からのＳＥＭ観察によりホール径を測定した結果、両者のホール径に差異はみられなかった。このことから、本発明の方法における残留ポリマーの除去により、絶縁膜に劣化が生じていないことが分かった。
【００３４】
【発明の効果】
以上のように、本発明の方法によれば、スルーホール内のポリマー残留物をドライエッチングによって除去することで、スルーホール内の電気抵抗を低く抑えることができる。また、下部配線層及び絶縁膜に劣化を生じさせることなく、良好な形状のスルーホールを形成できる。これらの効果は特にボーダレススルーホールが形成された場合において顕著に見られる。
また、本発明の方法によれば、薬剤を用いず、ドライエッチングによりスルーホール内のポリマー残留物を除去するので、有害物質の使用量の抑制とコストの低減が見込める。
【図面の簡単な説明】
【図１】本発明の方法により製造される半導体ウエーハの概略断面図である。
【図２】実施例において使用されるプラズマアッシング装置の概略断面図である。
【図３】従来の方法により製造される半導体ウエーハの概略断面図である。
【図４】従来の方法により製造される半導体ウエーハの概略断面図である。
【図５】実施例及び比較例で形成されたスルーホール内の電気抵抗を示すグラフである。
【図６】実施例及び比較例で形成されたボーダレススルーホール内の電気抵抗を示すグラフである。
【符号の説明】
１ 半導体基板
２ 素子分離膜
３ ソース／ドレイン領域
４ ゲート電極
５ 第１絶縁膜
６ コンタクトプラグ
７ 下部配線膜
８ 第２絶縁膜
９ チタン膜
１０ 窒化チタン膜
１１ タングステン膜
１２ 第２金属配線層
３１ 半導体基板
３２ 第１ＴＥＯＳ酸化膜
３３ 第１のアルミニウム系金属配線
３４ 第２ＴＥＯＳ酸化膜
３５ 有機ＳＯＧ膜
３６ 第３ＴＥＯＳ酸化膜
３７ チタン膜
３８ 窒化チタン膜
３９ ブランケットタングステン膜
３０ 第２のアルミニウム系金属配線
４１ 半導体基板
４２ 第１ＴＥＯＳ酸化膜
４３ 第１のアルミニウム系金属配線
４４ 第２ＴＥＯＳ酸化膜
４５ フッ素樹脂膜
４６ 第３ＴＥＯＳ酸化膜
４７ 直線状に形成されたスルーホール
４８ ボーイング形状に形成されたスルーホール
【発明の属する技術分野】
本発明は、多層配線を有する半導体装置において多層配線を電気的に接続するためのスルーホールの形成方法及びその方法を用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来の多層配線を有する半導体装置は、通常、プラズマ酸化膜により配線層がサンドイッチされた構造が採られている。
このような半導体装置のプロセスフローを図３を用いて以下に詳細に説明する。
半導体基板３１上に第１のプラズマＴＥＯＳ酸化膜３２と第１のアルミニウム系金属配線３３が順次形成される。次に、得られる基板上に第２のプラズマＴＥＯＳ酸化膜３４を約１０００Åの厚さに形成し、さらに有機ＳＯＧ膜３５を塗布、焼成して約４０００Åの厚さに形成する。次に、有機ＳＯＧ膜３５上に第３のプラズマＴＥＯＳ酸化膜３６を約８０００Åの厚さに形成した後、化学的機械研磨を約５０００Å実施し平坦化を行う。
【０００３】
次に、スルーホール開口のため、フォトレジストを塗布し、露光、現像を行ってパターニングを実施し、次いでフォトレジストパターンをマスクにしてフルオロカーボン系のガスを用いてスルーホールのエッチングを行う。
次に、酸素プラズマを用いることで、フォトレジストパターンを除去する。その条件は、ガス流量Ｏ2：２ｓｌｍ、パワー：１０００Ｗ、処理温度：２５０℃、ランプパワー：２５％に調整され、剥離速度：１２０００Å／分を得る。
【０００４】
次に、第１の接続金属として、厚さ約５００Åのチタン膜３７、厚さ約５００Åの窒化チタン膜３８、厚さ約５０００Åのブランケットタングステン膜３９を順次形成した後、エッチバックする。次に、第２のアルミニウム系金属配線３０を第３のプラズマＴＥＯＳ酸化膜３６上であって、スルーホールを含む領域に形成する。
このような半導体装置の製造プロセスでは、スルーホール加工時のフォトレジストパターンの除去工程において酸素プラズマを使うために、有機ＳＯＧ膜３５のＳｉ−ＣＨ3結合がＯ2により容易に破壊され、Ｓｉ−ＯＨ結合を形成する。そして、このＳｉ−ＯＨ結合は吸湿のもととなるため、スルーホール内の電気抵抗が高くなってしまい、さらに誘電率が上昇する原因ともなる。従って、第１及び第２のアルミニウム系金属配線は接続不良となる問題がある。
【０００５】
また、低誘電率を有する層間絶縁膜としてフッ素樹脂を用いた例が、月刊紙「Semiconductor World」（１９９７年２月号）の８２〜８４頁に記述されている。ここでは「フッ素樹脂による低誘電率化エッチング特性はクリア、課題は耐酸素プラズマ性である。」としている。
以下、層間絶縁膜としてフッ素樹脂を使用した場合の半導体装置のプロセスフローを、図４を用いて説明する。
【０００６】
先ず、半導体基板４１上に第１のプラズマＴＥＯＳ酸化膜４２及び第１のアルミニウム系金属配線４３を順次形成する。得られる基板上に第２プラズマＴＥＯＳ酸化膜４４を約５００Åの厚さに形成し、さらにフッ素樹脂４５を塗布し、焼成して約５０００Åの厚さに形成する。次に、フッ素樹脂４５上に第３のプラズマＴＥＯＳ酸化膜４６を約８０００Åの厚さに形成した後、化学的機械研磨を約５０００Å実施し平坦化する。
【０００７】
次に、スルーホール開口のため、フォトレジストを塗布し、露光、現像を行ってパターニングを実施する。次いでフォトレジストパターンをマスクにして、フルオロカーボン系のガスを用いて、第２プラズマＴＥＯＳ酸化膜４４、フッ素樹脂膜４５及び第３プラズマＴＥＯＳ酸化膜４６からなるサンドイッチ膜をエッチングすることによりスルーホールを形成する。次に、先の従来例と同様の条件で、酸素プラズマにてフォトレジストパターンを除去する。
このような半導体装置の製造プロセスでは、第２プラズマＴＥＯＳ酸化膜４４におけるホール４７は真直ぐな直線状に加工されるが、フッ素樹脂膜４５におけるホール４８はボーイング形状に加工されてしまう。なお、ホール４８がボーイング形状になる理由としては、フッ素樹脂膜４５の炭素と酸素プラズマの酸素が結びついて、ＣＯ2ガスの形で放出されてしまうためと考えられる。
【０００８】
これに対して、特開平１１−１５０１０１号公報では、ＮｘＨｙ（ｘ＝１，２、ｙ＝２〜４）ガスを用いたプラズマによりフォトレジストパターンを除去する方法が提案されている。このような方法によれば、酸素プラズマを用いないので、絶縁膜が吸湿性に変質したり、絶縁膜におけるホールがボーイング形状になったりすることを防ぐことができる。
上記いずれの方法においても、フォトレジストパターンを除去した後、ホール上部及びホール内部に残留するポリマーを半導体装置用の洗浄薬液（以下、「薬液」という）で除去し、さらに純水で薬液をリンスすることが行われている。
【０００９】
ところが、このような方法では、ホール内部のポリマー残留物が薬液処理によって十分に除去されないため、又はホール内部の薬液が十分に純水により除去されないために、ホール底部に高電気抵抗成分が残存することとなる。その結果、スルーホール内の電気抵抗が高くなるという問題がある。また、これまでに使用されている薬液は、購入・廃棄に要するコストが高く、半導体装置の低コスト化に対しても問題となっている。
【００１０】
また、近年では、半導体素子のさらなる微細化に伴い、隣接するゲート（ポリシリコン）同士の間隔がますます小さくなってきている。これによってコンタクトホール開口形成のためのリソグラフィーの寸法精度がさらに要求されるようになってきている。しかしながら、リソグラフィーの寸法精度には限界があるため、ミスアライメントを許容できるスルーホール形成のプロセスの要求が高まっている。
なお、ミスアライメントとなるスルーホール（以下、「ボーダレススルーホール」という）は、通常、スルーホール内の電気抵抗が増大し、かつ抵抗値が５〜１０倍程度までばらつきを生じる問題がある。
【００１１】
【発明が解決しようとする課題】
上記のように、スルーホールの形成におけるフォトレジストパターンの除去方法に関しては、絶縁膜の劣化を防止するための改善がなされているが、スルーホール内部を薬液により洗浄する方法に関しては、薬液と配線パターンとの副反応や、洗浄後の薬液の不十分な除去等、様々な問題が改善されないまま残っている。また、今後も半導体集積回路の微細化が進むにつれてホールサイズの微細化も進み、さらに新規な層間絶縁膜や配線材料及びエッチングガスが用いられるようになると、薬液を用いたホール内洗浄方法において新たな問題が生じることが予想される。
【００１２】
例えば、層間絶縁膜としてフッ素ドープ酸化シリコン膜（以下、「ＦＨＤＰ膜」という）を用い、フォトレジストパターンをマスクに用いてＦＨＤＰ膜をドライエッチングしてスルーホールを形成し、酸素プラズマを用いたドライエッチングによりフォトレジストパターンを除去し、ホール上部及び内部に残留するポリマーを薬液を用いて洗浄する場合、ボーダレススルーホールが形成されるおそれが多い。
本発明者は、このような状況に鑑み鋭意検討を進めた結果、ホール上部及び内部に残留するポリマーを、薬液を用いずにカーボンフッ化物と微量の水素を含むプラズマによりドライエッチングして除去する方法により、ボーダレススルーホールが形成された場合でもスルーホール内の電気抵抗を低く抑えることが可能であることを見出し、本発明を完成するに至った。
【００１３】
【課題を解決するための手段】
かくして本発明によれば、（ａ）フォトリソグラフィーにより絶縁膜上にレジストパターンを形成する工程と、（ｂ）レジストパターンに基づいて絶縁膜をドライエッチングすることによりスルーホールを形成する工程と、（ｃ）ドライエッチングによりレジストパターンを除去する工程と、（ｄ）ＣＦ 4 及びＨ 2 を含むエッチングガスを用いるドライエッチングによりスルーホール内のポリマー残留物を除去する工程とを含むスルーホールの形成方法が提供される。
また、本発明によれば、上記方法を用いてなる半導体装置の製造方法が提供される。
【００１４】
【発明の実施の形態】
以下、本発明を実施例によりさらに具体的に説明するが、これにより本発明は限定されない。
実施例
本発明の方法による半導体装置の製造プロセスについて図１をもとに説明する。
まず、半導体基板１としてのシリコン基板上に第１絶縁膜５として、例えば熱酸化法、ＣＶＤ法等でＳｉＯＣ膜、ＳｉＯＦ膜、ＳｉＮ膜等を適宜選択して形成する。
【００１５】
半導体基板としては、通常半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体等からなる基板、ＳＯＩ基板又は多層ＳＯＩ基板等の種々の基板を用いることができる。なかでもシリコン基板が好ましい。また、半導体基板は、その表面にトランジスタ、キャパシタ等の半導体素子や回路、配線層、素子分離領域、絶縁膜等が組み合わせられて形成されていてもよい。また、半導体基板は、通常、ボロン等のｐ型又はリン、砒素等のｎ型の不純物がドーピングされており、その表面に１つ又はそれ以上のｎ型又はｐ型の不純物拡散領域（ウェル）が形成されている。ウェルの不純物濃度、大きさ、深さ等は、得ようとする半導体装置の性能等を考慮して適宜調整することができる。これにより、半導体基板は、第１導電型と第２導電型の双方の領域を有している。なお、第１導電型領域上には、第２導電型チャネルＭＯＳトランジスタが形成され、第２導電型領域上には、第１導電型チャネルＭＯＳトランジスタが形成されていてもよい。
【００１６】
本実施例では、シリコン基板に素子分離膜２、ソース／ドレイン領域３及びゲート電極４が形成され、ＭＯＳＦＥＴが形成される。
第１絶縁膜としては、シリコン酸化膜、シリコン窒化膜又はこれらの積層膜により、膜厚２０〜５０Å程度に形成されたものが挙げられる。
第１絶縁膜の形成方法は、その材料にあわせて適宜選択されるが、例えば熱酸化法、ＣＶＤ法、スパッタリング法、蒸着法等が挙げられる。
第１絶縁膜には、ゲート電極４及びソース／ドレイン領域３が後述する下部配線層７に電気的に接続されるようコンタクトホール６が形成される。
【００１７】
次に、第１絶線膜５上に下部配線層７としての窒化チタン膜を形成する。
下部配線層は、窒化チタン膜以外にも例えば、金、白金、銀、銅、アルミニウム等の金属；チタン、タンタル、タングステン等の高融点金属；高融点金属とのシリサイド、ポリサイド等の単層膜又は積層膜により、膜厚１００〜５００Å程度に形成することができる。
下部配線層は、例えば、導電性材料をＣＶＤ法、スパッタリング法、蒸着法等によって第１絶縁膜上全面に成膜し、次いで公知の方法、例えばフォトリソグラフィー及びエッチング工程によって所望の形状にパターニングすることにより形成される。
【００１８】
次に、得られるウエーハ上に第２絶縁膜８としてのフッ素ドープシリコン絶縁膜（ＦＨＤＰ膜）を形成する。
第２絶縁膜は、ＦＨＤＰ膜以外にも例えばシリコン酸化膜［低温酸化膜：ＬＴＯ膜等、高温酸化膜：ＨＴＯ膜、プラズマＴＥＯＳ（Tetra-Ethoxy Silane）膜］、シリコン窒化膜又はプラズマ窒化膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＳＯＧ膜、フッ素樹脂膜、ＨＳＱ膜、アモルファスカーボン膜、フッ素化アモルファスカーボン膜、ポーラス膜等が挙げられ、膜厚５０００〜１００００Å程度に形成される。
第２絶縁膜の形成方法は、その材料にあわせて適宜選択されるが、例えば熱酸化法、ＣＶＤ法、スパッタリング法、蒸着法等が挙げられる。
【００１９】
次に、フォトリソグラフィーにより、第２絶縁膜８上にフォトレジストを形成しパターニングする（工程ａ）。フォトレジストパターンは、スルーホールを形成するために下部配線層の上方に開口部を有する形状であれば特に限定されず、所望の形状に形成することができる。
次に、フォトレジストパターンに基づいて、第２絶縁膜８をドライエッチングすることによりスルーホールを形成する（工程ｂ）。
なお、工程ｂで行われるドライエッチングは、気相エッチング、プラズマエッチング、スパッタエッチング、反応性イオンエッチング（ＲＩＥ）、イオンビームエッチング、光エッチングのいずれでもよい。なかでもスルーホールが真直ぐな直線状に形成されるためにも、異方性を有する、ＲＩＥ、スパッタエッチング及びイオンビームエッチングが好ましい。
【００２０】
ドライエッチングに用いられる装置は、バッチ式又は枚葉式のいずれでもよく、ＥＣＲプラズマ装置、誘導結合型プラズマ装置、へリコン励起型プラズマ装置を用いることができる。エッチングガスとしては、エッチングされる材料により適宜選択され、例えば、酸化シリコンの場合、ＣＨＦ3、ＣＦ4、Ｃ2Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8等や、窒化シリコンの場合、ＣＨＦ3、ＣＦ4等や、ポリサイドの場合、Ｃｌ2、ＨＢｒ、ＢＣｌ3等が挙げられる。また、エッチングガスにはＣＯ、Ｏ2、Ａｒ等のその他のガスを添加してもよい。
【００２１】
本実施例においては、先の工程で得られるウエーハをドライエッチング装置のウエーハ載置電極上にセットする。前記電極は冷却配管を内蔵しており、装置外部に設置されるチラー等の冷却設備から冷却配管へ適当な冷媒を供給循環させることにより、エッチング中のウエーハを所定の温度に維持できるようになされる。ここでは電極が２０℃に維持されるようにする。
次に、フォトレジストパターンに基づいて、Ｃ5Ｆ8流量：１６ｓｃｃｍ、ＣＯ流量：５０ｓｃｃｍ、Ｏ2流量：１７ｓｃｃｍ、Ａｒ流量：３３０ｓｃｃｍ、ガス圧：１５ｍＴ、上部電極パワー：１８００Ｗ、下部電極パワー：１８００Ｗの条件で、ＦＨＤＰ膜をドライエッチングする。
各ガスの供給量及びその混合比率は、制御装置（図示せず）及びマスフロー・コントローラにより適宜調整される。
【００２２】
この工程では、Ｃ5Ｆ8の放電解離によりプラズマ中にＦラジカルが生成する。そしてこのＦラジカルにより、ラジカル反応がＣＦｘ＋、Ｃ＋等のイオンによりアシストされる機構でエッチングが進行し、ＦＳＧはＳｉＦｘ、ＣＯ2、ＣＯＦ等の形で除去される。このとき、エッチング速度は約６００ｎｍ／分程度となる。
次に、ドライエッチングによりフォトレジストパターンを除去する（工程ｃ）。
なお、工程ｃで行われるドライエッチングは、気相エッチング、プラズマエッチング、スパッタエッチング、ＲＩＥ、イオンビームエッチング、光エッチングのいずれでもよい。なかでも広い範囲に形成されたフォトレジストパターンをエッチング除去しやすいことから、等方性を有する、気相エッチング、プラズマエッチング及び光エッチングが好ましく、等方性プラズマエッチングがさらに好ましい。
【００２３】
ドライエッチングに用いられる装置は、バッチ式又は枚葉式のいずれでもよく、ＥＣＲプラズマ装置、誘導結合型プラズマ装置、へリコン励起型プラズマ装置を用いることができる。エッチングガスとしては、Ｏ2ガス、窒化水素系ガス等が挙げられる。また、エッチングガスにはＣＯ、Ａｒ等のその他のガスを添加してもよい。
【００２４】
本実施例においては、先の工程で得られるウエーハを図２に示すプラズマアッシング装置に移設し、Ｏ2プラズマ・アッシングを用いてフォトレジストパターンを除去する。
フォトレジストパターンの除去は、主として燃焼及び加熱による分解にもとづいている。ここでは、ポリマー成分の熱的硬化を緩和する目的で、通常のＯ2プラズマアッシング条件に比べて低温（２０〜１００℃）で処理を実施した。
【００２５】
次に、ドライエッチングによりスルーホール内のポリマー残留物を除去する（工程ｄ）。
なお、工程ｄで行われるドライエッチングは、気相エッチング、プラズマエッチング、スパッタエッチング、ＲＩＥ、イオンビームエッチング、光エッチングのいずれでもよい。なかでもスルーホール内のポリマー残留物を除去しやすく、スルーホールの側壁をエッチングしないためにも異方性を有するＲＩＥ、スパッタエッチング、イオンビームエッチングが好ましく、異方性ＲＩＥがさらに好ましい。
【００２６】
ドライエッチングに用いられる装置は、バッチ式又は枚葉式のいずれでもよく、ＥＣＲプラズマ装置、誘導結合型プラズマ装置、へリコン励起型プラズマ装置を用いることができる。エッチングガスとしては、エッチングされる材料により適宜選択され、例えば、酸化シリコンの場合、ＣＨＦ3、ＣＦ4、Ｃ2Ｆ6、Ｃ4Ｆ8等や、窒化シリコンの場合、ＣＨＦ3、ＣＦ4等や、ポリサイドの場合、Ｃｌ2、ＨＢｒ、ＢＣｌ3等が挙げられる。また、エッチングガスにはＨ2、Ｎ2、Ｏ2、Ａｒ等のその他のガスを添加してもよい。なかでもＣＦ4及びＨ2を含むエッチングガスを用いるのが好ましい。
【００２７】
本実施例においては、ＣＦ4流量：１２５ｓｃｃｍ（エッチングガス全体に対するガス流量比３１％）、Ｈ2３ｖｏｌ％含有Ｎ2ガス：流量２７５ｓｃｃｍ、ガス圧：０．２Ｔｏｒｒ、電極パワー：２６０Ｗの条件でドライエッチングすることにより、ホール上部及びホール内部の残留ポリマーを完全に除去する。
残留ポリマーの除去は、ＲＩＥによるエネルギーを印加することでポリマー成分をイオン化することにもとづいている。
【００２８】
なお、ＣＦ4ガス流量比を全ガス流量に対して１２％から３８％まで変化させることにより、下部配線層としての窒化チタン膜の減り量と、ホール上部のポリマー残留物の有無とを観察した。その結果、ＣＦ4ガス流量比が１２％から２５％のときは、ホール上部のポリマー成分が残留するのが観察されたが、下部配線層の膜減りは観察されなかった。また、ＣＦ4ガス流量比をさらに多くすることによってホール上部のポリマー成分が完全に除去されるが、流量比が３８％になると下部配線層が約２００Åエッチングされるのが観察された。
【００２９】
以上の結果より、ＣＦ4ガス流量比は、ポリマー残さが無く、下部配線層の膜減りを抑えることができることから、全ガス流量に対して２６〜３７％の間であるのが好ましく、約２７〜３５％であるのがさらに好ましい。
次に、ウエーハを脱イオン水により洗浄することで、ＦＨＤＰ膜にスルーホールを形成する。
次に、第２絶縁膜８上に第１の接続金属として、厚さ約５００Åのチタン膜９、厚さ約５００Åの窒化チタン膜１０、厚さ約３０００Åのタングステン膜１１を順次形成した後、エッチバックする。
【００３０】
接続金属としては、チタン膜、窒化チタン膜、タングステン膜以外にも、上記の下部配線層に用いられる材料の単層膜又は積層膜が挙げられる。
次に、上部配線層１２として、例えばチタン膜、窒化チタン膜、Ａｌ−Ｃｕ幕の積層膜を第２絶縁膜８上であって、スルーホールを含む領域に形成する。
上部配線層を構成する材料と形成方法は下部配線層と同様であり、上部配線層は、膜厚３０００〜１００００Å程度に形成される。
以上の方法により形成されるスルーホールを有する半導体ウエーハを図１に示す。
本実施例によれば、第２絶縁膜としてのＦＨＤＰ膜をエッチングする際の下部配線層に対する選択比は５０という高い値が得られた。
【００３１】
比較例
フォトレジストパターンを通常の（例えば、本発明に比較して高温（２５０℃程度）／酸素の単一ガスの）Ｏ2プラズマを用いたドライエッチングで除去し、ポリマー残留物をアルカリ性水溶液及び有機溶媒を含む薬液を用いて除去した以外は、実施例と同様にして半導体ウエーハーを製造する。
【００３２】
＜実施例と比較例との比較＞
実施例及び比較例で形成されたスルーホール内の電気的特性を比較した。
図５と図６には、実施例及び比較例で形成されるスルーホール内の電気抵抗が示されている。
図５には、スルーホールが下部配線層上に完全に重なる場合のスルーホール内の電気抵抗を示している。この場合、実施例及び比較例は同様の電気抵抗を示した。
【００３３】
図６には、スルーホールが下部配線層に対して完全に重なっていない場合のスルーホール（ボーダレススルーホール）内の電気抵抗を示している。この場合、比較例の電気抵抗は、実施例の電気抵抗に比べ１．５〜５倍と高抵抗になっている。この原因については、比較例で形成されたスルーホールの場合、スルーホール内部の残留ポリマー成分が完全に除去されないために、この残留ポリマー成分が電気抵抗を高めていると考えられる。
また、実施例及び比較例で形成されたスルーホールについて、残留ポリマーを除去した後に上面からのＳＥＭ観察によりホール径を測定した結果、両者のホール径に差異はみられなかった。このことから、本発明の方法における残留ポリマーの除去により、絶縁膜に劣化が生じていないことが分かった。
【００３４】
【発明の効果】
以上のように、本発明の方法によれば、スルーホール内のポリマー残留物をドライエッチングによって除去することで、スルーホール内の電気抵抗を低く抑えることができる。また、下部配線層及び絶縁膜に劣化を生じさせることなく、良好な形状のスルーホールを形成できる。これらの効果は特にボーダレススルーホールが形成された場合において顕著に見られる。
また、本発明の方法によれば、薬剤を用いず、ドライエッチングによりスルーホール内のポリマー残留物を除去するので、有害物質の使用量の抑制とコストの低減が見込める。
【図面の簡単な説明】
【図１】本発明の方法により製造される半導体ウエーハの概略断面図である。
【図２】実施例において使用されるプラズマアッシング装置の概略断面図である。
【図３】従来の方法により製造される半導体ウエーハの概略断面図である。
【図４】従来の方法により製造される半導体ウエーハの概略断面図である。
【図５】実施例及び比較例で形成されたスルーホール内の電気抵抗を示すグラフである。
【図６】実施例及び比較例で形成されたボーダレススルーホール内の電気抵抗を示すグラフである。
【符号の説明】
１ 半導体基板
２ 素子分離膜
３ ソース／ドレイン領域
４ ゲート電極
５ 第１絶縁膜
６ コンタクトプラグ
７ 下部配線膜
８ 第２絶縁膜
９ チタン膜
１０ 窒化チタン膜
１１ タングステン膜
１２ 第２金属配線層
３１ 半導体基板
３２ 第１ＴＥＯＳ酸化膜
３３ 第１のアルミニウム系金属配線
３４ 第２ＴＥＯＳ酸化膜
３５ 有機ＳＯＧ膜
３６ 第３ＴＥＯＳ酸化膜
３７ チタン膜
３８ 窒化チタン膜
３９ ブランケットタングステン膜
３０ 第２のアルミニウム系金属配線
４１ 半導体基板
４２ 第１ＴＥＯＳ酸化膜
４３ 第１のアルミニウム系金属配線
４４ 第２ＴＥＯＳ酸化膜
４５ フッ素樹脂膜
４６ 第３ＴＥＯＳ酸化膜
４７ 直線状に形成されたスルーホール
４８ ボーイング形状に形成されたスルーホール
Claims (5)
- （ａ）フォトリソグラフィーにより絶縁膜上にレジストパターンを形成する工程と、
（ｂ）レジストパターンに基づいて絶縁膜をドライエッチングすることによりスルーホールを形成する工程と、
（ｃ）ドライエッチングによりレジストパターンを除去する工程と、
（ｄ）ＣＦ 4 及びＨ 2 を含むエッチングガスを用いるドライエッチングによりスルーホール内のポリマー残留物を除去する工程
とを含むスルーホールの形成方法。 - ＣＦ4が、エッチングガス全体の２６〜３７％のガス流量比を有する請求項１に記載のスルーホールの形成方法。
- 工程ｃにおけるドライエッチングが等方性プラズマエッチングで行われ、工程ｄにおけるドライエッチングが異方性ＲＩＥで行われる請求項１又は２に記載のスルーホールの形成方法。
- 絶縁膜がフッ素ドープ酸化シリコン膜である請求項１〜３のいずれかに記載のスルーホールの形成方法。
- 請求項１〜４のいずれかに記載のスルーホールの形成方法を用いる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041899A JP3821725B2 (ja) | 2002-02-19 | 2002-02-19 | スルーホールの形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041899A JP3821725B2 (ja) | 2002-02-19 | 2002-02-19 | スルーホールの形成方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243503A JP2003243503A (ja) | 2003-08-29 |
| JP3821725B2 true JP3821725B2 (ja) | 2006-09-13 |
Family
ID=27782178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002041899A Expired - Fee Related JP3821725B2 (ja) | 2002-02-19 | 2002-02-19 | スルーホールの形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3821725B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217371A (ja) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4643975B2 (ja) * | 2004-11-26 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6216300B2 (ja) | 2014-09-15 | 2017-10-18 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
-
2002
- 2002-02-19 JP JP2002041899A patent/JP3821725B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003243503A (ja) | 2003-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6939798B2 (en) | Method for forming T-shaped conductor wires of semiconductor device | |
| TWI605518B (zh) | 積體電路結構及其製造方法 | |
| US6277733B1 (en) | Oxygen-free, dry plasma process for polymer removal | |
| US6599829B2 (en) | Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization | |
| US6342446B1 (en) | Plasma process for organic residue removal from copper | |
| US20060057828A1 (en) | Method of manufacturing semiconductor device | |
| US20060128159A1 (en) | Method of removing etch residues | |
| JP2010062587A (ja) | 半導体集積回路装置の製造方法 | |
| US7001848B1 (en) | Hydrogen plasma photoresist strip and polymeric residue cleanup process for oxygen-sensitive materials | |
| WO2012083604A1 (zh) | 半导体器件的制造方法 | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| JP2008544524A (ja) | 半導体素子における銅の層剥離の回避 | |
| TW201906001A (zh) | 製造半導體結構的方法 | |
| JP3821725B2 (ja) | スルーホールの形成方法及び半導体装置の製造方法 | |
| JP4173454B2 (ja) | 半導体集積回路装置の製造方法 | |
| US7413994B2 (en) | Hydrogen and oxygen based photoresist removal process | |
| US7018921B2 (en) | Method of forming metal line in semiconductor device | |
| US7288487B1 (en) | Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure | |
| KR100603703B1 (ko) | 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법 | |
| JP3416320B2 (ja) | 半導体装置の製造方法 | |
| JP2005327873A (ja) | 半導体装置及びその製造方法 | |
| JP3764858B2 (ja) | Ｆｓｇ膜のエッチング方法 | |
| KR100597090B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100859474B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101138082B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |