JP4643975B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4643975B2 JP4643975B2 JP2004341637A JP2004341637A JP4643975B2 JP 4643975 B2 JP4643975 B2 JP 4643975B2 JP 2004341637 A JP2004341637 A JP 2004341637A JP 2004341637 A JP2004341637 A JP 2004341637A JP 4643975 B2 JP4643975 B2 JP 4643975B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- fluorine
- low
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図11では、デバイス部分等の形成方法は省略している。
図11(a)において、シリコン基板による基体200上に化学気相成長(CVD)等の方法により第1の絶縁膜221を成膜する。
図11(b)において、フォトリソグラフィ工程及びエッチング工程により、Cu金属配線或いはCuコンタクトプラグを形成するための溝構造(開口部H)を第1の絶縁膜221に形成する。
図11(c)において、第1の絶縁膜221上にバリアメタル膜240、Cuシード膜及びCu膜260をかかる順序で形成して、150℃から400℃の温度で約30分間アニール処理する。
図11(d)において、Cu膜260とバリアメタル膜240をCMPにより除去することにより、溝である開口部HにCu配線を形成する。
図11(e)において、前記Cu膜260表面に還元性プラズマ処理を施した後に第2の絶縁膜281を成膜する。
さらに、多層Cu配線を形成する場合は、これらの工程を繰り返して積層していくのが一般的である。ここで、第1の絶縁膜221と第2の絶縁膜281の大半がlow−k膜となる。
図12では、図11における第1の絶縁膜は、下地CVD膜となるSiC膜212とポーラスlow−k膜220とキャップCVD膜となるSiO2膜222とにより構成される。また、Cu膜260とSiO2膜222の上には、Cu膜260の拡散防止膜となるSiC膜275が形成され、その上にlow−k膜280が形成されている。ここで、ポーラスlow−k膜を絶縁膜として用いる場合は、図11(c)において、Cuめっきアニール後にポーラスlow−k膜220中にボイド210が発生する問題が頻繁に起こった。
基体上に絶縁膜を形成する絶縁膜形成工程と、
レジスト膜をマスクとして用いて、前記絶縁膜をフッ素(F)系のガスを用いてエッチングするエッチング工程と、
前記エッチング工程の後、前記レジスト膜を剥離する前に前記絶縁膜をエーテル系の薬剤からなるフッ素除去剤雰囲気に晒す曝露工程と、
前記曝露工程の後、前記レジスト膜を剥離する工程と、
前記レジスト膜を剥離する工程の後、前記エッチングされた領域に導電性材料を堆積させる堆積工程と、
を備えたことを特徴とする。
さらに、本発明における前記曝露工程において、前記エッチング工程後に大気開放させることなく前記絶縁膜をフッ素除去剤雰囲気に晒すことを特徴とする。
図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。
図1において、本実施の形態では、絶縁膜形成工程として、SiC膜を形成するSiC膜形成工程(S102)、多孔質の絶縁性材料を用いたlow−k膜を形成するlow−k膜形成工程(S104)、low−k膜表面をプラズマ処理するヘリウム(He)プラズマ処理工程(S106)、SiO2膜を形成するSiO2膜形成工程(S108)と、開口部を形成する開口部形成工程(S110)と、フッ素を除去するフッ素除去工程(S112)と、アッシング工程(S114)と、導電性材料を堆積させる導電性材料堆積工程として、バリアメタル膜形成工程(S116)、シード膜形成工程(S118)、電解めっき工程(S120)と、平坦化工程(S122)という一連の工程を実施する。
図2では、図1のSiC膜形成工程(S102)から開口部形成工程(S110)までを示している。それ以降の工程は後述する。
図3において、装置300では、チャンバ306の内部にて下部電極302の上に半導体基板としての基板100を設置する。基板100は下部リング309の内側に設置する。そして、上部リング308内のガス噴出し板305からチャンバ306の内部にエッチングガスとなる混合ガスを供給し、真空ポンプ307により所定のチャンバ内圧力になるように真空引きされたチャンバ306の内部の上部電極301と下部電極302との間に高周波電源となる上部RF電源303を用いてプラズマを生成させる。一方、下部RF電源304を用いてイオンエネルギーを制御する。このように、プラズマを生成するRF電源とイオンエネルギーを制御するRF電源とが独立した方式のエッチング装置が望ましい。プラズマ生成するRF電源とイオンエネルギーを制御するRF電源が独立しない平行平板型RIE(ウェハが載置される側にのみRF電源がある)ではエッチレートを増加させるためにRFパワーを上げるとイオンエネルギーも上がるために選択比を確保することが困難であるが、独立した装置ではプラズマ生成のRFパワーを増加し、イオンエネルギー制御をおこなうRFパワーを抑えることにより容易に選択比を確保することが可能となる。ここでは、ポーラスlow−k膜のドライエッチング加工の際は、CF4/N2/Arガスをチャンバ内圧力3.325Pa(25mTorr)で用いた。SiCのドライエッチング加工の際は、同じCF4/N2/Arガスをチャンバ内圧力5.32Pa(40mTorr)で用いた。また、所定のプラズマ電力とバイアス電力になるように設定する。
フッ素除去剤を用いてポーラスlow−k中に残留するドライエッチガスの成分を除去する際に、ドライエッチを行う真空チャンバと接続された真空チャンバ内で行うことがフッ素除去効果を高める観点から望ましい。フッ素の残留量はTDS(熱脱離分析)によって分析することが可能である。フッ素の脱離量をTDSによって分析すると、2分間の熱処理によって低下した。ここで、参照実験のために、この処理を行わなかったウェハも準備した。ここで、フッ素の脱離量は、1/10〜1/100程度になるまで、フッ素除去を行なうことが望ましい。1/30以下になるようにするとなお望ましい。フッ素除去剤としては、エーテル系の薬剤が望ましい。
図4において、エッチング装置500は、複数のチャンバ510,520,530を有している。カセット室550にウェハをセットし、搬送室540において、搬送ロボットが、各チャンバにウェハを搬送或いは搬出する。開口部を形成したエッチング工程と後述するフッ素除去工程とをかかるエッチング装置500内において、連続的に処理する。例えば、エッチング工程をチャンバ510にて行ない、フッ素除去工程をチャンバ520にて行なう。或いは、1つのチャンバにて、複数の工程を行っても構わない。エッチング工程と後述するフッ素除去工程とが、複数の真空チャンバを有する一つの装置内で行われることでプロセスを安定化させることができる。また、外気にウェハを晒すことなく処理するため、前記絶縁膜中に残留するフッ素(F)系の成分と大気中の水分とを反応させないようにすることができる。よって、後述するフッ素除去工程において前記絶縁膜中に残留するフッ素(F)系の成分をより多く除去することができる。さらに、外気にウェハを晒すことなく処理するためパーティクルの付着を防止することができる。
図5において、フッ素除去工程では、チャンバ600の内部にて、下部電極610を兼ねた温度が350℃に制御された基板ホルダの上に基板100となる半導体基板を設置する。そして、チャンバ600の内部に上部電極620内部からガスを供給する。真空ポンプ630により1.33×10−2Pa(1×10−4Torr)のガス圧力になるように真空引きする。処理時間は2分間とした。ここでは、プラズマを用いなくてもよい。また、ここでは、プラズマを発生させる機構を有した装置を記載しているが、プラズマを用いないため装置としてプラズマを発生させる機構を有していなくてもよい。
図6では、図1のバリアメタル膜形成工程(S116)から電解めっき工程(S120)までを示している。それ以降の工程は後述する。
前記バリアメタル膜は、Ta膜、TaN膜、もしくはその積層膜であることが望ましい。前記バリアメタル膜の成膜方法は、CVD法もしくはALD法であることが被覆性の観点から望ましいが、上述したスパッタ法などのPVD法であっても有効である。
図7では、図1の平坦化工程(S122)を示している。
図7において、平坦化工程として、CMP法によってSiO2膜222の表面に堆積された導電部としての配線層となるCu膜260、シード膜250、及びバリアメタル膜240をCMP研磨により除去することにより、図7に表したような埋め込み構造を形成する。
CMP装置はオービタル方式で、ノベラスシステムズ社のMomentum300を用いた。CMP荷重は1.03×104Pa(1.5psi)、オービタル回転数は600min−1(600rpm)、ヘッド回転数は24min−1(24rpm)、スラリー供給速度は0.3L/min(300cc/分)、研磨パッドは発泡ポリウレタン製の単層パッド(ロデール社のIC1000)、CMPスラリーはCu用に砥粒フリースラリー(日立化成工業製のHS−C430−TU)、バリアメタル用にコロイダルシリカ砥粒スラリー(日立化成工業製のHS−T605−8)を用いた。Cu用のスラリーの選択比(Cu対バリアメタル)は、1000以上を有する。バリアメタル用のスラリーの選択比(Cu対バリアメタル対SiO2)は、1:4:2である。上述の条件でCMPを行い、溝外部のCu膜260とバリアメタル膜240を除去してダマシンCu配線を形成した。
図8(a)に示すように、配線溝となる開口部150を形成する際に、エッチング工程において用いられるフッ素(F)系ガス214が、ポーラスlow−k膜220中に残留してしまう。そして、F系ガス214が、ポーラスlow−k膜220中に残留した状態で、処理を進め、図8(b)に示すように、Cu膜260をめっき法により堆積させると、めっき液中の水分子(H2O)、或いは洗浄などのウエット工程におけるH2Oが、ポーラスlow−k膜220中に入り込み、フッ素(F)系ガス214のFと反応してフッ酸(HF)216を生成する。さらに、図8(c)に示すように、めっき後のアニール処理において、加熱され、HFガスになってポーラスlow−k膜220を侵食しながらHF216が蒸発して、蒸発したことにより空孔となった部分にボイド210が形成されるというメカニズムである。また、ハードマスクプロセスよりは、ポーラスlow−k膜がレジストアッシングのダメージに曝されるレジストマスクプロセスでより発生しやすい。
図9(a)に示すように、配線溝となる開口部150を形成する際に、エッチング工程において用いられるフッ素(F)系ガス214が、ポーラスlow−k膜220中に残留してしまうことは同様である。ここで、F系ガス214が、ポーラスlow−k膜220中に残留した状態で、処理を進めずに、図9(b)に示すように、フッ素除去工程により、ポーラスlow−k膜220中に残留したF系ガス214を除去する。よって、図9(c)に示すように、めっきやアニール処理において、加熱されてもボイドの原因となるHFが生じないのでボイドの発生を抑制することができる。
次の層における第2の絶縁膜形成工程の一部であるSiC膜形成工程として、還元性プラズマ処理した同じCVD装置内で400℃の温度で30nmの膜厚のSiC膜275を形成する。SiC膜275は拡散防止膜の働きがあり、このSiC膜275を形成することで、Cuの拡散を防止することができる。かかるCVD法で形成されるSiC膜275の他に、SiCN膜、SiCO膜、SiN膜、SiO2膜を用いることができる。そして、low−k膜形成工程として、図2(b)で説明した工程と同様に、SiC膜275の上にSiC膜275よりも比誘電率の低い低誘電率膜である、多孔質の絶縁性材料を用いたlow−k膜280を形成する。ポーラスlow−k膜280と下地拡散防止絶縁膜となるSiC膜275との接着性を向上するためには、ポーラスlow−k膜280を形成する前にArスパッタを行うことが効果的である。スパッタ量は1〜3nmで十分な効果が得られる。以降、多層配線を必要に応じ順次形成していけばよい。
本実験をデバイスが搭載されたウェハで実施しても同様の効果を確認することができた。1層目のCu配線層だけでなく、2層目のCu配線層においてもポーラスlow−k膜中にボイドなくCu配線を形成することができ、さらに3層目以上のCu配線層でも形成することができた。
low−k材料としては、MSQ以外にHSQ(Hydrogen Silsesquioxane)やポリマー、CVD法によるSiOCを用いてもボイドなくCu配線を形成することができた。
特に、多孔質の低誘電率材料に上記各実施の形態を適用した場合には、上述の如く顕著な効果が得られる。上記各実施の形態において多孔質絶縁膜の材料として用いることができるものとしては、例えば、各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素(fluorocarbon)、パリレン(parylene)、ベンゾシクロブテンをはじめとする各種の絶縁性材料を挙げることができる。
150 開口部
200 基体
210 ボイド
212 SiC膜
214 F系ガス
216 HF
220,280 low−k膜
221,281 絶縁膜
222 SiO2膜
240 バリアメタル膜
250 シード膜
260 Cu膜
277 窒化シリコン膜
300 装置
301,620 上部電極
302,610 下部電極
303 上部RF電源
304 下部RF電源
305 ガス噴出し板
306,510,520,530,600 チャンバ
307,630 真空ポンプ
308 上部リング
309 下部リング
500 装置
540 搬送室
550 カセット室
Claims (7)
- 基体上に絶縁膜を形成する絶縁膜形成工程と、
レジスト膜をマスクとして用いて、前記絶縁膜をフッ素(F)系のガスを用いてエッチングするエッチング工程と、
前記エッチング工程の後、前記レジスト膜を剥離する前に前記絶縁膜をエーテル系の薬剤からなるフッ素除去剤雰囲気に晒す曝露工程と、
前記曝露工程の後、前記レジスト膜を剥離する工程と、
前記レジスト膜を剥離する工程の後、前記エッチングされた領域に導電性材料を堆積させる堆積工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記絶縁膜形成工程において、多孔質材料を用いることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記曝露工程において、大気圧より低い圧力環境で、前記基体を150℃以上に加熱することを特徴とする請求項1又は2記載の半導体装置の製造方法。
- 前記エッチング工程において、大気圧より低い圧力環境でエッチングを行ない、
前記曝露工程において、前記エッチング工程後に大気開放させることなく前記絶縁膜をフッ素除去剤雰囲気に晒すことを特徴とする請求項3記載の半導体装置の製造方法。 - 前記多孔質材料として、MSQ(methyl silsequioxane)とHSQ(Hydrogen Silsesquioxane)とポリマーとのいずれかを用いることを特徴とする請求項2記載の半導体装置の製造方法。
- 前記絶縁膜形成工程において、化学気相成長(CVD)法により、前記多孔質材料として、炭酸化シリコン(SiOC)を用いた絶縁膜を形成することを特徴とする請求項2記載の半導体装置の製造方法。
- 前記エッチング工程において、フッ素(F)系のガスとして、フルオロカーボン(CF4)を用いたことを特徴とする請求項1〜6いずれか記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004341637A JP4643975B2 (ja) | 2004-11-26 | 2004-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004341637A JP4643975B2 (ja) | 2004-11-26 | 2004-11-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156518A JP2006156518A (ja) | 2006-06-15 |
JP4643975B2 true JP4643975B2 (ja) | 2011-03-02 |
Family
ID=36634437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004341637A Expired - Fee Related JP4643975B2 (ja) | 2004-11-26 | 2004-11-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4643975B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119330A (ja) * | 2009-12-01 | 2011-06-16 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223477A (ja) * | 1999-02-03 | 2000-08-11 | Nec Corp | 半導体装置の製造方法 |
WO2002049089A1 (fr) * | 2000-12-14 | 2002-06-20 | Tokyo Electron Limited | Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur |
JP2003243503A (ja) * | 2002-02-19 | 2003-08-29 | Sharp Corp | スルーホールの形成方法及び半導体装置の製造方法 |
JP2004241458A (ja) * | 2003-02-04 | 2004-08-26 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
JP2004247675A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004288756A (ja) * | 2003-03-20 | 2004-10-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2005217292A (ja) * | 2004-01-30 | 2005-08-11 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0737866A (ja) * | 1993-07-26 | 1995-02-07 | Fujitsu Ltd | 多層配線構造のコンタクトホール形成方法 |
JPH11145282A (ja) * | 1997-11-06 | 1999-05-28 | Nec Corp | エッチング方法 |
-
2004
- 2004-11-26 JP JP2004341637A patent/JP4643975B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223477A (ja) * | 1999-02-03 | 2000-08-11 | Nec Corp | 半導体装置の製造方法 |
WO2002049089A1 (fr) * | 2000-12-14 | 2002-06-20 | Tokyo Electron Limited | Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur |
JP2003243503A (ja) * | 2002-02-19 | 2003-08-29 | Sharp Corp | スルーホールの形成方法及び半導体装置の製造方法 |
JP2004241458A (ja) * | 2003-02-04 | 2004-08-26 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
JP2004247675A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004288756A (ja) * | 2003-03-20 | 2004-10-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2005217292A (ja) * | 2004-01-30 | 2005-08-11 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006156518A (ja) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4679193B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US7538353B2 (en) | Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures | |
TWI326903B (en) | Method of manufacturing semiconductor device | |
TWI291742B (en) | Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects | |
TWI528454B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US7176571B2 (en) | Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure | |
US7314828B2 (en) | Repairing method for low-k dielectric materials | |
US20060019491A1 (en) | Method for manufacturing a semiconductor device | |
JP2007173511A (ja) | 半導体装置の製造方法 | |
JP2009194072A (ja) | 半導体装置の製造方法 | |
US7202160B2 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
JP2002009058A (ja) | エッチング方法 | |
US10879114B1 (en) | Conductive fill | |
KR100657166B1 (ko) | 구리 금속 배선의 형성 방법 | |
JP2005340460A (ja) | 半導体装置の形成方法 | |
US20220102143A1 (en) | Metal Hard Masks for Reducing Line Bending | |
JP4643975B2 (ja) | 半導体装置の製造方法 | |
JP2009164175A (ja) | 半導体装置の製造方法 | |
JP2005340601A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006156519A (ja) | 半導体装置の製造方法 | |
JP4447433B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2005340604A (ja) | 半導体装置の製造方法 | |
US11967522B2 (en) | Amorphous layers for reducing copper diffusion and method forming same | |
JP2006147653A (ja) | 半導体装置の製造方法 | |
JP4499487B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |