JP2006147653A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006147653A JP2006147653A JP2004332051A JP2004332051A JP2006147653A JP 2006147653 A JP2006147653 A JP 2006147653A JP 2004332051 A JP2004332051 A JP 2004332051A JP 2004332051 A JP2004332051 A JP 2004332051A JP 2006147653 A JP2006147653 A JP 2006147653A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- conductive material
- forming step
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【目的】 選択的に拡散防止膜を形成する場合でも、配線同士間でショートが生じてしまう原因となる導電性材料の研磨残りを生じさせないようにすることを目的とする。
【構成】 基体上の開口部に形成された導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を選択的に形成する拡散防止膜形成工程（Ｓ１２０〜Ｓ１２２）と、前記拡散防止膜が形成された後、前記基体上に絶縁膜を形成する絶縁膜形成工程（Ｓ１２４〜Ｓ１２８）と、前記絶縁膜形成工程の後、前記絶縁膜表面を研磨する平坦化工程（Ｓ１３０）と、を備えたことを特徴とする。
【選択図】 図１
【構成】 基体上の開口部に形成された導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を選択的に形成する拡散防止膜形成工程（Ｓ１２０〜Ｓ１２２）と、前記拡散防止膜が形成された後、前記基体上に絶縁膜を形成する絶縁膜形成工程（Ｓ１２４〜Ｓ１２８）と、前記絶縁膜形成工程の後、前記絶縁膜表面を研磨する平坦化工程（Ｓ１３０）と、を備えたことを特徴とする。
【選択図】 図１
Description
本発明は、半導体装置の製造方法に係り、特に、Ｃｕ（銅）を含む金属配線を有する半導体装置の製造方法に関するものであり、詳しくは、金属化合物層を銅配線上に、触媒金属を用いた無電解選択めっき法により形成する半導体装置の製造方法に関する。
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。化学機械研磨（ケミカル・メカニカル・ポリッシング：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法もその一つであり、ＬＳＩ製造工程、特に多層配線形成工程における層間絶縁膜の平坦化、金属プラグ形成、或いは埋め込み工程において頻繁に利用されている技術である（例えば、特許文献１参照）。
特に、最近はＬＳＩの高速性能化を達成するために、配線技術を従来のアルミ（Ａｌ）合金から低抵抗のＣｕ或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、従来用いられてきたＡｌ系合金の材料と比べ、比抵抗が１．８μΩｃｍと低い。また、エレクトロマイグレーション耐性、ストレスマイグレーション耐性は、材料の融点と相関があるとされており、Ｃｕの融点は、１０８０℃と、Ａｌ系合金の６００℃の２倍近くで、高信頼性配線材料としてより優れていることが分かる。実際にＣｕを用いた場合エレクトロマイグレーション耐性は、アルミニウム系合金を用いた場合に比べて一桁程度高い。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜をＣＭＰにより除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている（例えば、特許文献２参照）。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度、例えば３００ｎｍ〜１０００ｎｍの厚さの積層膜を形成することが一般的である。この際、通常、Ｃｕの絶縁膜中への拡散を抑制するため、溝、ホール形成後、先に高融点金属、高融点金属の化合物を薄く下敷き膜として形成し、その後にＣｕの埋め込みを行う。このためＣｕ溝配線形成後、溝、ホールの底面及び側面は、バリアメタルと呼ばれる前述高融点金属または、高融点金属の化合物で覆われており、Ｃｕは側面、底面でバリアメタルと接している。
さらに、最近は層間絶縁膜として比誘電率の低いｌｏｗ−ｋ膜を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ２）膜から比誘電率ｋが例えば３．５以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。また、比誘電率ｋが２．５以下のｌｏｗ−ｋ膜材料の開発も進められており、これらは材料中に空孔が入ったポーラス材料となっているものが多い。このようなｌｏｗ−ｋ膜（若しくはポーラスｌｏｗ−ｋ膜）とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法は次のようなものである。
図１６は、従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。
図１６では、デバイス部分等の形成方法は省略している。
図１６（ａ）において、シリコン基板による基体２００上にＣＶＤ（化学気層成長）等の方法により第１の絶縁膜２２１を成膜する。
図１６（ｂ）において、フォトリソグラフィ工程及びエッチング工程により、Ｃｕ金属配線或いはＣｕコンタクトプラグを形成するための溝構造（開口部Ｈ）を第１の絶縁膜２２１に形成する。
図１６（ｃ）において、第１の絶縁膜２２１上にバリアメタル膜２４０、Ｃｕシード膜及びＣｕ膜２６０をかかる順序で形成して、１５０℃から４００℃の温度で約３０分間アニール処理する。
図１６（ｄ）において、Ｃｕ膜２６０とバリアメタル膜２４０をＣＭＰにより除去することにより、溝である開口部ＨにＣｕ配線を形成する。
図１６（ｅ）において、前記Ｃｕ膜２６０表面に拡散防止膜として窒化シリコン膜２７７を形成した後、さらに、多層Ｃｕ配線を形成する場合は、第２の絶縁膜２８１を成膜する。
図１６では、デバイス部分等の形成方法は省略している。
図１６（ａ）において、シリコン基板による基体２００上にＣＶＤ（化学気層成長）等の方法により第１の絶縁膜２２１を成膜する。
図１６（ｂ）において、フォトリソグラフィ工程及びエッチング工程により、Ｃｕ金属配線或いはＣｕコンタクトプラグを形成するための溝構造（開口部Ｈ）を第１の絶縁膜２２１に形成する。
図１６（ｃ）において、第１の絶縁膜２２１上にバリアメタル膜２４０、Ｃｕシード膜及びＣｕ膜２６０をかかる順序で形成して、１５０℃から４００℃の温度で約３０分間アニール処理する。
図１６（ｄ）において、Ｃｕ膜２６０とバリアメタル膜２４０をＣＭＰにより除去することにより、溝である開口部ＨにＣｕ配線を形成する。
図１６（ｅ）において、前記Ｃｕ膜２６０表面に拡散防止膜として窒化シリコン膜２７７を形成した後、さらに、多層Ｃｕ配線を形成する場合は、第２の絶縁膜２８１を成膜する。
ここで、Ｃｕ溝配線の上面には、通常バリアメタルは形成されてこなかった。Ｃｕ溝配線の上面には、Ｃｕの拡散を防止する膜として、上述した窒化シリコン膜２７７が広く用いられている。しかしながら、前述のバリアメタルと比較して、窒化シリコン膜はＣｕとの密着性が低く、エレクトロマイグレーション耐性、ストレスマイグレーション耐性を劣化させる要因となっている。さらに、窒化シリコンは高誘電率であるため、ＲＣ遅延（配線の電気抵抗Ｒと配線間の電気容量Ｃによる配線を伝わる電気信号の遅延）が大きくなるという問題も有している。この問題を解決するために、Ｃｕ溝配線上に密着性が良い、バリア性を有する膜を選択的に形成する方法が提案されている。このＣｕ溝配線上への選択的高密着性のバリア膜として、無電解めっき法によるコバルトタングステン燐（ＣｏＷＰ）が用いられる。その他、選択ＣＶＤ法によるタングステン（Ｗ）が用いられる。
図１７は、従来の無電解めっき法によるＣｏＷＰを用いた配線構造を有する半導体装置の製造方法を示す工程断面図である。
Ｃｕ配線上への無電解めっき法によるＣｏＷＰの成膜は以下のような方法で行われている。無電解めっき法においてＣｏＷＰを金属上に成膜させるためには、この金属が触媒活性を持たなければならない。しかしながら、Ｃｕは十分な触媒活性を有しておらず、このままでは、Ｃｕ配線上にＣｏＷＰを成膜することができない。
Ｃｕ配線上への無電解めっき法によるＣｏＷＰの成膜は以下のような方法で行われている。無電解めっき法においてＣｏＷＰを金属上に成膜させるためには、この金属が触媒活性を持たなければならない。しかしながら、Ｃｕは十分な触媒活性を有しておらず、このままでは、Ｃｕ配線上にＣｏＷＰを成膜することができない。
そこで、図１７（ａ）において、前もって置換めっき法等により、Ｃｕ膜２６０表面に触媒活性の高い金属による触媒金属膜を形成することが行われている。この触媒活性の高い金属としてＰｄ（パラジウム）が用いられている。
イオン化傾向の高い（電気化学的に卑）金属を、イオン化傾向の低い（電気化学的に貴）金属の溶液中に浸漬すると金属のイオン化傾向の差により、浸漬したイオン化傾向の高い金属表面が溶液中に溶け出だす。このとき失う電子をイオン化傾向の低い金属原子が受け取り、浸漬した金属上にイオン化傾向の低い金属原子が析出する。この置換めっきの原理により、Ｃｕ膜２６０上にＰｄ膜２９０による触媒金属膜が形成される。
イオン化傾向の高い（電気化学的に卑）金属を、イオン化傾向の低い（電気化学的に貴）金属の溶液中に浸漬すると金属のイオン化傾向の差により、浸漬したイオン化傾向の高い金属表面が溶液中に溶け出だす。このとき失う電子をイオン化傾向の低い金属原子が受け取り、浸漬した金属上にイオン化傾向の低い金属原子が析出する。この置換めっきの原理により、Ｃｕ膜２６０上にＰｄ膜２９０による触媒金属膜が形成される。
そして、図１７（ｂ）において、上述したようにＣｕ配線表面に触媒活性の高い金属を形成することができれば、この金属により無電解めっき反応を進行させて触媒金属のある配線部上に拡散防止膜となるＣｏＷＰ膜２９５を形成することができる。ＣｏＷＰ自体も、この無電解めっき反応に対して十分な触媒活性を持つため、ＣｏＷＰ上に継続してＣｏＷＰを成膜していくことができる。
その他、ＣｏＷＰをＣｕ表面に形成する技術に関連する技術が文献に開示されている（例えば、特許文献３参照）。また、ゲート部分でのＣＭＰ処理に関する技術が文献（例えば、特許文献４参照）に、Ｃｕ配線をシリコン含有銅配線にする技術が文献（例えば、特許文献５参照）にそれぞれ開示されている。
米国特許番号４９４４８３６
特開平２−２７８８２２号公報
特表２００３−５０５８８２号公報
特開２００２−１１０８２４号公報
特開２００４−１９３５４４号公報
上述した置換めっき法や選択ＣＶＤ法により選択的に拡散防止膜としてＣｏＷＰ膜２９５やＷ膜が形成されると、例えば、１０〜３０ｎｍ程度の凹凸が形成され、上層配線を形成する際のＣｕ−ＣＭＰ工程においてＣｕの研磨残りが発生するといった問題があった。
図１８は、選択的に拡散防止膜が形成された半導体装置を示す断面図である。
図１８（ａ）において、図１７（ｂ）で示したＣｏＷＰ膜２９５が形成された後に、多層配線化するため、ビア層を形成する状態を示している。ＣｏＷＰ膜２９５の出っ張り分、その上に形成された絶縁膜２８１も盛り上がり、凹凸が形成される。そして、下層配線となるＣｕ膜２６０上に上層配線と接続するためのコンタクトビアを形成するが、ビアの位置は、ＣｏＷＰ膜２９５の上方となるため、絶縁膜２８１の凸部に開口部が形成され、そこに、バリアメタル２４２とＣｕ膜２６２が形成される。
図１８（ｂ）において、Ｃｕ膜２６２とバリアメタル膜２４２をＣＭＰにより除去することにより、溝である開口部にＣｕビアを形成する。
しかし、図１８（ｂ）に示すように、絶縁膜２８１の凹部に堆積したＣｕ膜２６３をＣＭＰにより除去することができず、ビア間で絶縁破壊或いはショートが生じてしまう場合があるといった問題があった。
図１８（ｃ）において、ビアがショートしていなかった場合でも、通常、ビアより幅が大きい上層配線が形成されると、研磨残りのＣｕ膜２６３と上層配線のバリアメタル２４４が接触してしまうため、隣り合う配線同士間でショートが生じてしまうといった問題があった。ここでは、ビアとなるＣｕの拡散防止膜として窒化シリコン膜２７７を用いた。
図１８は、選択的に拡散防止膜が形成された半導体装置を示す断面図である。
図１８（ａ）において、図１７（ｂ）で示したＣｏＷＰ膜２９５が形成された後に、多層配線化するため、ビア層を形成する状態を示している。ＣｏＷＰ膜２９５の出っ張り分、その上に形成された絶縁膜２８１も盛り上がり、凹凸が形成される。そして、下層配線となるＣｕ膜２６０上に上層配線と接続するためのコンタクトビアを形成するが、ビアの位置は、ＣｏＷＰ膜２９５の上方となるため、絶縁膜２８１の凸部に開口部が形成され、そこに、バリアメタル２４２とＣｕ膜２６２が形成される。
図１８（ｂ）において、Ｃｕ膜２６２とバリアメタル膜２４２をＣＭＰにより除去することにより、溝である開口部にＣｕビアを形成する。
しかし、図１８（ｂ）に示すように、絶縁膜２８１の凹部に堆積したＣｕ膜２６３をＣＭＰにより除去することができず、ビア間で絶縁破壊或いはショートが生じてしまう場合があるといった問題があった。
図１８（ｃ）において、ビアがショートしていなかった場合でも、通常、ビアより幅が大きい上層配線が形成されると、研磨残りのＣｕ膜２６３と上層配線のバリアメタル２４４が接触してしまうため、隣り合う配線同士間でショートが生じてしまうといった問題があった。ここでは、ビアとなるＣｕの拡散防止膜として窒化シリコン膜２７７を用いた。
図１９は、選択的に拡散防止膜が形成された別の半導体装置を示す断面図である。
図１９では、ビアとなるＣｕの拡散防止膜にもＣｏＷＰ膜２９６を用いた場合を説明する。かかる場合、絶縁膜２８１の凹部に残ってしまったＣｕ膜２６３にも置換めっきにより表面のＣｕがＰｄに置換されてしまうため、その後の無電解めっき工程によって、Ｃｕ膜２６３にもＣｏＷＰ膜２９６が形成され、隣り合う配線同士間でショートが生じてしまうといった問題があった。
図１９では、ビアとなるＣｕの拡散防止膜にもＣｏＷＰ膜２９６を用いた場合を説明する。かかる場合、絶縁膜２８１の凹部に残ってしまったＣｕ膜２６３にも置換めっきにより表面のＣｕがＰｄに置換されてしまうため、その後の無電解めっき工程によって、Ｃｕ膜２６３にもＣｏＷＰ膜２９６が形成され、隣り合う配線同士間でショートが生じてしまうといった問題があった。
一方、置換めっき法や選択ＣＶＤ法により選択的に形成された拡散防止膜の上に絶縁膜を形成する前に、前記拡散防止膜をＣＭＰによって平坦化することは、拡散防止膜の膜厚が数１０ｎｍと薄いため困難であった。特に、Ｃｏ系の膜は、ＣＭＰスラリーによって容易に腐食されてしまうため、ＣＭＰを行なうことによって、Ｃｏ系の膜をＣｕ上に拡散防止膜として残すこと自体が非常に困難であるといった問題があった。
本発明は、上述した問題点を克服し、選択的に拡散防止膜を形成する場合でも、配線同士間でショートが生じてしまう原因となる導電性材料の研磨残りを生じさせないようにすることを目的とする。
本発明の半導体装置の製造方法は、
基体上の開口部に形成された導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を選択的に形成する拡散防止膜形成工程と、
前記拡散防止膜が形成された後、前記基体上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程の後、前記絶縁膜表面を研磨する研磨工程と、
を備えたことを特徴とする。
基体上の開口部に形成された導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を選択的に形成する拡散防止膜形成工程と、
前記拡散防止膜が形成された後、前記基体上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程の後、前記絶縁膜表面を研磨する研磨工程と、
を備えたことを特徴とする。
前記拡散防止膜が形成された後に形成された前記絶縁膜表面を研磨することにより、その後の導電性材料を堆積させる前に前記絶縁膜表面を平坦化することができる。
さらに、本発明における前記絶縁膜形成工程において、
比誘電率が３．５以下の低誘電率絶縁材料を用いた低誘電率絶縁膜を形成する低誘電率絶縁膜形成工程と、
前記低誘電率絶縁膜上に前記低誘電率絶縁膜を覆うキャップ絶縁膜を形成するキャップ絶縁膜形成工程と、
を有し、
前記研磨工程において、前記キャップ絶縁膜表面を研磨することを特徴とする。
比誘電率が３．５以下の低誘電率絶縁材料を用いた低誘電率絶縁膜を形成する低誘電率絶縁膜形成工程と、
前記低誘電率絶縁膜上に前記低誘電率絶縁膜を覆うキャップ絶縁膜を形成するキャップ絶縁膜形成工程と、
を有し、
前記研磨工程において、前記キャップ絶縁膜表面を研磨することを特徴とする。
前記キャップ絶縁膜表面を研磨することにより、機械的強度の弱い低誘電率絶縁膜を保護することができる。
さらに、本発明における前記拡散防止膜形成工程において、
前記基体上の開口部に形成された導電性材料膜上に触媒金属膜を形成する触媒金属膜形成工程と、
前記触媒金属膜を触媒として、前記導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を選択的にめっきするめっき工程と、
を有することを特徴とする。
前記基体上の開口部に形成された導電性材料膜上に触媒金属膜を形成する触媒金属膜形成工程と、
前記触媒金属膜を触媒として、前記導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を選択的にめっきするめっき工程と、
を有することを特徴とする。
前記触媒金属膜を触媒として、前記導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜、特に、導電性材料膜との密着性が良い拡散防止膜を選択的にめっきすることにより、導電性材料膜との密着性を向上させ、エレクトロマイグレーション耐性、ストレスマイグレーション耐性を向上させることができる。
ここで、前記触媒金属膜形成工程において、置換めっき法を用いて前記導電性材料膜表面に前記触媒金属膜を形成すると有効である。
そして、前記触媒金属膜形成工程において、前記触媒金属膜の材料として、パラジウム（Ｐｄ）と金（Ａｕ）と白金（Ｐｔ）とのいずれかを用いると特に有効である。
また、前記めっき工程において、無電解めっき法を用いて前記導電性材料膜上に前記拡散防止膜を形成すると有効である。
さらに、前記拡散防止膜形成工程において、前記拡散防止膜の材料として、コバルトタングステン燐（ＣｏＷＰ）とコバルトタングステンホウ素（ＣｏＷＢ）とニッケルタングステン燐（ＮｉＷＰ）とニッケルタングステンホウ素（ＮｉＷＢ）とのいずれかを用いると特に有効である。
前記材料のいずれかを用いることにより、導電性材料膜との密着性を向上させ、エレクトロマイグレーション耐性、ストレスマイグレーション耐性を向上させることができる。
或いは、本発明における前記拡散防止膜形成工程において、選択ＣＶＤ（化学気相成長）法を用いて、前記導電性材料膜上に前記拡散防止膜を選択的に形成するようにしても有効である。
さらに、前記拡散防止膜形成工程において、前記拡散防止膜の材料として、タングステン（Ｗ）を用いると特に有効である。
さらに、本発明における前記研磨工程において、前記キャップ絶縁膜が研磨された後も所定の膜厚を有するように研磨することを特徴とする。
研磨後においても前記キャップ絶縁膜を残すように研磨することにより、直接リソグラフィを行うことができない低誘電率絶縁膜を保護し、その後に低誘電率絶縁膜にパターンを形成させることができる。
以上説明したように、本発明によれば、前記絶縁膜表面を平坦化することができるので、その後に堆積させる導電性材料を研磨する場合に、かかる導電性材料の研磨残りを生じさせないようにすることができる。導電性材料の研磨残りを生じさせないようにすることができるので、配線間同士での絶縁破壊或いはショートを防止することができる。
実施の形態１．
上述した上層配線を形成する際のＣｕ−ＣＭＰ工程においてＣｕの研磨残りが発生するといった問題は、拡散防止膜をＣｕ配線上に形成した後にｌｏｗ−ｋ膜などの絶縁膜を成膜し、かかる絶縁膜表面をＣＭＰによって平坦化することによって解決される。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、絶縁膜形成工程として、ＳｉＣ膜を形成するＳｉＣ膜形成工程（Ｓ１０２）、多孔質の絶縁性材料を用いたｌｏｗ−ｋ膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）、ｌｏｗ−ｋ膜表面をプラズマ処理するヘリウム（Ｈｅ）プラズマ処理工程（Ｓ１０６）、ＳｉＯ２膜を形成するＳｉＯ２膜形成工程（Ｓ１０８）と、開口部を形成する開口部形成工程（Ｓ１１０）と、導電性材料を堆積させる導電性材料堆積工程として、バリアメタル膜形成工程（Ｓ１１２）、シード膜形成工程（Ｓ１１４）、電解めっき工程（Ｓ１１６）と、平坦化工程（Ｓ１１８）と、拡散防止膜形成工程として、置換めっき工程（Ｓ１２０）、無電解めっき工程（Ｓ１２２）と、絶縁膜形成工程として、ｌｏｗ−ｋ膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１２４）、ｌｏｗ−ｋ膜表面をプラズマ処理するＨｅプラズマ処理工程（Ｓ１２６）、ＳｉＯ２膜を形成するＳｉＯ２膜形成工程（Ｓ１２８）と、平坦化工程（Ｓ１３０）と、開口部を形成する開口部形成工程（Ｓ１３２）と、導電性材料を堆積させる導電性材料堆積工程として、バリアメタル膜形成工程（Ｓ１３４）、シード膜形成工程（Ｓ１３６）、電解めっき工程（Ｓ１３８）と、平坦化工程（Ｓ１４０）という一連の工程を実施する。そして、さらに、拡散防止膜形成工程、絶縁膜形成工程と繰り返すことにより多層配線を形成する。
上述した上層配線を形成する際のＣｕ−ＣＭＰ工程においてＣｕの研磨残りが発生するといった問題は、拡散防止膜をＣｕ配線上に形成した後にｌｏｗ−ｋ膜などの絶縁膜を成膜し、かかる絶縁膜表面をＣＭＰによって平坦化することによって解決される。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、絶縁膜形成工程として、ＳｉＣ膜を形成するＳｉＣ膜形成工程（Ｓ１０２）、多孔質の絶縁性材料を用いたｌｏｗ−ｋ膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）、ｌｏｗ−ｋ膜表面をプラズマ処理するヘリウム（Ｈｅ）プラズマ処理工程（Ｓ１０６）、ＳｉＯ２膜を形成するＳｉＯ２膜形成工程（Ｓ１０８）と、開口部を形成する開口部形成工程（Ｓ１１０）と、導電性材料を堆積させる導電性材料堆積工程として、バリアメタル膜形成工程（Ｓ１１２）、シード膜形成工程（Ｓ１１４）、電解めっき工程（Ｓ１１６）と、平坦化工程（Ｓ１１８）と、拡散防止膜形成工程として、置換めっき工程（Ｓ１２０）、無電解めっき工程（Ｓ１２２）と、絶縁膜形成工程として、ｌｏｗ−ｋ膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１２４）、ｌｏｗ−ｋ膜表面をプラズマ処理するＨｅプラズマ処理工程（Ｓ１２６）、ＳｉＯ２膜を形成するＳｉＯ２膜形成工程（Ｓ１２８）と、平坦化工程（Ｓ１３０）と、開口部を形成する開口部形成工程（Ｓ１３２）と、導電性材料を堆積させる導電性材料堆積工程として、バリアメタル膜形成工程（Ｓ１３４）、シード膜形成工程（Ｓ１３６）、電解めっき工程（Ｓ１３８）と、平坦化工程（Ｓ１４０）という一連の工程を実施する。そして、さらに、拡散防止膜形成工程、絶縁膜形成工程と繰り返すことにより多層配線を形成する。
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のＳｉＣ膜形成工程（Ｓ１０２）から開口部形成工程（Ｓ１１０）までを示している。それ以降の工程は後述する。
図２では、図１のＳｉＣ膜形成工程（Ｓ１０２）から開口部形成工程（Ｓ１１０）までを示している。それ以降の工程は後述する。
図２（ａ）において、ＳｉＣ膜形成工程として、基体２００上に、ＣＶＤ法によって、ＳｉＣを用いた膜厚２５ｎｍの下地ＳｉＣ膜を堆積し、ＳｉＣ膜２１２を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。ＳｉＣ膜２１２は、エッチングストッパとしての機能を有する。ＳｉＣ膜の代わりに比誘電率の低い炭酸化シリコン（ＳｉＯＣ）膜を用いても構わない。或いは、信頼性の高い炭窒化シリコン（ＳｉＣＮ）膜、窒化シリコン（ＳｉＮ）膜を用いることができる。基体２００として、例えば、直径３００ミリのシリコンウエハ等の基板を用いる。ここでは、デバイス部分の形成を省略している。基体２００には、金属配線またはコンタクトプラグ等、デバイス部分が形成された層が形成されていても構わない。或いは、その他の層が形成されていても構わない。
図２（ｂ）において、ｌｏｗ−ｋ膜形成工程として、基体２００の上に形成された前記ＳｉＣ絶縁膜形成工程により形成されたＳｉＣ膜２１２の上に多孔質の絶縁性材料を用いたｌｏｗ−ｋ膜２２０を２００ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ｌｏｗ−ｋ膜２２０の材料としては、例えば、多孔質のメチルシルセスキオキサン（ｍｅｔｈｙｌ ｓｉｌｓｅｑｕｉｏｘａｎｅ：ＭＳＱ）を用いることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｉｃ ｃｏａｔｉｎｇ）法を用いることができる。ここでは、スピナーの回転数は９００ｍｉｎ−１（９００ｒｐｍ）で成膜した。このウエハをホットプレート上で窒素雰囲気中１５０℃の温度で７５秒間の第１のベークを行い、さらに２５０℃の温度で７５秒間第２のベークを行った後、最終的にホットプレート上で窒素雰囲気中４５０℃の温度で１０分間のキュアを行った。ＭＳＱの材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。例えば、密度が０．６８ｇ／ｃｍ３で比誘電率ｋが１．８、空孔率が５５％、ヤング率が１．６ＧＰａ、硬度が０．１８ＧＰａ物性値を有するｌｏｗ−ｋ膜２２０が得られる。ｌｏｗ−ｋ膜のＳｉとＯとＣの組成比は、Ｓｉが３０％、Ｏが５３％、Ｃが１７％とする。
そして、Ｈｅプラズマ処理工程として、このｌｏｗ−ｋ膜２２０表面をＣＶＤ装置内でヘリウム（Ｈｅ）プラズマ照射によって表面改質する。Ｈｅプラズマ照射によって表面が改質されることで、ｌｏｗ−ｋ膜２２０とｌｏｗ−ｋ膜２２０上に形成する後述するキャップ膜としてのＣＶＤ−ＳｉＯ２膜２２２との接着性を改善することができる。ガス流量は１．７Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）、ガス圧力は１０００Ｐａ、高周波パワーは５００Ｗ、低周波パワーは４００Ｗ、温度は４００℃とした。キャップＣＶＤ膜をｌｏｗ−ｋ膜上に成膜する際は、ｌｏｗ−ｋ膜表面にプラズマ処理を施すことがキャップＣＶＤ膜との接着性を改善する上で有効である。プラズマガスの種類としてはアンモニア（ＮＨ３）、亜酸化窒素（Ｎ２Ｏ）、水素（Ｈ２）、Ｈｅ、酸素（Ｏ２）、シラン（ＳｉＨ４）、アルゴン（Ａｒ）、窒素（Ｎ２）などがあり、これらの中でもＨｅプラズマはｌｏｗ−ｋ膜へのダメージが少ないために特に有効である。また、プラズマガスはこれらのガスを混合したものでも良い。例えば、Ｈｅガスは他のガスと混合して用いると効果的である。
図２（ｃ）において、ＳｉＯ２膜形成工程として、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｌｏｗ−ｋ膜２２０上にＳｉＯ２を膜厚５０ｎｍ堆積することで、ＳｉＯ２膜２２２を形成する。ＳｉＯ２膜２２２を形成することで、直接リソグラフィを行うことができないｌｏｗ−ｋ膜２２０を保護し、ｌｏｗ−ｋ膜２２０にパターンを形成することができる。かかるキャップＣＶＤ膜は、ＳｉＯ２膜、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜などがあるが、ダメージ低減の観点からはＳｉＯ２膜が優れ、低誘電率化の観点からはＳｉＯＣ膜が、耐圧向上の観点からはＳｉＣ膜やＳｉＣＮ膜が優れている。さらに、ＳｉＯ２膜とＳｉＣ膜の積層膜、もしくはＳｉＯ２膜とＳｉＣＯ膜の積層膜、もしくはＳｉＯ２膜とＳｉＣＮ膜の積層膜を用いることができる。さらにキャップＣＶＤ膜の一部、もしくは全てが後述する平坦化工程においてＣＭＰにより除去されても良い。キャップ膜を除去することで誘電率をさらに低減することができる。キャップ膜の厚さとしては１０ｎｍから１５０ｎｍが良く、１０ｎｍから５０ｎｍが実効的な比誘電率を低減する上で効果的である。
以上の説明において、下層配線における層間絶縁膜は、比誘電率が３．５以下のｌｏｗ−ｋ膜でなくても構わないが、ｌｏｗ−ｋ膜を含む場合に特に有効である。なぜなら、ｌｏｗ−ｋ膜は、Ｃｕが拡散しやすいために拡散防止金属が必要であり、かつ比誘電率が高い拡散防止絶縁膜は使いたくないからである。比誘電率が３．５以下の低誘電率絶縁膜としてｌｏｗ−ｋ膜を一部に形成することで、半導体装置の微細化を図ることができる。ｌｏｗ−ｋ膜の種類としては、塗布されることにより形成されるＭＳＱやＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ポリマー、ＣＶＤにより形成されるＳｉＯＣ系やポリマーのいずれも用いることができる。また、ｌｏｗ−ｋ膜の比誘電率は３．０以下のもの、特に２．６以下のものに対して有効である。また、ＣＶＤ膜とスピン塗布膜を比較した場合、特にスピン塗布膜に対して有効である。前記ｌｏｗ−ｋ膜の膜厚としては、１００ｎｍから１０００ｎｍの範囲であることが望ましい。前述のＭＳＱ膜の組成としては、珪素の濃度は２０％から４０％、炭素の濃度は１０％から３０％、酸素の濃度は４０％から６０％が望ましい。
図２（ｄ）において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯ２膜２２２とｌｏｗ−ｋ膜２２０と下地ＳｉＣ膜２１２内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てＳｉＯ２膜２２２の上にレジスト膜が形成された基体２００に対し、露出したＳｉＯ２膜２２２とその下層に位置するｌｏｗ−ｋ膜２２０を、下地ＳｉＣ膜２１２をエッチングストッパとして異方性エッチング法により除去し、その後、下地ＳｉＣ膜２１２をエッチングして開口部１５０を形成すればよい。異方性エッチング法を用いることで、基体２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のバリアメタル膜形成工程（Ｓ１１２）から電解めっき工程（Ｓ１１６）までを示している。それ以降の工程は後述する。
図３では、図１のバリアメタル膜形成工程（Ｓ１１２）から電解めっき工程（Ｓ１１６）までを示している。それ以降の工程は後述する。
図３（ａ）において、バリアメタル膜形成工程として、前記開口部形成工程により形成された開口部１５０及びＳｉＯ２膜２２２表面にバリアメタル材料を用いたバリアメタル膜２４０を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内で窒化タンタル（ＴａＮ）を膜厚５ｎｍ、タンタル（Ｔａ）膜を膜厚８ｎｍ堆積し、バリアメタル膜２４０を形成する。ＴａＮ膜とＴａ膜とを積層することで、ＴａＮ膜によりＣｕのｌｏｗ−ｋ膜２２０への拡散防止を図り、Ｔａ膜によりＣｕの密着性向上を図ることができる。バリアメタル材料の堆積方法としては、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ法、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ法）やＣＶＤ法などを用いることでＰＶＤ法を用いる場合より被覆率を良くすることができる。
前記バリアメタル膜は、Ｔａ膜、ＴａＮ膜、もしくはその積層膜であることが望ましい。前記バリアメタル膜の成膜方法は、ＣＶＤ法もしくはＡＬＤ法であることが被覆性の観点から望ましいが、上述したスパッタ法などのＰＶＤ法であっても有効である。
前記バリアメタル膜は、Ｔａ膜、ＴａＮ膜、もしくはその積層膜であることが望ましい。前記バリアメタル膜の成膜方法は、ＣＶＤ法もしくはＡＬＤ法であることが被覆性の観点から望ましいが、上述したスパッタ法などのＰＶＤ法であっても有効である。
図３（ｂ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５０内壁及び基体２００表面に堆積（形成）させる。ここでは、シード膜２５０を膜厚５０ｎｍ堆積させた。
図３（ｃ）において、めっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０を開口部１５０及び基体２００表面に堆積させる。ここでは、膜厚５００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を２５０℃の温度で３０分間行った。
図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１の平坦化工程（Ｓ１１８）から無電解めっき工程（Ｓ１２２）までを示している。それ以降の工程は後述する。
図４では、図１の平坦化工程（Ｓ１１８）から無電解めっき工程（Ｓ１２２）までを示している。それ以降の工程は後述する。
図４（ａ）において、平坦化工程として、ＣＭＰ法によって、開口部以外にＳｉＯ２膜２２２の表面に堆積された導電部としての配線層となるＣｕ膜２６０、シード膜２５０、及びバリアメタル膜２４０を研磨除去することにより、平坦化し、図４（ａ）に表したようなＣｕ配線となる埋め込み構造を形成する。
図５は、ＣＭＰ装置の構成を示す概念図である。
ここでは、一例として、ＣＭＰ装置はオービタル方式で、ノベラスシステムズ社のＭｏｍｅｎｔｕｍ３００を用いた。図５（ａ）に示すように、オービタル回転型のＣＭＰ装置において、プラテン８２０上に配置された研磨パッド８２５上に、研磨面を下に向けて基板３００をキャリア８１０が保持する。そして、プラテン８２０を図に示すようにオービタル回転させながら、図５（ｂ）に示すように、スラリーを供給液８４０として、研磨パッド８２５の下側から供給口８２２を通って供給する。供給液８４０を研磨パッド８２５の下側から供給することで、供給液８４０が基板３００面内に供給される。供給された供給液８４０は、プラテン８２０の回転に伴い、外周部から排出される。ＣＭＰ荷重は１．０３×１０４Ｐａ（１．５ｐｓｉ）、オービタル回転数は６００ｍｉｎ−１（６００ｒｐｍ）、ヘッド回転数は２４ｍｉｎ−１（２４ｒｐｍ）、スラリー供給速度は０．３Ｌ／ｍｉｎ（３００ｃｃ／分）、研磨パッドは発泡ポリウレタン製の単層パッド（ロデール社のＩＣ１０００）、ＣＭＰスラリーはＣｕ用に砥粒フリースラリー（日立化成工業製のＨＳ−Ｃ４３０−ＴＵ）、バリアメタル用にコロイダルシリカ砥粒スラリー（日立化成工業製のＨＳ−Ｔ６０５−８）を用いた。Ｃｕ用のスラリーの選択比（Ｃｕ対バリアメタル）は、１０００以上を有する。バリアメタル用のスラリーの選択比（Ｃｕ対バリアメタル対ＳｉＯ２）は、１：４：２である。上述の条件でＣＭＰを行い、溝外部のＣｕ膜とバリアメタル膜を除去してダマシンＣｕ配線を形成した。
ここでは、一例として、ＣＭＰ装置はオービタル方式で、ノベラスシステムズ社のＭｏｍｅｎｔｕｍ３００を用いた。図５（ａ）に示すように、オービタル回転型のＣＭＰ装置において、プラテン８２０上に配置された研磨パッド８２５上に、研磨面を下に向けて基板３００をキャリア８１０が保持する。そして、プラテン８２０を図に示すようにオービタル回転させながら、図５（ｂ）に示すように、スラリーを供給液８４０として、研磨パッド８２５の下側から供給口８２２を通って供給する。供給液８４０を研磨パッド８２５の下側から供給することで、供給液８４０が基板３００面内に供給される。供給された供給液８４０は、プラテン８２０の回転に伴い、外周部から排出される。ＣＭＰ荷重は１．０３×１０４Ｐａ（１．５ｐｓｉ）、オービタル回転数は６００ｍｉｎ−１（６００ｒｐｍ）、ヘッド回転数は２４ｍｉｎ−１（２４ｒｐｍ）、スラリー供給速度は０．３Ｌ／ｍｉｎ（３００ｃｃ／分）、研磨パッドは発泡ポリウレタン製の単層パッド（ロデール社のＩＣ１０００）、ＣＭＰスラリーはＣｕ用に砥粒フリースラリー（日立化成工業製のＨＳ−Ｃ４３０−ＴＵ）、バリアメタル用にコロイダルシリカ砥粒スラリー（日立化成工業製のＨＳ−Ｔ６０５−８）を用いた。Ｃｕ用のスラリーの選択比（Ｃｕ対バリアメタル）は、１０００以上を有する。バリアメタル用のスラリーの選択比（Ｃｕ対バリアメタル対ＳｉＯ２）は、１：４：２である。上述の条件でＣＭＰを行い、溝外部のＣｕ膜とバリアメタル膜を除去してダマシンＣｕ配線を形成した。
研磨処理後、還元性プラズマ処理工程として、ＣＶＤ装置内でアンモニア（ＮＨ３）プラズマ処理を行なう。この処理により図４（ａ）における平坦化工程でのＣｕ−ＣＭＰの際にスラリーとの反応によって形成されたＣｕ表面の錯体を還元し、キャップＳｉＯ２膜上に存在する残留有機物を除去することができる。この処理によりＣｕ−ＣＭＰの際にスラリーとの反応によって形成されたＣｕ表面の錯体が還元され、キャップＳｉＯ２膜上にある残留有機物も除去されることから絶縁耐圧は改善される。前記還元性のプラズマはアンモニアプラズマ、もしくは水素（Ｈ２）プラズマが効果的であり、特にアンモニアプラズマが処理装置内におけるガスの扱い易さから好ましい。
還元性プラズマ処理工程では、図示していないＣＶＤ装置内におけるチャンバの内部にて、下部電極を兼ねた温度が４００℃に制御された基板ホルダの上に基体２００となる半導体基板を設置する。そして、チャンバの内部に上部電極内部からガスを供給する。供給するガス流量は１１．８Ｐａ・ｍ３／ｓ（７０００ｓｃｃｍ）とした。真空ポンプにより２３３Ｐａのガス圧力になるように真空引きされたチャンバの内部の上記上部電極と下部電極との間に高周波電源を用いてプラズマを生成させる。高周波パワーは５６０Ｗ、低周波パワーは２５０Ｗ、処理時間は１０秒とした。
図４（ｂ）において、置換めっき工程として、置換めっき法を用いて、ＣｏＷＰ無電解めっきの際に触媒核となる金属である触媒金属膜となるパラジウム（Ｐｄ）膜２９０をＣｕ配線となるＣｕ膜２６０表面に付与する。この置換めっき法によるＰｄ膜２９０の形成には、例えば、次のようなめっき液を用いることができる。
塩化パラジウム（ＰｄＣｌ２）：０．５〜５ｍｍｏｌ／Ｌ
塩酸（ＨＣｌ）：０．０１％〜０．１％
液温：２０℃〜３０℃
（かかる液のｐＨは、２〜３となる。）
塩化パラジウム（ＰｄＣｌ２）：０．５〜５ｍｍｏｌ／Ｌ
塩酸（ＨＣｌ）：０．０１％〜０．１％
液温：２０℃〜３０℃
（かかる液のｐＨは、２〜３となる。）
ここで、Ｐｄの膜厚は３ｎｍ〜５ｎｍが望ましい。膜厚が厚くなると、以下に述べるパラジウムイオンの絶縁膜吸着が増大し、絶縁破壊の要因となる。逆に、膜厚が薄すぎると、膜にならず、アイランド状にＰｄが形成される。Ｐｄで覆われていない部分は、後述する無電解めっきの際に、エッチングされ、この結果Ｃｕ配線の抵抗が上昇する。３ｎｍ〜５ｎｍの膜厚でＰｄをＣｕ上に成膜するためのめっき時間は、上述のめっき液の濃度、温度にも依存するが、例えば、１０秒〜６０秒程度とすることができる。
置換めっき装置としては、以下のような装置を用いることができる。
図６は、置換めっき装置の構成を説明するための概念図である。
図６では、ディップ（Ｄｉｐ）式でエッチングを行なう。めっき液７４４が入っためっき槽７８０に基板ホルダ７８２に保持された基板３００を浸漬させることでＣｕ膜２６０の表面を置換めっきすることができる。
図６は、置換めっき装置の構成を説明するための概念図である。
図６では、ディップ（Ｄｉｐ）式でエッチングを行なう。めっき液７４４が入っためっき槽７８０に基板ホルダ７８２に保持された基板３００を浸漬させることでＣｕ膜２６０の表面を置換めっきすることができる。
図７は、別の置換めっき装置の構成を説明するための概念図である。
図７において、めっき装置は、略円筒状で内部にめっき液６７０が入っためっき槽６５０と、めっき槽６５０の上方に配置され、めっき面を下に向けた基板１０１を着脱自在に保持するホルダ６５２とを備えている。図８（ａ）では、ホルダ６５２が基板１０１をめっき液６７０の液面より上昇させた位置で保持している状態を示している。めっき槽６５０内へは、液噴射ノズル６６０からめっき液６７０が供給される。液噴射ノズル６６０は、円周方向に等間隔で配置されるとよい。めっき槽６５０内では、液噴射ノズル６６０から噴射しためっき液６７０がめっき槽の中央部で衝突し、上昇する流れを形成する。めっき槽６５０内からオーバーフローして溢れ出ためっき液は、排出口６６６から排出される。排出口６６６と液噴射ノズル６６０は、図示していないめっき液管理装置に接続し、排出口６６６から排出されためっき液は、めっき液管理装置で再度、成分調整後、液噴射ノズル６６０からめっき槽６５０内へと循環する。ホルダ６５２には、基板１０１の外周部がめっき液に触れないように、つば状の部材が基板１０１の外周部に接触したパッキン６８４が配置され、基板１０１をパッキン６８４でホルダ６５２に押し付けて保持されている。そして、図８（ｂ）に示すように、基板１０１を回転させながらめっき液６７０に表面を浸し、置換めっきを行なう。このように基板１０１を回転させながら置換めっきすることで、置換めっきの際、ウエハ面内での置換めっき反応の均一性を向上させることができる。
図７において、めっき装置は、略円筒状で内部にめっき液６７０が入っためっき槽６５０と、めっき槽６５０の上方に配置され、めっき面を下に向けた基板１０１を着脱自在に保持するホルダ６５２とを備えている。図８（ａ）では、ホルダ６５２が基板１０１をめっき液６７０の液面より上昇させた位置で保持している状態を示している。めっき槽６５０内へは、液噴射ノズル６６０からめっき液６７０が供給される。液噴射ノズル６６０は、円周方向に等間隔で配置されるとよい。めっき槽６５０内では、液噴射ノズル６６０から噴射しためっき液６７０がめっき槽の中央部で衝突し、上昇する流れを形成する。めっき槽６５０内からオーバーフローして溢れ出ためっき液は、排出口６６６から排出される。排出口６６６と液噴射ノズル６６０は、図示していないめっき液管理装置に接続し、排出口６６６から排出されためっき液は、めっき液管理装置で再度、成分調整後、液噴射ノズル６６０からめっき槽６５０内へと循環する。ホルダ６５２には、基板１０１の外周部がめっき液に触れないように、つば状の部材が基板１０１の外周部に接触したパッキン６８４が配置され、基板１０１をパッキン６８４でホルダ６５２に押し付けて保持されている。そして、図８（ｂ）に示すように、基板１０１を回転させながらめっき液６７０に表面を浸し、置換めっきを行なう。このように基板１０１を回転させながら置換めっきすることで、置換めっきの際、ウエハ面内での置換めっき反応の均一性を向上させることができる。
図８は、別の置換めっき装置の構成を説明するための概念図である。
図８において、回転テーブル７２０上に配置された４つの保持具７１０にて基板３００を保持する。そして、回転軸７６０の回転により回転テーブル７２０が回転することで、基板３００を回転させながら供給口７３０からめっき液となる供給液７４０を供給する。図８では、斜め上方から供給液７４０を供給しているが、基板３００の真上からエッチング液を滴下してもよい。
図８において、回転テーブル７２０上に配置された４つの保持具７１０にて基板３００を保持する。そして、回転軸７６０の回転により回転テーブル７２０が回転することで、基板３００を回転させながら供給口７３０からめっき液となる供給液７４０を供給する。図８では、斜め上方から供給液７４０を供給しているが、基板３００の真上からエッチング液を滴下してもよい。
或いは、さらに次のように置換めっきを行なってもよい。
図９は、別の置換めっき装置の構成を説明するための概念図である。
図９において、回転テーブル７２０上に配置された４つの保持具７１０にて基板３００を保持する。そして、回転軸７６０の回転により回転テーブル７２０が回転することで、基板３００を回転させながら供給口７３０からめっき液となる供給液７４２をスプレー状に噴射することで供給する。
図９は、別の置換めっき装置の構成を説明するための概念図である。
図９において、回転テーブル７２０上に配置された４つの保持具７１０にて基板３００を保持する。そして、回転軸７６０の回転により回転テーブル７２０が回転することで、基板３００を回転させながら供給口７３０からめっき液となる供給液７４２をスプレー状に噴射することで供給する。
以上のように、置換めっきは、Ｄｉｐ式の装置、スプレー式の装置、滴下方式の装置等いずれのタイプのものでも良い。図７〜９の装置を用いることにより基板３００を回転させながら置換めっきすることで、置換めっきの際、ウエハ面内での置換めっき反応の均一性を向上させることができる。
図４（ｃ）において、無電解めっき工程として、Ｃｕ膜２６０上にのみ存在する触媒金属であるＰｄ膜２９０を触媒として、無電解めっき法により、選択的にＣｕ上にのみ拡散防止膜となるＣｏＷＰ膜２９５を形成する。ＣｏＷＰ自体も、この無電解めっき反応に対して十分な触媒活性を持つため、ＣｏＷＰ上に継続してＣｏＷＰを成膜していくことができる。従って、めっき時間のコントロールによってＣｏＷＰ膜厚を制御することができる。前工程で、絶縁膜上の触媒金属パラジウムは完全に除去されているため、絶縁膜上にはＣｏＷＰが全く形成されない。Ｐｄ上にＣｏＷＰが形成されると、今度はこのＣｏＷＰを触媒として無電解めっき反応が進む。
無電解めっき法によりＣｏＷＰを成膜するためのめっき液として、例えば、以下の成分のめっき液を用いることができる。
ＣｏＣｌ２：０．４ｍｏｌ／Ｌ〜４ｍｏｌ／Ｌ
ＫＷＯ４：０．０１ｍｏｌ／Ｌ〜０．０５ｍｏｌ／Ｌ
Ｋ２ＰＯ２：０．１ｍｏｌ／Ｌ〜２ｍｏｌ／Ｌ
ホウ酸：０．３ｍｏｌ／Ｌ〜０．７ｍｏｌ／Ｌ
ｐＨ：８〜１０（ＰＨ調整剤としてテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を用いる）
液温：７０℃〜９０℃
無電解めっき法によりＣｏＷＰを成膜するためのめっき液として、例えば、以下の成分のめっき液を用いることができる。
ＣｏＣｌ２：０．４ｍｏｌ／Ｌ〜４ｍｏｌ／Ｌ
ＫＷＯ４：０．０１ｍｏｌ／Ｌ〜０．０５ｍｏｌ／Ｌ
Ｋ２ＰＯ２：０．１ｍｏｌ／Ｌ〜２ｍｏｌ／Ｌ
ホウ酸：０．３ｍｏｌ／Ｌ〜０．７ｍｏｌ／Ｌ
ｐＨ：８〜１０（ＰＨ調整剤としてテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を用いる）
液温：７０℃〜９０℃
上記めっき液において、還元剤としてＫ２ＰＯ２の代わりにＤＭＢＡ（ジメチルアミンボラン）０．０５ｍｏｌ／Ｌ〜２ｍｏｌ／Ｌを用いると、ＣｏＷＢが得られる。拡散防止膜となるＣｏＷＰ膜２９５の膜厚は１０ｎｍ〜４０ｎｍが望ましい。特に、３０ｎｍ以下がより望ましい。ＣｏＷＰの膜厚が薄すぎると、十分なＣｕの拡散防止効果が得られない。逆に厚すぎると、拡散防止膜がＳｉＯ２膜２２２のレベルを大きく超える。拡散防止膜となるＣｏＷＰ膜２９５がＳｉＯ２膜２２２のレベルを超えるとＣｏＷＰ膜は縦方向のみならず、横方向にも成長する。この結果配線間の実質的間隔が狭まり、配線間の電気容量Ｃが増大し、ＲＣ遅延が大きくなる。前記拡散防止膜の出っ張りは４０ｎｍ以下が望ましい。出っ張りを４０ｎｍ以下にすることにより、前記ＣｏＷＰ膜の横への広がりを抑制することができる。前記ＣｏＷＰ膜の横への広がりを抑制することができるので、前記ＣｏＷＰ膜による配線間の電気容量の増大を抑制することができる。
無電解めっきによるＣｏＷＰの成膜は、上述した置換めっきと同様、めっき液にウェハをＤｉｐするタイプの装置を用いてもよいし、めっき液をウェハにスプレーするタイプの装置を用いることができる。また、めっき液を滴下するタイプのものでも良い。すなわち、無電解めっき装置としては、供給液を無電解めっき液とすることで、図６〜９における装置を用いることができる。特に、図７〜９の装置を用いることにより基板３００を回転させながら無電解めっきすることで、無電解めっきの際、ウェハ面内での置換めっき反応の均一性を向上させることができる。いずれの装置を用いた場合も、所定の無電解めっき反応の後は、直ちに純水により洗浄を行い、めっき液完全に除去することが望ましい。
図１０は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図１０では、図１のｌｏｗ−ｋ膜形成工程（Ｓ１２４）から開口部形成工程（Ｓ１３２）までを示している。それ以降の工程は後述する。
図１０（ａ）において、ｌｏｗ−ｋ膜形成工程として、基体２００の上に形成された前記ＳｉＯ２膜２２２とバリアメタル膜２４０とＣｏＷＰ膜２９５の上に、図２（ｂ）において説明したｌｏｗ−ｋ膜２２０と同様なｌｏｗ−ｋ膜２８０を例えば２００ｎｍの厚さで形成する。ここでは、Ｃｕ膜２６０上に選択的にＣｏＷＰ膜２９５が形成されているため、ＣｏＷＰ膜２９５の上方に位置する領域で、ｌｏｗ−ｋ膜２８０が出っ張り、１０〜３０ｎｍの凹凸が形成される。
図１０では、図１のｌｏｗ−ｋ膜形成工程（Ｓ１２４）から開口部形成工程（Ｓ１３２）までを示している。それ以降の工程は後述する。
図１０（ａ）において、ｌｏｗ−ｋ膜形成工程として、基体２００の上に形成された前記ＳｉＯ２膜２２２とバリアメタル膜２４０とＣｏＷＰ膜２９５の上に、図２（ｂ）において説明したｌｏｗ−ｋ膜２２０と同様なｌｏｗ−ｋ膜２８０を例えば２００ｎｍの厚さで形成する。ここでは、Ｃｕ膜２６０上に選択的にＣｏＷＰ膜２９５が形成されているため、ＣｏＷＰ膜２９５の上方に位置する領域で、ｌｏｗ−ｋ膜２８０が出っ張り、１０〜３０ｎｍの凹凸が形成される。
そして、図２（ｂ）において説明したように、同様に、Ｈｅプラズマ処理工程として、このｌｏｗ−ｋ膜２８０表面をＣＶＤ装置内でヘリウム（Ｈｅ）プラズマ照射によって表面改質する。
図１０（ｂ）において、ＳｉＯ２膜形成工程として、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｌｏｗ−ｋ膜２８０上にＳｉＯ２を堆積することで、ＳｉＯ２膜２８２を形成する。ＳｉＯ２膜２８２の膜厚は、次工程である平坦化工程により研磨された後に５０ｎｍ残るように形成する。ＳｉＯ２膜２８２を形成し、研磨後でも残すようにすることで、直接リソグラフィを行うことができないｌｏｗ−ｋ膜２８０を保護し、ｌｏｗ−ｋ膜２８０にパターンを形成することができる。また、図２（ｃ）において説明したのと同様、かかるキャップＣＶＤ膜は、ＳｉＯ２膜、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜などがあるが、ダメージ低減の観点からはＳｉＯ２膜が優れ、低誘電率化の観点からはＳｉＯＣ膜が、耐圧向上の観点からはＳｉＣ膜やＳｉＣＮ膜が優れている。さらに、ＳｉＯ２膜とＳｉＣ膜の積層膜、もしくはＳｉＯ２膜とＳｉＣＯ膜の積層膜、もしくはＳｉＯ２膜とＳｉＣＮ膜の積層膜を用いることができる。さらにキャップＣＶＤ膜の一部、もしくは全てが後述する平坦化工程においてＣＭＰにより除去されても良い。キャップ膜を除去することで誘電率をさらに低減することができる。キャップ膜の厚さとしては１０ｎｍから１５０ｎｍが良く、１０ｎｍから５０ｎｍが実効的な比誘電率を低減する上で効果的である。ＳｉＯ２膜２８２表面でも、Ｃｕ膜２６０上に選択的にＣｏＷＰ膜２９５が形成されているため、ＣｏＷＰ膜２９５の上方に位置する領域で出っ張り、１０〜３０ｎｍの凹凸が形成される。
図１０（ｃ）において、平坦化工程として、ＣＭＰ法によって、キャップ膜であるＳｉＯ２膜２８２を研磨することにより、平坦化する。ＣＭＰ装置は、図５に示すＣＭＰ装置を用いればよい。ここでは、絶縁膜を化学機械研磨するため、コロイダルシリカ砥粒を含むスラリーを用いて、２０秒程度の研磨を行ない、図１０（ｃ）に示すようにＳｉＯ２膜２８２表面を平坦化した。ここでは、比較対象として、ＳｉＯ２膜２８２表面を平坦化しない基板も用意した。
ＣＭＰ装置は、以下のような装置を用いても構わない。
図１１は、別のＣＭＰ装置の構成を説明するための概念図である。
図１１（ａ）に示すように、ロータリ型のＣＭＰ装置において、プラテン５２０上に配置された研磨パッド５２５上に、研磨面を下に向けて基板３００をキャリア５１０が保持する。供給ノズル５３０から供給液５４０としてスラリーを供給する。図１１（ｂ）に示すように、キャリア５１０を図に示すように回転することで基板３００を回転させ、プラテン５２０も回転させる。プラテン５２０の回転方向先に位置する基板３００の手前（図５（ｂ）の５４０に示す位置）に供給液５４０を供給することで、供給液５４０が基板３００面内に供給される。
図１１は、別のＣＭＰ装置の構成を説明するための概念図である。
図１１（ａ）に示すように、ロータリ型のＣＭＰ装置において、プラテン５２０上に配置された研磨パッド５２５上に、研磨面を下に向けて基板３００をキャリア５１０が保持する。供給ノズル５３０から供給液５４０としてスラリーを供給する。図１１（ｂ）に示すように、キャリア５１０を図に示すように回転することで基板３００を回転させ、プラテン５２０も回転させる。プラテン５２０の回転方向先に位置する基板３００の手前（図５（ｂ）の５４０に示す位置）に供給液５４０を供給することで、供給液５４０が基板３００面内に供給される。
図１０（ｄ）において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するためのコンタクトとなるビア孔構造である開口部１５２をＳｉＯ２膜２８２とｌｏｗ−ｋ膜２８０内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てＳｉＯ２膜２８２の上にレジスト膜が形成された基体２００に対し、露出したＳｉＯ２膜２８２とその下層に位置するｌｏｗ−ｋ膜２８０を、ＣｏＷＰ膜２９５をエッチングストッパとして異方性エッチング法により除去して開口部１５２を形成すればよい。異方性エッチング法を用いることで、基体２００の表面に対し、略垂直に開口部１５２を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５２を形成すればよい。
図１２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図１２では、図１のバリアメタル膜形成工程（Ｓ１３４）から平坦化工程（Ｓ１４０）までを示している。それ以降の工程は後述する。
図１２では、図１のバリアメタル膜形成工程（Ｓ１３４）から平坦化工程（Ｓ１４０）までを示している。それ以降の工程は後述する。
図１２（ａ）において、バリアメタル膜形成工程として、前記開口部形成工程により形成された開口部１５２及びＳｉＯ２膜２８２表面にバリアメタル材料を用いたバリアメタル膜２４２を形成する。その他は、図３（ａ）において説明した内容と同様で構わないので説明を省略する。
図１２（ｂ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５２としてバリアメタル膜２４２が形成された開口部１５２内壁及び基体２００表面に堆積（形成）させる。その他は、図３（ｂ）において説明した内容と同様で構わないので説明を省略する。
図１２（ｃ）において、めっき工程として、シード膜２５２をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６２を開口部１５２及び基体２００表面に堆積させる。その他は、図３（ｃ）において説明した内容と同様で構わないので説明を省略する。堆積させた後のアニール処理も同様である。
図１２（ｄ）において、平坦化工程として、ＣＭＰ法によって、開口部以外にＳｉＯ２膜２２２の表面に堆積された導電部としての配線層となるＣｕ膜２６２、シード膜２５２、及びバリアメタル膜２４２を研磨除去することにより、平坦化し、図１２（ｄ）に表したようなＣｕビアとなる埋め込み構造を形成する。図１０（ｃ）において、ＳｉＯ２膜２８２表面を平坦化させているため、平坦化工程において、Ｃｕの研磨残りを生じさせないようにすることができる。
そして、さらに、拡散防止膜形成工程、絶縁膜形成工程と繰り返すことにより多層配線を形成する。
図１３は、多層配線が形成された半導体装置の断面図である。
図１３に示すように、Ｃｕ膜２６２上に、拡散防止膜となるＣｏＷＰ膜２９６がＰｄ膜２９２を触媒として選択的に形成される。そして、Ｃｕの研磨残りを生じさせないように平坦化されたＳｉＯ２膜２８２とＣｏＷＰ膜２９６上に、上層配線層の絶縁膜となるｌｏｗ−ｋ膜２３０と図示していないＳｉＯ２膜とが形成され、上層配線として、絶縁膜の開口部にＣｕ膜２６６とバリアメタル膜２４６とが形成される。
ＳｉＯ２膜２８２上にＣｕの研磨残りを生じさせないように平坦化させたことにより、上層配線間同士での絶縁破壊或いはショートを防止することができる。
図１３は、多層配線が形成された半導体装置の断面図である。
図１３に示すように、Ｃｕ膜２６２上に、拡散防止膜となるＣｏＷＰ膜２９６がＰｄ膜２９２を触媒として選択的に形成される。そして、Ｃｕの研磨残りを生じさせないように平坦化されたＳｉＯ２膜２８２とＣｏＷＰ膜２９６上に、上層配線層の絶縁膜となるｌｏｗ−ｋ膜２３０と図示していないＳｉＯ２膜とが形成され、上層配線として、絶縁膜の開口部にＣｕ膜２６６とバリアメタル膜２４６とが形成される。
ＳｉＯ２膜２８２上にＣｕの研磨残りを生じさせないように平坦化させたことにより、上層配線間同士での絶縁破壊或いはショートを防止することができる。
図１４は、広い幅で凹みが生じている絶縁膜上でＣｕをＣＭＰ処理する場合の研磨状況を説明するための図である。
図１５は、狭い幅で凹みが生じている絶縁膜上でＣｕをＣＭＰ処理する場合の研磨状況を説明するための図である。
図１４（ａ）に示すように、絶縁膜に凹凸があっても、かかる凹凸の凹みが、例えば、１００μｍの広い幅で生じている場合には、図１４（ｂ）に示すように、ＣＭＰパッドがかかる凹みに追従することができるため、Ｃｕの研磨残りを生じさせないようにすることができる。
しかしながら、本実施の形態において想定しているＣｕ配線上をＣｏＷＰ膜で拡散防止する図１５（ａ）に示すような狭い幅で凹みが生じている絶縁膜上でＣｕをＣＭＰ処理する場合には、図１５（ｂ）に示すように、ＣＭＰパッドがかかる凹みに追従することができず、Ｃｕの研磨残りが生じてしまう。配線幅が１０μｍ以下では、ＣＭＰパッドがかかる凹みに追従することができない。特に、配線幅が１μｍ以下では、ＣＭＰパッドがかかる凹みに追従することができない。よって、配線幅が１μｍ以下となる多層配線構造では、本実施の形態は特に有効である。
図１５は、狭い幅で凹みが生じている絶縁膜上でＣｕをＣＭＰ処理する場合の研磨状況を説明するための図である。
図１４（ａ）に示すように、絶縁膜に凹凸があっても、かかる凹凸の凹みが、例えば、１００μｍの広い幅で生じている場合には、図１４（ｂ）に示すように、ＣＭＰパッドがかかる凹みに追従することができるため、Ｃｕの研磨残りを生じさせないようにすることができる。
しかしながら、本実施の形態において想定しているＣｕ配線上をＣｏＷＰ膜で拡散防止する図１５（ａ）に示すような狭い幅で凹みが生じている絶縁膜上でＣｕをＣＭＰ処理する場合には、図１５（ｂ）に示すように、ＣＭＰパッドがかかる凹みに追従することができず、Ｃｕの研磨残りが生じてしまう。配線幅が１０μｍ以下では、ＣＭＰパッドがかかる凹みに追従することができない。特に、配線幅が１μｍ以下では、ＣＭＰパッドがかかる凹みに追従することができない。よって、配線幅が１μｍ以下となる多層配線構造では、本実施の形態は特に有効である。
これら絶縁膜を平坦化したウエハと平坦化していないウエハとの２種類のウエハに保護膜とパッド電極を形成して、Ｃｕ配線間の絶縁耐圧試験を行った。前述の２種類のウエハにおいて、Ｃｕ配線の幅が０．１０マイクロメートル、配線間のスペースが０．１０マイクロメートルの構造において絶縁耐圧を調べた。その結果、本発明の絶縁膜をＣＭＰにより平坦化したウエハでは絶縁耐圧の劣化はほとんど見られなかった。９９％以上の歩留りで、３ＭＶ／ｃｍ以上の耐圧があった。これに対して、前述の平坦化していないウエハでは同一配線構造の絶縁耐圧が５０％まで低下した。劣化したＣｕ配線をＴＥＭで観察した結果、Ｃｕの研磨残りによるショート不良が多数見られた。これは、ＣｏＷＰによって形成された段差が、その上の絶縁膜に転写して、この層におけるＣｕ−ＣＭＰで凹部にＣｕが残ったことが原因であった。一方、絶縁膜をＣＭＰにより平坦化したウエハでは、Ｃｕの研磨残りが見られなかった。
本実験をデバイスが搭載されたウエハで実施しても同様の効果を確認することができた。１層目のＣｕ配線層だけでなく、２層目のＣｕ配線層においても研磨残りなく形成することができ、さらに３層目以上のＣｕ配線層でも形成することができた。
ｌｏｗ−ｋ材料としては、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）やポリマー、ＣＶＤで形成されたＳｉＯＣ膜を用いても剥離なく研磨することができた。
本実験をデバイスが搭載されたウエハで実施しても同様の効果を確認することができた。１層目のＣｕ配線層だけでなく、２層目のＣｕ配線層においても研磨残りなく形成することができ、さらに３層目以上のＣｕ配線層でも形成することができた。
ｌｏｗ−ｋ材料としては、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）やポリマー、ＣＶＤで形成されたＳｉＯＣ膜を用いても剥離なく研磨することができた。
以上の説明において、本実施の形態では、触媒金属としてＰｄを用いたが、Ｐｄの代わりにＡｕ、Ｐｔ等を用いることも可能である。また、ＣｏＷＰではなく、同じく無電解めっきによるＣｏＷＢ、ＮｉＷＰ、ＮｉＷＢ等を用いても同様の効果を得ることができる。
さらに、本実施の形態では、無電解めっきによるＣｏ合金を拡散防止膜として用いたが、選択ＣＶＤによるＷを用いても有効である。
前記実施の形態において、比誘電率が２．６以下の場合、ポーラスｌｏｗ−ｋ膜が主流となるため、配線溝におけるｌｏｗ−ｋ膜の側壁が２０ｎｍ以下の膜厚のＣＶＤ膜で被覆保護されていることが望ましい。これはポーラスｌｏｗ−ｋ膜のポアシーリングの働きがある。特に、バリアメタル膜をＣＶＤ法やＡＬＤ法によって形成する場合に染み込みが無くなるために効果的である。このポアシーリングのためのＣＶＤ膜の種類としては、ＳｉＣ膜、ＳｉＣＨ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜が望ましい。特に、低誘電率の観点からＳｉＣ膜やＳｉＣＨ膜が最適である。
以上の説明において、バリアメタルとして、Ｔａ、ＴａＮに限らず、ＴａＣＮ（炭化窒化タンタル）、ＷＮ（窒化タングステン）、ＷＣＮ（炭化窒化タングステン）、ＴｉＮ（窒化チタン）等の高融点金属の窒化膜或いは窒化炭素膜であっても構わない。或いはチタン（Ｔｉ）、ＷＳｉＮ等であっても構わない。
ここで、上記実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いて同様の効果が得られる。
なお、多層配線構造などを形成する場合には、各図において基体２００は、下層の配線層と絶縁膜とが形成されたものである。
上記各実施の形態においては、多孔質絶縁膜の材料としては、多孔質誘電体薄膜材料としてのＭＳＱに限らず、他の多孔質無機絶縁体膜材料、多孔質有機絶縁体膜材料を用いても同様の効果を得ることができる。
特に、多孔質の低誘電率材料に上記各実施の形態を適用した場合には、上述の如く顕著な効果が得られる。上記各実施の形態において多孔質絶縁膜の材料として用いることができるものとしては、例えば、各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素（ｆｌｕｏｒｏｃａｒｂｏｎ）、パリレン（ｐａｒｙｌｅｎｅ）、ベンゾシクロブテンをはじめとする各種の絶縁性材料を挙げることができる。
特に、多孔質の低誘電率材料に上記各実施の形態を適用した場合には、上述の如く顕著な効果が得られる。上記各実施の形態において多孔質絶縁膜の材料として用いることができるものとしては、例えば、各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素（ｆｌｕｏｒｏｃａｒｂｏｎ）、パリレン（ｐａｒｙｌｅｎｅ）、ベンゾシクロブテンをはじめとする各種の絶縁性材料を挙げることができる。
以上、具体例を参照しつつ各実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
例えば、各実施の形態で層間絶縁膜が形成された基体２００は、図示しない各種の半導体素子あるいは構造を有するものとすることができる。また、半導体基板ではなく、層間絶縁膜と配線層とを有する配線構造の上に、さらに層間絶縁膜を形成してもよい。開口部も半導体基板が露出するように形成してもよいし、配線構造の上に形成してもよい。
さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。
１０１，３００ 基板
１５０，１５２ 開口部
２００ 基体
２１２ ＳｉＣ膜
２２０，２８０，２３０ ｌｏｗ−ｋ膜
２２１，２８１，２３１ 絶縁膜
２２２，２８２ ＳｉＯ２膜
２４０，２４２，２４４ バリアメタル膜
２５０，２５２ シード膜
２６０，２６２，２６６ Ｃｕ膜
２７７ 窒化シリコン膜
２９０，２９２ Ｐｄ膜
２９５，２９６ ＣｏＷＰ膜
５１０，８１０ キャリア
５２０，８２０ プラテン
５２５，８２５ 研磨パッド
５３０ 供給ノズル
５４０，７４０，７４２，８４０ 供給液
７１０ 保持具
７２０ 回転テーブル
６５０，７８０ めっき槽
６５２ ホルダ
６６０ 液噴射ノズル
６６６ 排出口
６７０，７４４ めっき液
６８４ パッキン
７３０，８２２ 供給口
７６０ 回転軸
１５０，１５２ 開口部
２００ 基体
２１２ ＳｉＣ膜
２２０，２８０，２３０ ｌｏｗ−ｋ膜
２２１，２８１，２３１ 絶縁膜
２２２，２８２ ＳｉＯ２膜
２４０，２４２，２４４ バリアメタル膜
２５０，２５２ シード膜
２６０，２６２，２６６ Ｃｕ膜
２７７ 窒化シリコン膜
２９０，２９２ Ｐｄ膜
２９５，２９６ ＣｏＷＰ膜
５１０，８１０ キャリア
５２０，８２０ プラテン
５２５，８２５ 研磨パッド
５３０ 供給ノズル
５４０，７４０，７４２，８４０ 供給液
７１０ 保持具
７２０ 回転テーブル
６５０，７８０ めっき槽
６５２ ホルダ
６６０ 液噴射ノズル
６６６ 排出口
６７０，７４４ めっき液
６８４ パッキン
７３０，８２２ 供給口
７６０ 回転軸
Claims (7)
- 基体上の開口部に形成された導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を選択的に形成する拡散防止膜形成工程と、
前記拡散防止膜が形成された後、前記基体上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程の後、前記絶縁膜表面を研磨する研磨工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記絶縁膜形成工程において、
比誘電率が３．５以下の低誘電率絶縁材料を用いた低誘電率絶縁膜を形成する低誘電率絶縁膜形成工程と、
前記低誘電率絶縁膜上に前記低誘電率絶縁膜を覆うキャップ絶縁膜を形成するキャップ絶縁膜形成工程と、
を有し、
前記研磨工程において、前記キャップ絶縁膜表面を研磨することを特徴とする請求項１記載の半導体装置の製造方法。 - 前記拡散防止膜形成工程において、
前記基体上の開口部に形成された導電性材料膜上に触媒金属膜を形成する触媒金属膜形成工程と、
前記触媒金属膜を触媒として、前記導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を選択的にめっきするめっき工程と、
を有することを特徴とする請求項１又は２記載の半導体装置の製造方法。 - 前記触媒金属膜形成工程において、置換めっき法を用いて前記導電性材料膜表面に前記触媒金属膜を形成することを特徴とする請求項３記載の半導体装置の製造方法。
- 前記触媒金属膜形成工程において、前記触媒金属膜の材料として、パラジウム（Ｐｄ）と金（Ａｕ）と白金（Ｐｔ）とのいずれかを用いることを特徴とする請求項３又は４記載の半導体装置の製造方法。
- 前記拡散防止膜形成工程において、前記拡散防止膜の材料として、コバルトタングステン燐（ＣｏＷＰ）とコバルトタングステンホウ素（ＣｏＷＢ）とニッケルタングステン燐（ＮｉＷＰ）とニッケルタングステンホウ素（ＮｉＷＢ）とのいずれかを用いることを特徴とする請求項１〜５いずれか記載の半導体装置の製造方法。
- 前記拡散防止膜形成工程において、前記拡散防止膜の材料として、タングステン（Ｗ）を用いることを特徴とする請求項１又は２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004332051A JP2006147653A (ja) | 2004-11-16 | 2004-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004332051A JP2006147653A (ja) | 2004-11-16 | 2004-11-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006147653A true JP2006147653A (ja) | 2006-06-08 |
Family
ID=36627019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004332051A Pending JP2006147653A (ja) | 2004-11-16 | 2004-11-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006147653A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103850A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2009206241A (ja) * | 2008-02-27 | 2009-09-10 | Renesas Technology Corp | 半導体装置 |
| US9887131B2 (en) | 2014-03-27 | 2018-02-06 | Mitsubishi Electric Corporation | Semiconductor device having a Pd-containing adhesion layer |
| CN108346616A (zh) * | 2017-01-25 | 2018-07-31 | 旺宏电子股份有限公司 | 内连线结构及其制造方法 |
-
2004
- 2004-11-16 JP JP2004332051A patent/JP2006147653A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103850A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2009206241A (ja) * | 2008-02-27 | 2009-09-10 | Renesas Technology Corp | 半導体装置 |
| JP4646993B2 (ja) * | 2008-02-27 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7906848B2 (en) | 2008-02-27 | 2011-03-15 | Renesas Electronics Corporation | Semiconductor device |
| US9887131B2 (en) | 2014-03-27 | 2018-02-06 | Mitsubishi Electric Corporation | Semiconductor device having a Pd-containing adhesion layer |
| US10304730B2 (en) | 2014-03-27 | 2019-05-28 | Mitsubishi Electric Corporation | Semiconductor device having a Pd-containing adhesion layer |
| CN108346616A (zh) * | 2017-01-25 | 2018-07-31 | 旺宏电子股份有限公司 | 内连线结构及其制造方法 |
| CN108346616B (zh) * | 2017-01-25 | 2021-03-05 | 旺宏电子股份有限公司 | 内连线结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518184B1 (en) | Enhancement of an interconnect | |
| KR100715073B1 (ko) | 결함 감소를 위해 평탄화처리된 구리 세정 방법 | |
| US7208404B2 (en) | Method to reduce Rs pattern dependence effect | |
| US7145245B2 (en) | Low-k dielectric film with good mechanical strength that varies in local porosity depending on location on substrate—therein | |
| US7402883B2 (en) | Back end of the line structures with liner and noble metal layer | |
| US8921150B2 (en) | Process to achieve contact protrusion for single damascene via | |
| US7199045B2 (en) | Metal-filled openings for submicron devices and methods of manufacture thereof | |
| US8119519B2 (en) | Semiconductor device manufacturing method | |
| US6756672B1 (en) | Use of sic for preventing copper contamination of low-k dielectric layers | |
| JP4864402B2 (ja) | 半導体装置の製造方法 | |
| JP2004335998A (ja) | 半導体素子の金属配線形成方法 | |
| US7172963B2 (en) | Manufacturing method of semiconductor integrated circuit device that includes chemically and mechanically polishing two conductive layers using two polishing pads that have different properties | |
| JP2006147653A (ja) | 半導体装置の製造方法 | |
| JP2006140240A (ja) | 研磨パッド、研磨装置及び半導体装置の製造方法 | |
| JP2006120664A (ja) | 半導体装置の製造方法 | |
| JP2005340460A (ja) | 半導体装置の形成方法 | |
| JP2006156519A (ja) | 半導体装置の製造方法 | |
| JP2005340601A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20070007654A1 (en) | Metal line of semiconductor device and method for forming thereof | |
| JP2005340604A (ja) | 半導体装置の製造方法 | |
| JP4643975B2 (ja) | 半導体装置の製造方法 | |
| JP4499487B2 (ja) | 半導体装置の製造方法 | |
| JP2009246228A (ja) | 研磨方法及び半導体装置の製造方法 | |
| JP2005340602A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2003243393A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
| A977 | Report on retrieval |
Effective date: 20090826 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A02 | Decision of refusal |
Effective date: 20100105 Free format text: JAPANESE INTERMEDIATE CODE: A02 |