JP2003243393A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003243393A JP2003243393A JP2002040554A JP2002040554A JP2003243393A JP 2003243393 A JP2003243393 A JP 2003243393A JP 2002040554 A JP2002040554 A JP 2002040554A JP 2002040554 A JP2002040554 A JP 2002040554A JP 2003243393 A JP2003243393 A JP 2003243393A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- wiring
- copper
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 銅の拡散が確実に防止された半導体装置及び
その製造方法を提供する。 【解決手段】 本発明に係る半導体装置は、銅を含む金
属配線上に当該金属配線表面をパラジウムで置換して形
成された銅拡散防止機能を有するキャップ膜が形成され
ていることを特徴とする。また、本発明に係る半導体装
置の製造方法は、銅を含む金属配線上に銅拡散防止機能
を有するキャップ膜を形成する半導体装置の製造方法で
あって、上記銅を含む金属配線表面をパラジウムで置換
して上記金属配線上に銅拡散防止機能を有するキャップ
膜を形成することを特徴とする。
その製造方法を提供する。 【解決手段】 本発明に係る半導体装置は、銅を含む金
属配線上に当該金属配線表面をパラジウムで置換して形
成された銅拡散防止機能を有するキャップ膜が形成され
ていることを特徴とする。また、本発明に係る半導体装
置の製造方法は、銅を含む金属配線上に銅拡散防止機能
を有するキャップ膜を形成する半導体装置の製造方法で
あって、上記銅を含む金属配線表面をパラジウムで置換
して上記金属配線上に銅拡散防止機能を有するキャップ
膜を形成することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、銅を含む金属配線
を有する半導体装置に関するものであり、さらに、その
製造方法に関するものである。
を有する半導体装置に関するものであり、さらに、その
製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体ウエーハ上に形成する高密
度集積回路（以下、半導体装置と称する。）の微細な配
線の材料として、アルミニウム系合金が用いられてい
る。しかしながら、配線の微細化が進むにつれて配線の
寄生抵抗・寄生容量による回路遅延が支配的になるた
め、配線用材料として、アルミニウム系合金より低抵抗
・低容量であり、高い信頼性を実現する銅の採用が検討
されている。さらに、銅は、比抵抗が１．８μΩｃｍと
低く、半導体装置の高速化に有利な上に、エレクトロマ
イグレーション耐性がアルミニウム系合金に比べて一桁
ほど高いため、次世代の材料として期待されている。
度集積回路（以下、半導体装置と称する。）の微細な配
線の材料として、アルミニウム系合金が用いられてい
る。しかしながら、配線の微細化が進むにつれて配線の
寄生抵抗・寄生容量による回路遅延が支配的になるた
め、配線用材料として、アルミニウム系合金より低抵抗
・低容量であり、高い信頼性を実現する銅の採用が検討
されている。さらに、銅は、比抵抗が１．８μΩｃｍと
低く、半導体装置の高速化に有利な上に、エレクトロマ
イグレーション耐性がアルミニウム系合金に比べて一桁
ほど高いため、次世代の材料として期待されている。
【０００３】銅を用いた配線形成では、一般に銅のドラ
イエッチングが容易でないために、いわゆるダマシン法
が用いられている。これは、例えば酸化シリコンからな
る層間絶縁膜に予め所定の溝を形成し、その溝に配線材
料（銅）を埋め込んだ後、余剰の配線材料を化学機械研
磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ：以下、ＣＭＰと称する。）により除去
し、配線を形成する方法である。さらに、接続孔（ヴィ
アホール）と配線溝（トレンチ）とを形成した後、一括
して配線材料を埋め込み、余剰配線材料をＣＭＰにより
除去するデュアルダマシン法も知られている。
イエッチングが容易でないために、いわゆるダマシン法
が用いられている。これは、例えば酸化シリコンからな
る層間絶縁膜に予め所定の溝を形成し、その溝に配線材
料（銅）を埋め込んだ後、余剰の配線材料を化学機械研
磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ：以下、ＣＭＰと称する。）により除去
し、配線を形成する方法である。さらに、接続孔（ヴィ
アホール）と配線溝（トレンチ）とを形成した後、一括
して配線材料を埋め込み、余剰配線材料をＣＭＰにより
除去するデュアルダマシン法も知られている。
【０００４】
【発明が解決しようとする課題】ところで、銅配線は、
一般的に多層化されて用いられる。その際、層間絶縁膜
への銅の拡散を防止する目的で、上記配線を形成する前
に、窒化シリコン、炭化シリコン等からなるバリア膜が
形成されている。
一般的に多層化されて用いられる。その際、層間絶縁膜
への銅の拡散を防止する目的で、上記配線を形成する前
に、窒化シリコン、炭化シリコン等からなるバリア膜が
形成されている。
【０００５】しかしながら、ＣＭＰ直後の銅配線表面に
は、バリア膜が存在しないため、上層配線を形成する前
に銅の拡散防止層として機能するキャップ膜を形成す
る。このとき、銅は、１５０℃という低温であっても酸
素を含有する雰囲気中で容易に酸化されてしまうため、
通常は、酸素を含まない材料であるシリコン窒化膜（Ｓ
ｉＮ）や炭化シリコン膜（ＳｉＣ）などがキャップ膜と
して用いられる。
は、バリア膜が存在しないため、上層配線を形成する前
に銅の拡散防止層として機能するキャップ膜を形成す
る。このとき、銅は、１５０℃という低温であっても酸
素を含有する雰囲気中で容易に酸化されてしまうため、
通常は、酸素を含まない材料であるシリコン窒化膜（Ｓ
ｉＮ）や炭化シリコン膜（ＳｉＣ）などがキャップ膜と
して用いられる。
【０００６】ただし、窒化シリコン（ＳｉＮ）や炭化シ
リコン（ＳｉＣ）は、酸化シリコン（ＳｉＯ２）よりも
比誘電率が大きいため、銅配線を有する半導体装置の実
行誘電率が高くなり、半導体装置のＲＣ遅延が大きくな
ってしまうという不都合がある。このため、ＣＭＰ後の
銅配線表面については、選択的にコバルトタングステン
燐（ＣｏＷＰ）等の合金で被覆する方法が有利であると
考えられる。
リコン（ＳｉＣ）は、酸化シリコン（ＳｉＯ２）よりも
比誘電率が大きいため、銅配線を有する半導体装置の実
行誘電率が高くなり、半導体装置のＲＣ遅延が大きくな
ってしまうという不都合がある。このため、ＣＭＰ後の
銅配線表面については、選択的にコバルトタングステン
燐（ＣｏＷＰ）等の合金で被覆する方法が有利であると
考えられる。
【０００７】コバルトタングステン燐（ＣｏＷＰ）等の
合金からなるキャップ膜を形成する方法としては、例え
ば無電解めっき法があり、米国特許５６９５８１０号に
開示されているように、銅表面を触媒としてコバルトタ
ングステン燐（ＣｏＷＰ）からなるキャップ膜を形成す
る方法が提唱されている。また、特開平９−３０７２３
４号公報に開示されているように、銅表面をパラジウム
（Ｐｄ）の置換めっきによりパラジウム（Ｐｄ）に置換
し、置換されたパラジウム（Ｐｄ）を触媒核として無電
解めっきを行う方法が提唱されている。この場合は、例
えば図１９に示すようにトランジスタ等のデバイス（図
示は省略する。）が予め作製された基板１０１上に、銅
を含む金属配線（以下、Ｃｕ配線と称する。）１０２
が、層間絶縁膜１０３に設けられた溝に埋め込まれてな
る。そして層間絶縁膜１０３は、例えばＳｉＯＣからな
り、Ｃｕ配線１０２と層間絶縁膜１０３との間には、例
えばＴａＮからなるバリア膜１０４が形成されている。
また、基板１と層間絶縁膜３との間には例えばＳｉＣか
らなるエッチストッパ層５が形成されており、Ｃｕ配線
２から基板１へのＣｕ拡散を防止する。また、Ｃｕ配線
１０２上、すなわちＣｕ配線１０２のバリア膜１０４で
覆われていない表面、すなわち図１８における上面には
パラジウム（Ｐｄ）膜１０７を介して銅拡散防止機能と
備えたキャップ膜１０６が形成されている。
合金からなるキャップ膜を形成する方法としては、例え
ば無電解めっき法があり、米国特許５６９５８１０号に
開示されているように、銅表面を触媒としてコバルトタ
ングステン燐（ＣｏＷＰ）からなるキャップ膜を形成す
る方法が提唱されている。また、特開平９−３０７２３
４号公報に開示されているように、銅表面をパラジウム
（Ｐｄ）の置換めっきによりパラジウム（Ｐｄ）に置換
し、置換されたパラジウム（Ｐｄ）を触媒核として無電
解めっきを行う方法が提唱されている。この場合は、例
えば図１９に示すようにトランジスタ等のデバイス（図
示は省略する。）が予め作製された基板１０１上に、銅
を含む金属配線（以下、Ｃｕ配線と称する。）１０２
が、層間絶縁膜１０３に設けられた溝に埋め込まれてな
る。そして層間絶縁膜１０３は、例えばＳｉＯＣからな
り、Ｃｕ配線１０２と層間絶縁膜１０３との間には、例
えばＴａＮからなるバリア膜１０４が形成されている。
また、基板１と層間絶縁膜３との間には例えばＳｉＣか
らなるエッチストッパ層５が形成されており、Ｃｕ配線
２から基板１へのＣｕ拡散を防止する。また、Ｃｕ配線
１０２上、すなわちＣｕ配線１０２のバリア膜１０４で
覆われていない表面、すなわち図１８における上面には
パラジウム（Ｐｄ）膜１０７を介して銅拡散防止機能と
備えたキャップ膜１０６が形成されている。
【０００８】しかしながら、コバルトタングステン燐
（ＣｏＷＰ）からなるキャップ膜は、銅の拡散防止膜と
しては充分機能するものの、耐フッ酸性に乏しいという
問題がある。したがって、次工程において層間絶縁膜上
の残留銅原子の除去を目的とするフッ酸（ＨＦ）溶液処
理を施した場合、コバルトタングステン燐（ＣｏＷＰ）
が浸食され、消失してしまう。その結果、キャップ膜自
体の消失により銅の拡散防止ができなくなるため、フッ
酸溶液処理を備えるプロセスにおいては半導体装置の製
造が不可能であった。
（ＣｏＷＰ）からなるキャップ膜は、銅の拡散防止膜と
しては充分機能するものの、耐フッ酸性に乏しいという
問題がある。したがって、次工程において層間絶縁膜上
の残留銅原子の除去を目的とするフッ酸（ＨＦ）溶液処
理を施した場合、コバルトタングステン燐（ＣｏＷＰ）
が浸食され、消失してしまう。その結果、キャップ膜自
体の消失により銅の拡散防止ができなくなるため、フッ
酸溶液処理を備えるプロセスにおいては半導体装置の製
造が不可能であった。
【０００９】そこで本発明はこのような従来の問題点を
解消するために提案されたものであり、銅の拡散が確実
に防止された信頼性の高い半導体装置及びその製造方法
を提供することを目的とする。
解消するために提案されたものであり、銅の拡散が確実
に防止された信頼性の高い半導体装置及びその製造方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】上述した目的を達成する
ための本発明に係る半導体装置は、銅を含む金属配線上
に、当該金属配線表面をパラジウムで置換して形成され
た銅拡散防止機能を有するキャップ膜が形成されている
ことを特徴とするものである。
ための本発明に係る半導体装置は、銅を含む金属配線上
に、当該金属配線表面をパラジウムで置換して形成され
た銅拡散防止機能を有するキャップ膜が形成されている
ことを特徴とするものである。
【００１１】以上のように構成された本発明に係る半導
体装置は、銅を含む金属配線上に当該金属配線表面をパ
ラジウムで置換して形成された銅拡散防止機能を有する
キャップ膜が形成されている。そして、このキャップ膜
は、酸素を含まないため、銅を含む金属配線を酸化させ
る虞がない。
体装置は、銅を含む金属配線上に当該金属配線表面をパ
ラジウムで置換して形成された銅拡散防止機能を有する
キャップ膜が形成されている。そして、このキャップ膜
は、酸素を含まないため、銅を含む金属配線を酸化させ
る虞がない。
【００１２】また、このキャップ膜は、耐フッ酸性を備
えているため、後の工程において層間絶縁膜上の残留銅
原子の除去を目的としたフッ酸溶液処理を施した場合に
おいても、浸食され消失することが無い。したがって、
フッ酸溶液処理を行った場合においても確実に層間絶縁
膜への銅原子の拡散防止層として機能する。
えているため、後の工程において層間絶縁膜上の残留銅
原子の除去を目的としたフッ酸溶液処理を施した場合に
おいても、浸食され消失することが無い。したがって、
フッ酸溶液処理を行った場合においても確実に層間絶縁
膜への銅原子の拡散防止層として機能する。
【００１３】また、本発明に係る半導体装置では、従来
のキャップ膜には必須であった下地膜が不要であり、構
成が簡略化されている。これにより、この半導体装置
は、効率よく低コストで製造される。
のキャップ膜には必須であった下地膜が不要であり、構
成が簡略化されている。これにより、この半導体装置
は、効率よく低コストで製造される。
【００１４】また、上述した目的を達成するための本発
明に係る半導体装置の製造方法は、銅を含む金属配線上
に銅拡散防止機能を有するキャップ膜を形成する半導体
装置の製造方法であって、銅を含む金属配線表面をパラ
ジウムで置換して金属配線上に銅拡散防止機能を有する
キャップ膜を形成することを特徴とするものである。
明に係る半導体装置の製造方法は、銅を含む金属配線上
に銅拡散防止機能を有するキャップ膜を形成する半導体
装置の製造方法であって、銅を含む金属配線表面をパラ
ジウムで置換して金属配線上に銅拡散防止機能を有する
キャップ膜を形成することを特徴とするものである。
【００１５】以上のような本発明に係る半導体装置の製
造方法は、銅を含む金属配線表面をパラジウムで置換す
ることにより、銅拡散防止機能と耐フッ酸性を兼ね備え
たキャップ膜を形成する。このように作製されたキャッ
プ膜は、酸素を含まないため、銅を含む金属配線を酸化
させる虞がない。また、このようなキャップ膜を形成す
ることにより、後の工程において層間絶縁膜上の残留銅
原子の除去を目的としたフッ酸溶液処理を施した場合に
おいても、キャップ膜が浸食され、消失することが無
い。したがって、フッ酸溶液処理を行った場合において
も確実に層間絶縁膜への銅原子の拡散がされた半導体装
置が作製される。
造方法は、銅を含む金属配線表面をパラジウムで置換す
ることにより、銅拡散防止機能と耐フッ酸性を兼ね備え
たキャップ膜を形成する。このように作製されたキャッ
プ膜は、酸素を含まないため、銅を含む金属配線を酸化
させる虞がない。また、このようなキャップ膜を形成す
ることにより、後の工程において層間絶縁膜上の残留銅
原子の除去を目的としたフッ酸溶液処理を施した場合に
おいても、キャップ膜が浸食され、消失することが無
い。したがって、フッ酸溶液処理を行った場合において
も確実に層間絶縁膜への銅原子の拡散がされた半導体装
置が作製される。
【００１６】また、本発明に係る半導体装置の製造方法
では、従来のキャップ膜には必須であった下地膜を設け
る必要がないため、簡略化された製造工程により効率よ
く低コストで半導体層が製造される。
では、従来のキャップ膜には必須であった下地膜を設け
る必要がないため、簡略化された製造工程により効率よ
く低コストで半導体層が製造される。
【００１７】
【発明の実施の形態】以下、本発明を適用した半導体装
置及びその製造方法について、図面を参照しながら詳細
に説明する。まず、本発明を単層配線に適用した場合に
ついて説明する。
置及びその製造方法について、図面を参照しながら詳細
に説明する。まず、本発明を単層配線に適用した場合に
ついて説明する。
【００１８】本発明に係る半導体装置は、例えば図１に
示すように、トランジスタ等のデバイス（図示は省略す
る。）が予め作製された基板１上に、銅を含む金属配線
（以下、Ｃｕ配線と称する。）２が、層間絶縁膜３に設
けられた溝に埋め込まれてなるものである。層間絶縁膜
３は、例えばＳｉＯＣ、ＳｉＯ２、フッ素添加シリコン
酸化膜（ＦＳＧ）あるいは、他の低誘電率絶縁膜により
なるものである。Ｃｕ配線２と層間絶縁膜３との間に
は、銅拡散防止機能を有するバリア膜４が形成されてい
る。バリア膜４は、例えばＴａＮ、Ｔａ、Ｔｉ、Ｔｉ
Ｎ、Ｗ、ＷＮ、あるいはこれらの積層膜などからなるも
のである。また、基板１と層間絶縁膜３との間には例え
ばＳｉＮ、ＳｉＣ等からなるエッチストッパ層５が形成
されている。
示すように、トランジスタ等のデバイス（図示は省略す
る。）が予め作製された基板１上に、銅を含む金属配線
（以下、Ｃｕ配線と称する。）２が、層間絶縁膜３に設
けられた溝に埋め込まれてなるものである。層間絶縁膜
３は、例えばＳｉＯＣ、ＳｉＯ２、フッ素添加シリコン
酸化膜（ＦＳＧ）あるいは、他の低誘電率絶縁膜により
なるものである。Ｃｕ配線２と層間絶縁膜３との間に
は、銅拡散防止機能を有するバリア膜４が形成されてい
る。バリア膜４は、例えばＴａＮ、Ｔａ、Ｔｉ、Ｔｉ
Ｎ、Ｗ、ＷＮ、あるいはこれらの積層膜などからなるも
のである。また、基板１と層間絶縁膜３との間には例え
ばＳｉＮ、ＳｉＣ等からなるエッチストッパ層５が形成
されている。
【００１９】また、本発明の半導体装置では、Ｃｕ配線
２上、すなわちＣｕ配線のバリア膜４で覆われていない
表面、すなわち図１における上面に、耐フッ酸性と銅拡
散防止機能とを兼ね備えたキャップ膜６が形成されてい
る。
２上、すなわちＣｕ配線のバリア膜４で覆われていない
表面、すなわち図１における上面に、耐フッ酸性と銅拡
散防止機能とを兼ね備えたキャップ膜６が形成されてい
る。
【００２０】ここで、キャップ膜６は、Ｃｕ配線２の上
面をパラジウムで置換することにより形成されている。
キャップ膜としてコバルトタングステン燐（ＣｏＷＰ）
からなるキャップ膜を用いた場合、コバルトタングステ
ン燐（ＣｏＷＰ）からなるキャップ膜は銅の拡散防止膜
としては充分機能するものの、耐フッ酸性に乏しいとい
う問題がある。このため、後の工程で層間絶縁膜上の残
留銅原子の除去を目的とするフッ酸（ＨＦ）溶液処理を
施した場合には、コバルトタングステン燐（ＣｏＷＰ）
からなるキャップ膜は、フッ酸（ＨＦ）溶液により浸食
されて消失してしまう。その結果、キャップ膜自体の消
失により銅の拡散防止ができなくなるため、フッ酸溶液
処理を備えるプロセスにおいては半導体装置の製造が行
えない。
面をパラジウムで置換することにより形成されている。
キャップ膜としてコバルトタングステン燐（ＣｏＷＰ）
からなるキャップ膜を用いた場合、コバルトタングステ
ン燐（ＣｏＷＰ）からなるキャップ膜は銅の拡散防止膜
としては充分機能するものの、耐フッ酸性に乏しいとい
う問題がある。このため、後の工程で層間絶縁膜上の残
留銅原子の除去を目的とするフッ酸（ＨＦ）溶液処理を
施した場合には、コバルトタングステン燐（ＣｏＷＰ）
からなるキャップ膜は、フッ酸（ＨＦ）溶液により浸食
されて消失してしまう。その結果、キャップ膜自体の消
失により銅の拡散防止ができなくなるため、フッ酸溶液
処理を備えるプロセスにおいては半導体装置の製造が行
えない。
【００２１】しかしながら、本発明に係る半導体装置に
おいては、キャップ膜６がＣｕ配線２の上面をパラジウ
ムで置換したパラジウム置換層とされているため、キャ
ップ膜６は層間絶縁膜に対する銅拡散防止機能有すると
ともに、耐フッ酸性を備えている。これにより、フッ酸
による浸食環境下においてもキャップ膜６は浸食される
ことがなく、Ｃｕ配線２を保護することが可能とされて
いる。すなわち、半導体装置作製プロセス中にフッ酸溶
液処理を施した場合においても、その耐フッ酸性により
フッ酸溶液で浸食されることがない。これにより、この
半導体装置では、製造プロセス中にフッ酸（ＨＦ）溶液
処理が含まれる場合においても、キャップ膜６が消失す
ることが無く、キャップ膜６は良好な銅の拡散防止機能
を発揮するため、銅の拡散が確実に防止された半導体装
置を実現することができる。
おいては、キャップ膜６がＣｕ配線２の上面をパラジウ
ムで置換したパラジウム置換層とされているため、キャ
ップ膜６は層間絶縁膜に対する銅拡散防止機能有すると
ともに、耐フッ酸性を備えている。これにより、フッ酸
による浸食環境下においてもキャップ膜６は浸食される
ことがなく、Ｃｕ配線２を保護することが可能とされて
いる。すなわち、半導体装置作製プロセス中にフッ酸溶
液処理を施した場合においても、その耐フッ酸性により
フッ酸溶液で浸食されることがない。これにより、この
半導体装置では、製造プロセス中にフッ酸（ＨＦ）溶液
処理が含まれる場合においても、キャップ膜６が消失す
ることが無く、キャップ膜６は良好な銅の拡散防止機能
を発揮するため、銅の拡散が確実に防止された半導体装
置を実現することができる。
【００２２】ここで、キャップ膜６の膜厚としては、５
ｎｍ以上３０ｎｍ以下とすることが好ましい。キャップ
膜６の膜厚が５ｎｍ未満である場合、キャップ膜６の膜
厚が薄すぎるため、層間絶縁膜に対する銅拡散防止の効
果が不十分となる虞がある。また、キャップ膜６の膜厚
が３０ｎｍよりも厚い場合には、成膜時間が長くなるこ
とにより、めっき液によるＣｕ配線のエッチングにより
半導体装置の信頼性が悪くなる、あるいは配線抵抗の上
昇に起因する遅延の増大などの虞がある。したがって、
キャップ膜６の膜厚を５ｎｍ以上３０ｎｍ以下とするこ
とにより、確実に層間絶縁膜に対する銅拡散防止の効果
を得ることができる。
ｎｍ以上３０ｎｍ以下とすることが好ましい。キャップ
膜６の膜厚が５ｎｍ未満である場合、キャップ膜６の膜
厚が薄すぎるため、層間絶縁膜に対する銅拡散防止の効
果が不十分となる虞がある。また、キャップ膜６の膜厚
が３０ｎｍよりも厚い場合には、成膜時間が長くなるこ
とにより、めっき液によるＣｕ配線のエッチングにより
半導体装置の信頼性が悪くなる、あるいは配線抵抗の上
昇に起因する遅延の増大などの虞がある。したがって、
キャップ膜６の膜厚を５ｎｍ以上３０ｎｍ以下とするこ
とにより、確実に層間絶縁膜に対する銅拡散防止の効果
を得ることができる。
【００２３】また、従来の半導体装置では、Ｃｕ配線上
にキャップ膜を形成する際にはＣｕ配線上に下地膜を形
成する必要があるが、本発明に係る半導体装置では下地
膜が不要とされ、半導体装置の構成が簡略化されてい
る。これにより、この半導体装置は製造工程を簡略化さ
れるため、生産効率に優れた半導体装置とされ、また、
コスト的にも低コスト化を図ることが可能とされてい
る。
にキャップ膜を形成する際にはＣｕ配線上に下地膜を形
成する必要があるが、本発明に係る半導体装置では下地
膜が不要とされ、半導体装置の構成が簡略化されてい
る。これにより、この半導体装置は製造工程を簡略化さ
れるため、生産効率に優れた半導体装置とされ、また、
コスト的にも低コスト化を図ることが可能とされてい
る。
【００２４】このような本発明に係る半導体装置は、以
下のようにして作製することができる。先ず、図２に示
すように、基板１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってＳｉＣ、Ｓ
ｉＮ等の材料を被着させ、エッチストッパ層５を成膜す
る。例えば、原料ガスとしてトリメチルシラン及びＮ ２
Ｏの混合ガスを用い、ＣＶＤ法によりＳｉＣを膜厚５０
ｎｍで成膜する。
下のようにして作製することができる。先ず、図２に示
すように、基板１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってＳｉＣ、Ｓ
ｉＮ等の材料を被着させ、エッチストッパ層５を成膜す
る。例えば、原料ガスとしてトリメチルシラン及びＮ ２
Ｏの混合ガスを用い、ＣＶＤ法によりＳｉＣを膜厚５０
ｎｍで成膜する。
【００２５】次に、図３に示すように、エッチストッパ
層５上の全面に、例えば原料ガスとしてトリメチルシラ
ンとＮＨ３との混合ガスを用い、上記エッチストッパ層
５の成膜に連続してＳｉＯＣからなる層間絶縁膜３をＣ
ＶＤ法により膜厚５００ｎｍで成膜する。この層間絶縁
膜３の成膜は、前工程であるエッチストッパ層５の成膜
に連続して同一のチャンバ内で行うことができる。ま
た、層間絶縁膜３としてはＳｉＯＣに限らず、ＳｉＯ２
等の周知の酸化物や、低誘電率材料等の有機材料であっ
ても良い。
層５上の全面に、例えば原料ガスとしてトリメチルシラ
ンとＮＨ３との混合ガスを用い、上記エッチストッパ層
５の成膜に連続してＳｉＯＣからなる層間絶縁膜３をＣ
ＶＤ法により膜厚５００ｎｍで成膜する。この層間絶縁
膜３の成膜は、前工程であるエッチストッパ層５の成膜
に連続して同一のチャンバ内で行うことができる。ま
た、層間絶縁膜３としてはＳｉＯＣに限らず、ＳｉＯ２
等の周知の酸化物や、低誘電率材料等の有機材料であっ
ても良い。
【００２６】次に、図４に示すように、フォトリソグラ
フィ及びドライエッチングにより、層間絶縁膜３に配線
を形成するための溝７をパターニングする。例えば、以
下に示すエッチング条件にて層間絶縁膜３のエッチング
を行うことができる。
フィ及びドライエッチングにより、層間絶縁膜３に配線
を形成するための溝７をパターニングする。例えば、以
下に示すエッチング条件にて層間絶縁膜３のエッチング
を行うことができる。
【００２７】使用ガス：Ｃ２Ｆ６／ＣＯ＝１００／３０
０ｓｃｃｍ 圧力：１５Ｔｏｒｒ 基板温度：１５℃
０ｓｃｃｍ 圧力：１５Ｔｏｒｒ 基板温度：１５℃
【００２８】次に、図５に示すように、Ｃｕの層間絶縁
膜３への拡散を防止するための例えばＴａＮからなるバ
リア膜４をＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法により成膜し、続けてＰＶＤ法
によりＣｕシード層（図示は省略する）を成膜する。バ
リア膜４としては、ＴａＮの他、Ｔａ、Ｔｉ、ＴｉＮ、
Ｗ、ＷＮ、あるいはこれらの積層膜等のＣｕに対するバ
リア性に優れた材料を使用できる。
膜３への拡散を防止するための例えばＴａＮからなるバ
リア膜４をＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法により成膜し、続けてＰＶＤ法
によりＣｕシード層（図示は省略する）を成膜する。バ
リア膜４としては、ＴａＮの他、Ｔａ、Ｔｉ、ＴｉＮ、
Ｗ、ＷＮ、あるいはこれらの積層膜等のＣｕに対するバ
リア性に優れた材料を使用できる。
【００２９】Ｃｕシード層は、次のＣｕ埋め込み工程で
電解めっきによりＣｕを成膜する際の導電層となるもの
である。バリア膜４及びＣｕシード層の成膜はＰＶＤ法
に限定されるものではなく、ＣＶＤ法により形成しても
良い。それぞれの膜厚に関しては、デザインルールにも
よるが、バリア膜４に関しては５０ｎｍ以下、Ｃｕシー
ド層に関しては２００ｎｍ以下とすることが好ましい。
したがって、例えば、ＴａＮからなるバリア膜４を３０
ｎｍし、当該バリア層４上にＣｕシード層を１００ｎｍ
成膜することができる。このときのバリア膜４のＰＶＤ
成膜条件の一例を以下に示す。
電解めっきによりＣｕを成膜する際の導電層となるもの
である。バリア膜４及びＣｕシード層の成膜はＰＶＤ法
に限定されるものではなく、ＣＶＤ法により形成しても
良い。それぞれの膜厚に関しては、デザインルールにも
よるが、バリア膜４に関しては５０ｎｍ以下、Ｃｕシー
ド層に関しては２００ｎｍ以下とすることが好ましい。
したがって、例えば、ＴａＮからなるバリア膜４を３０
ｎｍし、当該バリア層４上にＣｕシード層を１００ｎｍ
成膜することができる。このときのバリア膜４のＰＶＤ
成膜条件の一例を以下に示す。
【００３０】ＤＣパワー：１ｋＷ
プロセスガス：Ａｒ＝５０ｓｃｃｍ
ＡＣウエーハバイアスパワー：３５０Ｗ
【００３１】また、Ｃｕシード層のＰＶＤ成膜条件の一
例を以下に示す。 ＤＣパワー：１２ｋＷ 圧力：０．２Ｐａ 成膜温度：１００℃
例を以下に示す。 ＤＣパワー：１２ｋＷ 圧力：０．２Ｐａ 成膜温度：１００℃
【００３２】次に、図６に示すように、電解めっきによ
りＣｕ８を成膜し、溝７にＣｕ８を埋め込む。このＣｕ
埋め込み工程では電解めっきが広く採用されているが、
Ｃｕ埋め込み工程は電解めっきに限らず例えばＣＶＤ法
でも問題はない。その膜厚は、溝７の深さにより異なる
が目安として２．０μｍ以下であることが好ましい。し
たがって、たとえば、成膜量を１μｍとしてＣｕ８を成
膜することができる。このときの電解めっきの条件は、
例えば下記の通りとする。
りＣｕ８を成膜し、溝７にＣｕ８を埋め込む。このＣｕ
埋め込み工程では電解めっきが広く採用されているが、
Ｃｕ埋め込み工程は電解めっきに限らず例えばＣＶＤ法
でも問題はない。その膜厚は、溝７の深さにより異なる
が目安として２．０μｍ以下であることが好ましい。し
たがって、たとえば、成膜量を１μｍとしてＣｕ８を成
膜することができる。このときの電解めっきの条件は、
例えば下記の通りとする。
【００３３】処理溶液（めっき液）：硫酸銅系Ｃｕ電解
めっき液（Ｍｉｃｒｏｆａｂ Ｃｕ２０００シリーズ、
ＥＥＪＡ社製） めっき電流値：２．８３Ａ めっき時間：４分３０秒（１μｍ） 処理溶液（めっき液）温度：１８℃
めっき液（Ｍｉｃｒｏｆａｂ Ｃｕ２０００シリーズ、
ＥＥＪＡ社製） めっき電流値：２．８３Ａ めっき時間：４分３０秒（１μｍ） 処理溶液（めっき液）温度：１８℃
【００３４】次に、図７に示すように、余分なＣｕ８を
除去して溝７のみにＣｕ８を残してＣｕ配線２を形成す
る。余分なＣｕ８の除去に一般的に適用されている技術
はＣＭＰによる研磨である。この工程では、溝７にのみ
配線材料を残すように層間絶縁膜３の表面で研磨を終了
する必要があり、さらには層間絶縁膜３上にはこれら配
線材料が残らないように研磨を制御することが好まし
い。ＣＭＰによる研磨工程では、Ｃｕ８及びバリア膜４
の２種類以上の材料を研磨除去しなければならないの
で、研磨する材料により研磨液（スラリー）、研磨条件
等をコントロールする必要がある。このため、複数ステ
ップの研磨が必要な場合もある。以下に、余剰ＣｕのＣ
ＭＰ条件の一例を示す。
除去して溝７のみにＣｕ８を残してＣｕ配線２を形成す
る。余分なＣｕ８の除去に一般的に適用されている技術
はＣＭＰによる研磨である。この工程では、溝７にのみ
配線材料を残すように層間絶縁膜３の表面で研磨を終了
する必要があり、さらには層間絶縁膜３上にはこれら配
線材料が残らないように研磨を制御することが好まし
い。ＣＭＰによる研磨工程では、Ｃｕ８及びバリア膜４
の２種類以上の材料を研磨除去しなければならないの
で、研磨する材料により研磨液（スラリー）、研磨条件
等をコントロールする必要がある。このため、複数ステ
ップの研磨が必要な場合もある。以下に、余剰ＣｕのＣ
ＭＰ条件の一例を示す。
【００３５】研磨圧力：１００ｇ／ｃｍ２
回転数：３０ｒｐｍ
回転パッド：不織布と独立発泡体との積層体
スラリー：Ｈ２Ｏ２添加（アルミナ含有スラリー）
流量：１００ｃｃ／ｍｉｎ
温度：２５〜３０℃
【００３６】次に、ＣＭＰによる研磨工程後のＣｕ配線
２上に形成される自然酸化膜を除去するため、例えば１
％フッ化水素（ＨＦ）溶液等の弱酸性水溶液で前洗浄処
理を３０秒施す。なお、前洗浄処理の前に必要に応じて
アルカリ脱脂による脱脂処理を施して表面のぬれ性を向
上させてもよい。また、前洗浄処理は、フッ化水素（Ｈ
Ｆ）溶液に限らず、例えばスルファミン酸などを用いて
も良い。
２上に形成される自然酸化膜を除去するため、例えば１
％フッ化水素（ＨＦ）溶液等の弱酸性水溶液で前洗浄処
理を３０秒施す。なお、前洗浄処理の前に必要に応じて
アルカリ脱脂による脱脂処理を施して表面のぬれ性を向
上させてもよい。また、前洗浄処理は、フッ化水素（Ｈ
Ｆ）溶液に限らず、例えばスルファミン酸などを用いて
も良い。
【００３７】次いで、前洗浄処理に続いてパラジウム置
換めっき（以下Ｐｄ置換めっきと称する。）を行い、図
８に示すようにＣｕ配線２上にキャップ膜６を形成す
る。Ｐｄ置換めっきは、異種金属のイオン化傾向の相違
を利用するものであり、金属配線の最表面をＰｄで置換
する。ＣｕはＰｄに比べ電気化学的に卑な金属であるか
ら、溶液中での溶解に伴って放出される電子が、溶液中
の貴金属であるＰｄに転移し、卑金属のＣｕ表面にＰｄ
が形成される。したがって、酸化膜、例えばＴＥＯＳ上
はＰｄで置換されない。すなわち、Ｐｄ置換めっきを用
いることにより、Ｃｕ配線２の上面のみに選択的にキャ
ップ膜６を形成することが可能となる。これにより、不
要な部位にまでキャップ膜６が形成されることが無く、
不要部分をエッチング等により除去する工程を省略する
ことができる。以下に、Ｐｄ置換めっきのめっき条件の
一例を示す。
換めっき（以下Ｐｄ置換めっきと称する。）を行い、図
８に示すようにＣｕ配線２上にキャップ膜６を形成す
る。Ｐｄ置換めっきは、異種金属のイオン化傾向の相違
を利用するものであり、金属配線の最表面をＰｄで置換
する。ＣｕはＰｄに比べ電気化学的に卑な金属であるか
ら、溶液中での溶解に伴って放出される電子が、溶液中
の貴金属であるＰｄに転移し、卑金属のＣｕ表面にＰｄ
が形成される。したがって、酸化膜、例えばＴＥＯＳ上
はＰｄで置換されない。すなわち、Ｐｄ置換めっきを用
いることにより、Ｃｕ配線２の上面のみに選択的にキャ
ップ膜６を形成することが可能となる。これにより、不
要な部位にまでキャップ膜６が形成されることが無く、
不要部分をエッチング等により除去する工程を省略する
ことができる。以下に、Ｐｄ置換めっきのめっき条件の
一例を示す。
【００３８】処理溶液（めっき液）：ＰｄＳＯ４水溶
液、Ｈ２Ｏ４ 処理時間：１０分 温度：３０℃ ｐＨ：０．７
液、Ｈ２Ｏ４ 処理時間：１０分 温度：３０℃ ｐＨ：０．７
【００３９】なお、脱脂処理、前洗浄処理、及びＰｄ置
換めっきにおける処理方法としては、スピンコータを用
いてのスピン処理、又はパドル処理、さらにはディッピ
ング処理等を挙げることができる。
換めっきにおける処理方法としては、スピンコータを用
いてのスピン処理、又はパドル処理、さらにはディッピ
ング処理等を挙げることができる。
【００４０】また、Ｐｄ置換めっきの処理溶液（めっき
液）は、ＰｄＳＯ４水溶液とＨ２Ｏ ４溶液とに限定され
るものではなく、例えばＰｄＣｌ２水溶液とＨＣｌ溶液
とを用いても良い。
液）は、ＰｄＳＯ４水溶液とＨ２Ｏ ４溶液とに限定され
るものではなく、例えばＰｄＣｌ２水溶液とＨＣｌ溶液
とを用いても良い。
【００４１】ここで、Ｐｄ置換めっきの処理溶液（めっ
き液）の水素イオン濃度（以下、ｐＨと称する。）は、
０．５以上２以下とする。Ｃｕ配線２の上面のみに選択
的にめっきするためには、処理溶液（めっき液）のｐＨ
を０．５以上にする必要がある。また、Ｐｄの成膜レー
トは、処理溶液（めっき液）のｐＨの増加とともに小さ
くなるため、処理溶液（めっき液）のｐＨは２以下にす
る必要がある。したがって、Ｐｄ置換めっきの処理溶液
（めっき液）のｐＨを０．５以上２以下とすることによ
り、良好な成膜レートでＣｕ配線２の上面のみに選択的
にＰｄ置換めっきをすることができる。
き液）の水素イオン濃度（以下、ｐＨと称する。）は、
０．５以上２以下とする。Ｃｕ配線２の上面のみに選択
的にめっきするためには、処理溶液（めっき液）のｐＨ
を０．５以上にする必要がある。また、Ｐｄの成膜レー
トは、処理溶液（めっき液）のｐＨの増加とともに小さ
くなるため、処理溶液（めっき液）のｐＨは２以下にす
る必要がある。したがって、Ｐｄ置換めっきの処理溶液
（めっき液）のｐＨを０．５以上２以下とすることによ
り、良好な成膜レートでＣｕ配線２の上面のみに選択的
にＰｄ置換めっきをすることができる。
【００４２】また、Ｐｄ置換めっきの成膜温度、すなわ
ち、処理溶液（めっき液）の温度は、３０℃以上５０℃
以下とする。ＰｄをＣｕ配線上に析出させるためには、
処理溶液の温度を３０℃以上にする必要がある。また、
Ｐｄの成膜レートは、処理溶液（めっき液）の温度の上
昇とともに小さくなるため、処理溶液（めっき液）の温
度は５０℃以下にする必要がある。したがって、Ｐｄ置
換めっきの処理溶液（めっき液）の温度を３０℃以上５
０℃以下とすることにより、良好な成膜レートでＣｕ配
線２の上面のみに選択的にＰｄ置換めっきをすることが
できる。
ち、処理溶液（めっき液）の温度は、３０℃以上５０℃
以下とする。ＰｄをＣｕ配線上に析出させるためには、
処理溶液の温度を３０℃以上にする必要がある。また、
Ｐｄの成膜レートは、処理溶液（めっき液）の温度の上
昇とともに小さくなるため、処理溶液（めっき液）の温
度は５０℃以下にする必要がある。したがって、Ｐｄ置
換めっきの処理溶液（めっき液）の温度を３０℃以上５
０℃以下とすることにより、良好な成膜レートでＣｕ配
線２の上面のみに選択的にＰｄ置換めっきをすることが
できる。
【００４３】以上のようにして、図１に示すような、銅
拡散防止機能と耐フッ酸性とを兼ね備え、製造プロセス
中にフッ酸（ＨＦ）溶液処理が含まれる場合において
も、良好な銅拡散防止機能を有する半導体装置を作製す
ることができる。すなわち、上記のようにして作製され
たキャップ膜６は、この後のプロセスとして層間絶縁膜
上の残留銅原子を除去するためにフッ酸溶液処理を施し
た場合においても、フッ酸によりエッチングされ消失す
ることがなく、良好な銅拡散防止機能を発揮することが
できる、したがって、銅の拡散が確実に防止された信頼
性の高い半導体装置を作製することができる。
拡散防止機能と耐フッ酸性とを兼ね備え、製造プロセス
中にフッ酸（ＨＦ）溶液処理が含まれる場合において
も、良好な銅拡散防止機能を有する半導体装置を作製す
ることができる。すなわち、上記のようにして作製され
たキャップ膜６は、この後のプロセスとして層間絶縁膜
上の残留銅原子を除去するためにフッ酸溶液処理を施し
た場合においても、フッ酸によりエッチングされ消失す
ることがなく、良好な銅拡散防止機能を発揮することが
できる、したがって、銅の拡散が確実に防止された信頼
性の高い半導体装置を作製することができる。
【００４４】なお、上述した半導体装置の製造方法は、
バリア膜４の種類によらず、また、ダマシン法、デュア
ルダマシン法のいずれの溝配線技術においても適用する
ことが可能である。
バリア膜４の種類によらず、また、ダマシン法、デュア
ルダマシン法のいずれの溝配線技術においても適用する
ことが可能である。
【００４５】つぎに、本発明を多層配線の半導体装置に
応用し、いわゆるデュアルダマシン法による具体的な製
造方法について説明する。
応用し、いわゆるデュアルダマシン法による具体的な製
造方法について説明する。
【００４６】まず、上述した単層配線の場合と同様にし
て図９に示すような第１配線、すなわち下層配線を形成
する。次に、以下の手順に従って第２配線、すなわち上
層配線を形成する。なお、以下において、上述の説明と
同じ部材については、上記と同じ符号を付すことで詳細
な説明は省略する。
て図９に示すような第１配線、すなわち下層配線を形成
する。次に、以下の手順に従って第２配線、すなわち上
層配線を形成する。なお、以下において、上述の説明と
同じ部材については、上記と同じ符号を付すことで詳細
な説明は省略する。
【００４７】上層配線の形成を行うには、まず、層間絶
縁膜３上の残留銅原子の除去を目的とするフッ酸（Ｈ
Ｆ）溶液処理を施す。このとき、キャップ膜６は耐フッ
酸性を備えているため、フッ酸溶液により浸食されるこ
とがない。
縁膜３上の残留銅原子の除去を目的とするフッ酸（Ｈ
Ｆ）溶液処理を施す。このとき、キャップ膜６は耐フッ
酸性を備えているため、フッ酸溶液により浸食されるこ
とがない。
【００４８】次に、図１０に示すように、ヴィアホール
深さ分のＳｉＯＣからなる層間絶縁膜１０、及び銅拡散
防止のためのＳｉＮ膜１１をＣＶＤ法により順次成膜す
る。
深さ分のＳｉＯＣからなる層間絶縁膜１０、及び銅拡散
防止のためのＳｉＮ膜１１をＣＶＤ法により順次成膜す
る。
【００４９】次に、図１１に示すように、フォトリソグ
ラフィ及びそれに続くドライエッチングによりＳｉＮ膜
１１を加工して、下層配線２の直上であり且つヴィアホ
ールに相当する位置に開口部１２をパターン形成する。
ラフィ及びそれに続くドライエッチングによりＳｉＮ膜
１１を加工して、下層配線２の直上であり且つヴィアホ
ールに相当する位置に開口部１２をパターン形成する。
【００５０】次に、図１２に示すように、開口部１２を
含むＳｉＮ膜１１上にＳｉＯＣを上層配線の深さ分だけ
ＣＶＤ法により堆積させ、層間絶縁膜１３を成膜する。
含むＳｉＮ膜１１上にＳｉＯＣを上層配線の深さ分だけ
ＣＶＤ法により堆積させ、層間絶縁膜１３を成膜する。
【００５１】次に、層間絶縁膜１３上にレジスト塗布
し、フォトリソグラフィ技術によりレジストマスク（図
示は省略する。）を形成した後、このレジストマスクを
用いたエッチングにより層間絶縁膜１３を加工する。さ
らにエッチングを進め、図１３に示すように層間絶縁膜
１０を加工する。このエッチングは、キャップ膜６上で
停止される。
し、フォトリソグラフィ技術によりレジストマスク（図
示は省略する。）を形成した後、このレジストマスクを
用いたエッチングにより層間絶縁膜１３を加工する。さ
らにエッチングを進め、図１３に示すように層間絶縁膜
１０を加工する。このエッチングは、キャップ膜６上で
停止される。
【００５２】次に、またフォトリソグラフィ技術により
配線形状以外の部分をレジスト（図示は省略する。）で
パターニングする。そして、このレジストマスクを用い
てエッチングを行う。レジストを除去すると、図１４に
示すように層間絶縁膜１０内にＣｕ配線２上のキャップ
膜６に通じ層間絶縁膜１０を側壁とするヴィアホール１
５が、また、層間絶縁膜１３内に層間絶縁膜１３及びＳ
ｉＮ膜１１を側壁とする上層配線溝１４が形成される。
以下、配線溝１４とヴィアホール１５とをまとめて凹部
１６と称する。
配線形状以外の部分をレジスト（図示は省略する。）で
パターニングする。そして、このレジストマスクを用い
てエッチングを行う。レジストを除去すると、図１４に
示すように層間絶縁膜１０内にＣｕ配線２上のキャップ
膜６に通じ層間絶縁膜１０を側壁とするヴィアホール１
５が、また、層間絶縁膜１３内に層間絶縁膜１３及びＳ
ｉＮ膜１１を側壁とする上層配線溝１４が形成される。
以下、配線溝１４とヴィアホール１５とをまとめて凹部
１６と称する。
【００５３】次に、図１５に示すように、層間絶縁膜１
０及び層間絶縁膜１３への銅の拡散を防止するための例
えばＴａＮからなるバリア膜１７をＰＶＤ法により成膜
し、続けてＰＶＤ法によりＣｕシード層（図示は省略す
る）を成膜する。バリア膜１７としては、ＴａＮの他、
Ｔａ、ＴｉＮ、ＷＮ等のＣｕに対するバリア性に優れた
材料を使用できる。Ｃｕシード層は、次のＣｕ埋め込み
工程で電解めっきによりＣｕを成膜する際の導電層とな
るものである。バリア膜１７及びＣｕシード層の成膜は
ＰＶＤ法に限られることはなく、ＣＶＤ法により成膜し
ても良い。それぞれの膜厚に関しては、デザインルール
にもよるが、バリア膜１７に関しては５０ｎｍ以下、Ｃ
ｕシード層に関しては２００ｎｍ以下が好ましい。
０及び層間絶縁膜１３への銅の拡散を防止するための例
えばＴａＮからなるバリア膜１７をＰＶＤ法により成膜
し、続けてＰＶＤ法によりＣｕシード層（図示は省略す
る）を成膜する。バリア膜１７としては、ＴａＮの他、
Ｔａ、ＴｉＮ、ＷＮ等のＣｕに対するバリア性に優れた
材料を使用できる。Ｃｕシード層は、次のＣｕ埋め込み
工程で電解めっきによりＣｕを成膜する際の導電層とな
るものである。バリア膜１７及びＣｕシード層の成膜は
ＰＶＤ法に限られることはなく、ＣＶＤ法により成膜し
ても良い。それぞれの膜厚に関しては、デザインルール
にもよるが、バリア膜１７に関しては５０ｎｍ以下、Ｃ
ｕシード層に関しては２００ｎｍ以下が好ましい。
【００５４】次に、図１６に示すように、電解めっきに
より凹部１６にＣｕ１８を埋め込む。このＣｕ埋め込み
工程では、電解めっきが広く採用されているが、これに
限らず例えばＣＶＤ法でも問題はない。その膜厚は、凹
部１６の深さにより異なるが、目安として２μｍ以下で
あることが好ましい。
より凹部１６にＣｕ１８を埋め込む。このＣｕ埋め込み
工程では、電解めっきが広く採用されているが、これに
限らず例えばＣＶＤ法でも問題はない。その膜厚は、凹
部１６の深さにより異なるが、目安として２μｍ以下で
あることが好ましい。
【００５５】次に、図１７に示すように、余分なＣｕ１
８を除去して凹部１６のみにＣｕ１８を残して上層配線
であるＣｕ配線１９を形成する。余分なＣｕ１８の除去
には一般的に適用されている技術であるＣＭＰを用いる
ことができる。この工程では、凹部１６にのみ配線材料
であるＣｕ１８を残すように層間絶縁膜１３の表面で研
磨を終了する必要があり、さらには層間絶縁膜１３上に
はこれら配線材料が残らないように研磨を制御すること
が好ましい。ＣＭＰによる研磨工程では、Ｃｕ１８及び
バリア膜１７の２種類以上の材料を研磨除去しなければ
ならないので、研磨する材料により研磨液（スラリ
ー）、研磨条件等をコントロールする必要がある。この
ため、複数ステップの研磨が必要な場合もある。
８を除去して凹部１６のみにＣｕ１８を残して上層配線
であるＣｕ配線１９を形成する。余分なＣｕ１８の除去
には一般的に適用されている技術であるＣＭＰを用いる
ことができる。この工程では、凹部１６にのみ配線材料
であるＣｕ１８を残すように層間絶縁膜１３の表面で研
磨を終了する必要があり、さらには層間絶縁膜１３上に
はこれら配線材料が残らないように研磨を制御すること
が好ましい。ＣＭＰによる研磨工程では、Ｃｕ１８及び
バリア膜１７の２種類以上の材料を研磨除去しなければ
ならないので、研磨する材料により研磨液（スラリ
ー）、研磨条件等をコントロールする必要がある。この
ため、複数ステップの研磨が必要な場合もある。
【００５６】次に、ＣＭＰによる研磨工程後のＣｕ配線
１９上に形成される自然酸化膜を除去するため、例えば
１％フッ化水素（ＨＦ）溶液等の弱酸性水溶液で前洗浄
処理を施す。なお、前洗浄処理の前に必要に応じてアル
カリ脱脂による脱脂処理を施して表面のぬれ性を向上さ
せてもよい。また、前洗浄処理は、フッ化水素（ＨＦ）
溶液に限らず、例えばスルファミン酸などを用いても良
い。
１９上に形成される自然酸化膜を除去するため、例えば
１％フッ化水素（ＨＦ）溶液等の弱酸性水溶液で前洗浄
処理を施す。なお、前洗浄処理の前に必要に応じてアル
カリ脱脂による脱脂処理を施して表面のぬれ性を向上さ
せてもよい。また、前洗浄処理は、フッ化水素（ＨＦ）
溶液に限らず、例えばスルファミン酸などを用いても良
い。
【００５７】次いで、前洗浄処理に続いてＰｄＣｌ２水
溶液とＨＣｌ溶液とを処理溶液（めっき液）として用い
てＰｄ置換めっきを行い、図１８に示すようにＣｕ配線
１９上にキャップ膜２０を形成する。Ｐｄ置換めっき
は、異種金属のイオン化傾向の相違を利用するものであ
り、金属配線の最表面をＰｄで置換する。Ｐｄ置換めっ
きを用いることにより、Ｃｕ配線１９の上面のみに選択
的にキャップ膜２０を形成することができる。これによ
り、不要な部位にまでキャップ膜２０が形成されること
が無く、不要部分をエッチング等により除去する工程を
省略することができる。Ｐｄ置換めっきの処理溶液（め
っき液）は、ＰｄＣｌ２水溶液とＨＣｌ溶液とに限定さ
れるものではなく、例えばＰｄＳＯ４水溶液とＨ２Ｏ４
溶液とを用いても良い。
溶液とＨＣｌ溶液とを処理溶液（めっき液）として用い
てＰｄ置換めっきを行い、図１８に示すようにＣｕ配線
１９上にキャップ膜２０を形成する。Ｐｄ置換めっき
は、異種金属のイオン化傾向の相違を利用するものであ
り、金属配線の最表面をＰｄで置換する。Ｐｄ置換めっ
きを用いることにより、Ｃｕ配線１９の上面のみに選択
的にキャップ膜２０を形成することができる。これによ
り、不要な部位にまでキャップ膜２０が形成されること
が無く、不要部分をエッチング等により除去する工程を
省略することができる。Ｐｄ置換めっきの処理溶液（め
っき液）は、ＰｄＣｌ２水溶液とＨＣｌ溶液とに限定さ
れるものではなく、例えばＰｄＳＯ４水溶液とＨ２Ｏ４
溶液とを用いても良い。
【００５８】なお、脱脂処理、前洗浄処理、及びＰｄ置
換めっきにおける処理方法としては、スピンコータを用
いてのスピン処理、又はパドル処理、さらにはディッピ
ング処理等を用いることができる。
換めっきにおける処理方法としては、スピンコータを用
いてのスピン処理、又はパドル処理、さらにはディッピ
ング処理等を用いることができる。
【００５９】また、Ｐｄ置換めっきの処理溶液（めっき
液）のｐＨは、キャップ膜６の形成の際と同様に０．５
以上２以下とする。Ｃｕ配線１９の上面のみに選択的に
めっきするためには、処理溶液（めっき液）のｐＨを
０．５以上にする必要がある。そして、Ｐｄの成膜レー
トは、処理溶液（めっき液）のｐＨの増加とともに小さ
くなるため、処理溶液（めっき液）のｐＨは２以下にす
る必要がある。したがって、Ｐｄ置換めっきの処理溶液
（めっき液）のｐＨを０．５以上２以下とすることによ
り、良好な成膜レートでＣｕ配線１９の上面のみに選択
的にキャップ膜２０を形成することができる。
液）のｐＨは、キャップ膜６の形成の際と同様に０．５
以上２以下とする。Ｃｕ配線１９の上面のみに選択的に
めっきするためには、処理溶液（めっき液）のｐＨを
０．５以上にする必要がある。そして、Ｐｄの成膜レー
トは、処理溶液（めっき液）のｐＨの増加とともに小さ
くなるため、処理溶液（めっき液）のｐＨは２以下にす
る必要がある。したがって、Ｐｄ置換めっきの処理溶液
（めっき液）のｐＨを０．５以上２以下とすることによ
り、良好な成膜レートでＣｕ配線１９の上面のみに選択
的にキャップ膜２０を形成することができる。
【００６０】また、Ｐｄ置換めっきの成膜温度、すなわ
ち、処理溶液（めっき液）の温度は、３０℃以上５０℃
以下とする。ＰｄをＣｕ配線上に析出させるためには、
処理溶液の温度を３０℃以上にする必要がある。また、
Ｐｄの成膜レートは、処理溶液（めっき液）の温度の上
昇とともに小さくなるため、処理溶液（めっき液）の温
度は５０℃以下にする必要がある。したがって、Ｐｄ置
換めっきの処理溶液（めっき液）の温度を３０℃以上５
０℃以下とすることにより、良好な成膜レートでＣｕ配
線１９の上面のみに選択的にキャップ膜２０を形成する
ことができる。
ち、処理溶液（めっき液）の温度は、３０℃以上５０℃
以下とする。ＰｄをＣｕ配線上に析出させるためには、
処理溶液の温度を３０℃以上にする必要がある。また、
Ｐｄの成膜レートは、処理溶液（めっき液）の温度の上
昇とともに小さくなるため、処理溶液（めっき液）の温
度は５０℃以下にする必要がある。したがって、Ｐｄ置
換めっきの処理溶液（めっき液）の温度を３０℃以上５
０℃以下とすることにより、良好な成膜レートでＣｕ配
線１９の上面のみに選択的にキャップ膜２０を形成する
ことができる。
【００６１】以下、同様のプロセスを繰り返すことによ
り、Ｃｕ多層配線を効率よく且つ安価に作製することが
できる。
り、Ｃｕ多層配線を効率よく且つ安価に作製することが
できる。
【００６２】以上、本発明を単層配線及び多層配線に適
用した場合の一例について説明したが、本発明は、上記
の記述に限定されるものではなく、本発明の要旨を逸脱
しない範囲で適宜変更可能である。
用した場合の一例について説明したが、本発明は、上記
の記述に限定されるものではなく、本発明の要旨を逸脱
しない範囲で適宜変更可能である。
【００６３】また、配線の多層化にあたっては、上述し
たデュアルダマシンによる配線形成に限定されずいかな
る方法を採用してもかまわない。
たデュアルダマシンによる配線形成に限定されずいかな
る方法を採用してもかまわない。
【００６４】
【発明の効果】本発明に係る半導体装置は、銅を含む金
属配線上に、当該金属配線表面をパラジウムで置換して
形成された銅拡散防止機能を有するキャップ膜が形成さ
れてなるものである。
属配線上に、当該金属配線表面をパラジウムで置換して
形成された銅拡散防止機能を有するキャップ膜が形成さ
れてなるものである。
【００６５】また、本発明に係る半導体装置の製造方法
は、銅を含む金属配線上に銅拡散防止機能を有するキャ
ップ膜を形成する半導体装置の製造方法であって、上記
銅を含む金属配線表面をパラジウムで置換して上記金属
配線上に銅拡散防止機能を有するキャップ膜を形成する
ものである。
は、銅を含む金属配線上に銅拡散防止機能を有するキャ
ップ膜を形成する半導体装置の製造方法であって、上記
銅を含む金属配線表面をパラジウムで置換して上記金属
配線上に銅拡散防止機能を有するキャップ膜を形成する
ものである。
【００６６】したがって、本発明によれば、金属配線表
面をパラジウムで置換して形成された銅拡散防止機能を
有するキャップ膜より確実に銅の拡散を防止することが
可能とされるため、銅の拡散が確実に防止された信頼性
の高い半導体装置を提供することが可能である。
面をパラジウムで置換して形成された銅拡散防止機能を
有するキャップ膜より確実に銅の拡散を防止することが
可能とされるため、銅の拡散が確実に防止された信頼性
の高い半導体装置を提供することが可能である。
【図１】本発明を適用した半導体装置の一構成例を示す
縦断面図である。
縦断面図である。
【図２】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。
する縦断面図である。
【図３】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。
する縦断面図である。
【図４】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。
する縦断面図である。
【図５】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。
する縦断面図である。
【図６】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。
する縦断面図である。
【図７】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。
する縦断面図である。
【図８】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。
する縦断面図である。
【図９】本発明を適用した半導体装置の他の製造工程を
説明する縦断面図である。
説明する縦断面図である。
【図１０】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。
を説明する縦断面図である。
【図１１】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。
を説明する縦断面図である。
【図１２】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。
を説明する縦断面図である。
【図１３】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。
を説明する縦断面図である。
【図１４】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。
を説明する縦断面図である。
【図１５】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。
を説明する縦断面図である。
【図１６】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。
を説明する縦断面図である。
【図１７】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。
を説明する縦断面図である。
【図１８】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。
を説明する縦断面図である。
【図１９】従来の半導体装置の一構成例を示す縦断面図
である。
である。
１ 基板、２ Ｃｕ配線、３ 層間絶縁膜、４ バリア
膜、５ エッチストッパ層、６ キャップ膜
膜、５ エッチストッパ層、６ キャップ膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 堀越 浩
東京都品川区北品川６丁目７番35号 ソニ
ー株式会社内
Ｆターム(参考） 4M104 BB04 BB14 BB17 BB18 BB30
BB32 BB33 CC01 DD07 DD15
DD16 DD17 DD20 DD22 DD23
DD33 DD43 DD52 DD53 DD75
EE08 EE12 EE14 EE17 FF17
FF18 FF22 HH05 HH12 HH14
HH15 HH20
5F033 HH07 HH11 HH18 HH19 HH21
HH32 HH33 HH34 JJ01 JJ11
JJ21 JJ32 JJ33 JJ34 KK07
KK11 KK18 KK19 KK21 KK32
KK33 KK34 MM01 MM02 MM05
MM12 MM13 NN06 NN07 PP06
PP14 PP27 PP28 PP33 QQ00
QQ09 QQ10 QQ11 QQ19 QQ25
QQ37 QQ48 QQ91 QQ94 QQ98
RR01 RR04 RR06 RR21 SS11
TT02 TT04 WW02 XX01 XX03
XX07 XX18 XX28
Claims (10)
- 【請求項１】 銅を含む金属配線上に、当該金属配線表
面をパラジウムで置換して形成された銅拡散防止機能を
有するキャップ膜が形成されていることを特徴とする半
導体装置。 - 【請求項２】 上記キャップ膜の膜厚は、５ｎｍ以上３
０ｎｍ以下であることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 銅を含む金属配線上に銅拡散防止機能を
有するキャップ膜を形成する半導体装置の製造方法であ
って、 上記銅を含む金属配線表面をパラジウムで置換して上記
金属配線上に銅拡散防止機能を有するキャップ膜を形成
することを特徴とする半導体装置の製造方法。 - 【請求項４】 上記キャップ膜は、異種金属のイオン化
傾向の相違を利用して上記金属配線上に選択的に形成す
ることを特徴とする請求項３記載の半導体装置の製造方
法。 - 【請求項５】 上記キャップ膜は、金属配線表面にパラ
ジウムを置換めっきすることにより形成することを特徴
とする請求項４記載の半導体装置の製造方法。 - 【請求項６】 上記置換めっきの処理溶液として、Ｐｄ
ＳＯ４水溶液とＨ２Ｏ ４溶液とを用いることを特徴とす
る請求項５記載の半導体装置の製造方法。 - 【請求項７】 上記置換めっきの処理溶液として、Ｐｄ
Ｃｌ２溶液とＨＣｌ溶液とを用いることを特徴とする請
求項５記載の半導体装置の製造方法。 - 【請求項８】 上記置換めっきを行う際の処理溶液の水
素イオン濃度を０．５以上２．０未満とすることを特徴
とする請求項５記載の半導体装置の製造方法。 - 【請求項９】 上記置換めっきを行う際の処理溶液の温
度を３０℃以上５０℃以下とすることを特徴とする請求
項５記載の半導体装置の製造方法。 - 【請求項１０】 上記キャップ膜の膜厚を５ｎｍ以上３
０ｎｍ以下とすることを特徴とする請求項３記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002040554A JP2003243393A (ja) | 2002-02-18 | 2002-02-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002040554A JP2003243393A (ja) | 2002-02-18 | 2002-02-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003243393A true JP2003243393A (ja) | 2003-08-29 |
Family
ID=27781267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002040554A Pending JP2003243393A (ja) | 2002-02-18 | 2002-02-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003243393A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128680A (ja) * | 2004-10-26 | 2006-05-18 | Asm Japan Kk | 集積回路内での金属層の選択的形成 |
| WO2006126536A1 (ja) * | 2005-05-25 | 2006-11-30 | Nec Corporation | 半導体装置及びその製造方法 |
| US10032712B2 (en) | 2013-03-15 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structure |
| WO2021220883A1 (ja) * | 2020-04-28 | 2021-11-04 | 東京エレクトロン株式会社 | 半導体装置の製造方法、半導体製造装置及びシステム |
-
2002
- 2002-02-18 JP JP2002040554A patent/JP2003243393A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128680A (ja) * | 2004-10-26 | 2006-05-18 | Asm Japan Kk | 集積回路内での金属層の選択的形成 |
| WO2006126536A1 (ja) * | 2005-05-25 | 2006-11-30 | Nec Corporation | 半導体装置及びその製造方法 |
| JPWO2006126536A1 (ja) * | 2005-05-25 | 2008-12-25 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US10032712B2 (en) | 2013-03-15 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structure |
| US10720385B2 (en) | 2013-03-15 | 2020-07-21 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structure |
| WO2021220883A1 (ja) * | 2020-04-28 | 2021-11-04 | 東京エレクトロン株式会社 | 半導体装置の製造方法、半導体製造装置及びシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509267B1 (en) | Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer | |
| CN100442474C (zh) | 制造半导体器件的方法 | |
| US7008872B2 (en) | Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures | |
| US6150269A (en) | Copper interconnect patterning | |
| US6261950B1 (en) | Self-aligned metal caps for interlevel metal connections | |
| JP2004200684A (ja) | 選択的キャッピングおよび無電解めっきに利用可能な銅リセス・プロセス | |
| US7199045B2 (en) | Metal-filled openings for submicron devices and methods of manufacture thereof | |
| US7799681B2 (en) | Method for forming a ruthenium metal cap layer | |
| JP2003017496A (ja) | 半導体装置及びその製造方法 | |
| JP5255198B2 (ja) | 導体−誘電体相互接続構造を製造するための方法 | |
| JP2001176879A (ja) | 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法 | |
| JP2004031586A (ja) | 半導体装置の製造方法 | |
| US10497614B2 (en) | Semiconductor structure and fabrication method thereof | |
| US7109557B2 (en) | Sacrificial dielectric planarization layer | |
| JP2008300652A (ja) | 半導体装置の製造方法 | |
| US6225210B1 (en) | High density capping layers with improved adhesion to copper interconnects | |
| US20070173061A1 (en) | Copper metal interconnection with a local barrier metal layer | |
| JP2004335998A (ja) | 半導体素子の金属配線形成方法 | |
| US7666782B2 (en) | Wire structure and forming method of the same | |
| US6383925B1 (en) | Method of improving adhesion of capping layers to cooper interconnects | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| JP2008060431A (ja) | 半導体装置の製造方法 | |
| JP2003243393A (ja) | 半導体装置及びその製造方法 | |
| US6867142B2 (en) | Method to prevent electrical shorts between tungsten interconnects | |
| JP2003243499A (ja) | 半導体装置及びその製造方法 |