JP2006140240A - 研磨パッド、研磨装置及び半導体装置の製造方法 - Google Patents

Abstract

【目的】 ｌｏｗ−ｋ膜の剥離、ディシングおよびエロージョンを抑制することを目的とし、さらには、研磨速度の安定性を目的とする。
【構成】 本発明の研磨パッド１００は、化学機械研磨（ＣＭＰ）装置に用いる研磨パッドにおいて、硬度の異なる複数の材料である低硬度樹脂１０２と高硬度樹脂１０４とが、研磨面となる表面に形成されることを特徴とする。さらに、前記研磨パッド１００の表面に、前記複数の材料である低硬度樹脂１０２と高硬度樹脂１０４とが、交互に複数回、配列されることを特徴とする。
【選択図】 図１

Description

本発明は、研磨パッド、研磨装置及び半導体装置の製造方法に係り、特に、Ｃｕ（銅）配線を用いた半導体装置の製造方法及びかかる半導体装置の製造に用いる化学機械研磨装置及びかかる化学機械研磨装置に用いる研磨パッドに関するものである。

近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。化学機械研磨（ケミカル・メカニカル・ポリッシング：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法もその一つであり、ＬＳＩ製造工程、特に多層配線形成工程における層間絶縁膜の平坦化、金属プラグ形成、或いは埋め込み工程において頻繁に利用されている技術である（例えば、特許文献１参照）。

特に、最近はＬＳＩの高速性能化を達成するために、配線技術を従来のアルミ（Ａｌ）合金から低抵抗のＣｕ或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜をＣＭＰにより除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている（例えば、特許文献２参照）。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。

さらに、最近は層間絶縁膜として比誘電率の低いｌｏｗ−ｋ膜を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ_２膜）から比誘電率ｋが例えば３．５以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。また、比誘電率ｋが２．５以下のｌｏｗ−ｋ膜材料の開発も進められており、これらは材料中に空孔が入ったポーラス材料となっているものが多い。このようなｌｏｗ−ｋ膜（若しくはポーラスｌｏｗ−ｋ膜）とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法は次のようなものである。

図１５は、従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。
図１５では、デバイス部分等の形成方法は省略している。
図１５（ａ）において、シリコン基板による基体２００上に化学気相成長（ＣＶＤ）等の方法により第１の絶縁膜２２１を成膜する。
図１５（ｂ）において、フォトリソグラフィ工程及びエッチング工程により、Ｃｕ金属配線或いはＣｕコンタクトプラグを形成するための溝構造（開口部Ｈ）を第１の絶縁膜２２１に形成する。
図１５（ｃ）において、第１の絶縁膜２２１上にバリアメタル膜２４０、Ｃｕシード膜及びＣｕ膜２６０をかかる順序で形成して、１５０℃から４００℃の温度で約３０分間アニール処理する。
図１５（ｄ）において、Ｃｕ膜２６０とバリアメタル膜２４０をＣＭＰにより除去することにより、溝である開口部ＨにＣｕ配線を形成する。
図１５（ｅ）において、前記Ｃｕ膜２６０表面に還元性プラズマ処理を施した後に第２の絶縁膜２８１を成膜する。
さらに、多層Ｃｕ配線を形成する場合は、これらの工程を繰り返して積層していくのが一般的である。ここで、第１の絶縁膜２２１と第２の絶縁膜２８１の大半がｌｏｗ−ｋ膜となる。

前記ＣＭＰに関し、テーブル（ＣＭＰプラテン）の中心を軸に回転するロータリ方式のＣＭＰ装置に関する技術が開示されている（例えば、特許文献３参照）。

また、ＣＭＰプラテンがプラテンの中心から偏芯した位置を軸に回転する、いわゆる回転及びオービタル運動するオービタル方式のＣＭＰ装置に関する技術が特許文献４に開示されている。

ＣＭＰ用の研磨パッドとして、硬度の異なる部材を研磨パッドに積層した研磨体を用いる技術が開示されている（例えば、特許文献５参照）。
米国特許番号４９４４８３６ 特開平２−２７８８２２号公報 特開２００１−１８５５１５号公報 特開平１１−２３９９６１号公報 特開２００４−２３００９号公報

図１６は、ＣＭＰを用いた研磨工程時の半導体装置の断面例を示す図である。
図１６では、図１５における第１の絶縁膜は、下地ＣＶＤ膜となるＳｉＣ膜２１２とｌｏｗ−ｋ膜２２０とキャップＣＶＤ膜となるＳｉＯ_２膜２２２とにより構成される。
図１６において、図１５に示す前述の方法によってｌｏｗ−ｋ膜２２０を基体２００となるシリコンウエハ上に形成しても、ｌｏｗ−ｋ膜２２０はＳｉＯ_２膜２２２と比較して機械的強度が弱いため、ＣＭＰの研磨荷重Ｐによって構造的な破壊が起こったり、キャップＣＶＤ膜となるＳｉＯ_２膜２２２がｌｏｗ−ｋ膜２２０から剥離する問題があった。もしくはｌｏｗ−ｋ膜２２０と下地ＣＶＤ膜となるＳｉＣ膜２１２の界面で剥離する問題があった。特にヤング率や硬度が低いｌｏｗ−ｋ材料や、キャップＣＶＤ膜とｌｏｗ−ｋ膜の接着強度が低い材料でこの問題が頻発した。
従来はこのようなｌｏｗ−ｋ膜の剥離を抑制するために、ＣＭＰの研磨荷重を下げることで対処していた。しかし、研磨荷重を下げると研磨速度も低下するという問題があった。そのために、従来は安定した研磨速度とウエハ面内均一性を得るために硬質の研磨パッドを用いて６．９×１０^３Ｐａ（１ｐｓｉ）以上の研磨荷重でＣＭＰを行うことが一般的であった。この問題が、層間絶縁膜としてｌｏｗ−ｋ材を、配線としてＣｕを用いるｌｏｗ−ｋ／Ｃｕ配線開発の大きな問題となっていた。

この問題を解決するために軟質の研磨パッドを用いて研磨することもあった。
図１７は、軟質の研磨パッドを用いて研磨した場合の研磨状況を説明するための図である。
軟質の研磨パッドを用いて研磨する場合、図１７（ａ）に示すように、軟質の研磨パッドではディシングやエロージョンが発生するという問題があった。特に、バリアＣＭＰではなくＣｕ―ＣＭＰで軟質の研磨パッドを用いると、この問題が顕著になった。さらに、軟質の研磨パッドを用いると、図１７（ｂ）に示すように、Ｃｕの研磨残りが発生したり、研磨速度がウエハごとに安定しないという問題があった。

また、前記特許文献５に記載の技術のように、硬度の異なる部材を研磨パッドに積層した研磨体を用いる場合でも、前記問題点を克服するには不十分であった。

本発明は、上述した問題点を克服し、ｌｏｗ−ｋ膜の剥離、ディシングおよびエロージョンを抑制することを目的とし、さらには、研磨速度の安定性を目的とする。

本発明の研磨パッドは、
化学機械研磨（ＣＭＰ）装置に用いる研磨パッドにおいて、
硬度の異なる複数の材料が、研磨面となる表面に形成されることを特徴とする。

研磨面となる表面に硬度の異なる複数の材料が形成されることにより、高硬度部材の欠点である剥離を低硬度部材で補い、逆に、低硬度部材の欠点であるディシングおよびエロージョンを高硬度部材で補うことができる。

さらに、本発明における前記研磨パッドの表面に、前記複数の材料が、交互に複数回、配列されることを特徴とする。

前記複数の材料が、交互に複数回、配列されることにより、研磨される基板面のどの領域においてでも前記複数の材料で研磨されるようにすることができる。その結果、均一な研磨を行なうことができる。

或いは、前記研磨パッドの表面において、前記複数の材料のうち１つの材料で覆う面中に、他の材料が、円状に配列されるように構成しても有効である。

剥離しやすい絶縁膜の機械的強度に応じて、高硬度部材或いは低硬度部材をベースにして、他方の部材をかかるベースの一部に円状に配列することにより、同様に、硬度の異なる複数の材料同士が、相手の欠点を補うことができる。

さらに、本発明における前記研磨パッドにおいて、前記複数の材料のうち、硬度の小さい材料を下層に配置し、前記硬度の小さい材料の上に、前記硬度の小さい材料と他の材料とを配置することを特徴とする。

研磨パッドを多層化し、下層に硬度の小さい材料を配置することにより研磨面の面内均一性を向上させることができる。さらに、上層に、前記硬度の小さい材料と他の材料とを配置することにより、下層に硬度の小さい材料を配置することにより生じるディシングおよびエロージョンを抑制するとともに、上層に硬度の大きい材料を配置するだけの場合と比べ、硬度の大きい材料の欠点を補うことができる。

或いは、本発明における前記研磨パッドにおいて、前記複数の材料のうち、硬度の小さい材料には開口部が形成され、
前記開口部に他の材料を配置するように構成することも有効である。

前記開口部に他の材料を配置することにより、表面には硬度の異なる複数の材料が配置され、その下に硬度の小さい材料が配置されることになり上述した構成と結果的に同様の効果を得ることができる。

さらに、本発明における前記研磨パッドは、上面に溝が形成され、前記溝の底部に貫通孔が設けられていることを特徴とする。

上面に溝が形成され、前記溝の底部に貫通孔が設けられていることにより、化学機械研磨する場合に、前記溝の底部から研磨液を供給することができる。さらに、溝をつたって供給された研磨液を研磨対象となる半導体基板表面全体に供給することができる。

さらに、前記研磨パッドにおいて、前記溝が格子状に形成されていることを特徴とする。

前記溝が格子状に形成されることで、さらに、研磨液の広がりを促進することができる。

本発明の研磨装置は、
平面運動機構を有するテーブルと、
前記テーブル上に配置され、硬度の異なる複数の材料が、研磨面となる表面に形成された研磨パッドと、
前記研磨パッド上に配置され、半導体基板表面を前記研磨パッド側に向けて支持する支持部と、
を備え、
前記テーブルと共に前記研磨パッドを平面運動させながら、前記半導体基板表面と接触させることにより前記半導体基板表面を化学機械研磨することを特徴とする。

硬度の異なる複数の材料が、研磨面となる表面に形成された研磨パッドを平面運動させながら、前記半導体基板表面を化学機械研磨することにより、上述したように、硬度の異なる複数の材料同士が互いの欠点を補うように前記半導体基板表面を化学機械研磨することができる。よって、前記半導体基板表面の平坦性および均一性を向上させることができる。

さらに、本発明における前記研磨パッドは、研磨パッドと前記半導体基板表面と間に研磨液を供給する供給孔が設けられていることを特徴とする。

前記研磨パッドと前記半導体基板表面と間に研磨液を供給する供給孔が設けられていることにより、前記研磨パッドから研磨液が半導体基板表面に供給される。そして、前記研磨パッドを平面運動させることにより、供給された研磨液を研磨対象となる半導体基板表面全体に供給することができる。

本発明の半導体装置の製造方法は、
基体上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に開口部を形成する開口部形成工程と、
前記開口部に導電性材料を堆積させる堆積工程と、
前記基体表面と対向する位置に配置する、硬度の異なる複数の材料が、研磨面となる表面に形成された研磨パッドを用いて、前記研磨パッドを平面運動させながら前記導電性材料が堆積した基体表面を化学機械研磨する研磨工程と、
を備えたことを特徴とする。

上述したように、硬度の異なる複数の材料が、研磨面となる表面に形成された研磨パッドを用いて、前記研磨パッドを平面運動させながら前記導電性材料が堆積した基体表面を化学機械研磨することにより、研磨面となる表面に、高硬度部材或いは低硬度部材による１つの材料が形成された研磨パッドを用いる場合に比べ、互いの欠点を補う化学機械研磨を行なうことができる。

以上説明したように、本発明によれば、高硬度部材或いは低硬度部材による１つの材料が形成された研磨パッドを用いる場合に比べ、互いの欠点を補うことができるので、ｌｏｗ−ｋ膜の剥離、ディシングおよびエロージョンを抑制するとともに、さらには、研磨速度の安定性を向上させることができる。

実施の形態１．
実施の形態１では、Ｃｕ―ＣＭＰの剥離の問題、不安定性の問題、及びディシング・エロージョンの問題を、硬度の異なる２種類以上の樹脂が表面にある複合ＣＭＰパッドでＣＭＰを行うことにより解決する手法を説明する。特に、前記複合ＣＭＰパッドでＣｕのＣＭＰを行うことによって、ダマシンＣｕ配線を搭載した半導体装置を形成することができる。
図１は、実施の形態１における研磨パッドの一部を示す図である。
図１（ｂ）に示すように、ＣＭＰ装置に用いる研磨パッド１００は、硬度の小さい材料の一例である低硬度樹脂１０２に形成された貫通していない開口部に、硬度の大きい材料の一例である高硬度樹脂１０４を配置するように構成する。樹脂は、ポリウレタン製のものが望ましい。ポリウレタン製にすることにより研磨する基板を傷つけないようにすることができる。配置の仕方は、図１（ａ）に示すように、低硬度樹脂１０２に設けられた四角状の開口部に、開口部のサイズより少し小さいサイズの四角状の高硬度樹脂１０４を配置し、研磨パッド表面において、低硬度樹脂１０２と高硬度樹脂１０４とが交互に複数配列されるように配置する。ここでは、市松模様を構成するように配置している。高硬度樹脂１０４のサイズを開口部のサイズより少し小さいサイズにすることにより、格子状の溝５６２を形成する。溝５６２を形成することにより、後述する研磨工程の際、研磨液を基板表面全面に送ることができる。図１では、後述する研磨液供給用の穴は省略している。

ここで、硬度の高い樹脂は、研磨速度の安定性とディシング・エロージョンを抑制することを担い、硬度の低い樹脂は、研磨のダメージを低減する効果を担っている。硬度の異なる複数の樹脂を研磨パッドの表面に配置することにより、低硬度樹脂１０２と高硬度樹脂１０４とが、互いの持つ効果を発揮し、逆に互いのもつ欠点を補うことができる。

図１では、一例として、高硬度樹脂１０４の面積が５０％、低硬度樹脂１０２の面積が５０％となるように配置した。かかる配置する面積割合は、後述するように、研磨するＣｕ膜の下層に形成される絶縁膜の強度に応じて適宜決定することが望ましい。高硬度の樹脂としては、そのＤ硬度（ｓｈｏｒｅ Ｄ）が４０から７０の範囲であることが望ましく、低硬度の樹脂としては、そのＤ硬度が１から５０の範囲であることが望ましい。

また、図１では、低硬度樹脂１０２に形成された貫通していない開口部に、硬度の大きい材料の一例である高硬度樹脂１０４を配置する。かかる構成のように、高硬度樹脂１０４の下に低硬度樹脂１０２が配置されるように構成することが望ましい。高硬度樹脂１０４の下に低硬度樹脂１０２が配置されるようにすることにより、ウエハ面内の均一性を改善することができる。

図２は、研磨装置の構成を説明するための概念図である。
図２において、研磨装置は、オービタル型のＣＭＰ装置である。ＣＭＰによる化学機械研磨の作用で研磨を行う。平面運動の一例であるオービタル運動機構を有するテーブルであるプラテン５２０上には、研磨パッド５３０が配置される。かかる研磨パッド５３０上に、研磨面を下に向け、すなわち前記研磨パッド５３０側に向けてウエハ３００を保持部の一例であるキャリア５１０が保持する。ウエハ３００表面には、後述するＣｕ膜が形成される。研磨液５６０は、プラテン５２０の下部より研磨パッド５３０を抜けてウエハ３００面内に供給される。
前記プラテン５２０と共に前記研磨パッド５３０をオービタル運動させながら、ウエハ３００表面と前記研磨パッド５３０を接触させることにより、前記ウエハ３００を化学機械研磨する。供給された研磨液５６０は、プラテン５２０のオービタル運動に伴い、外周部から排出される。ウエハ３００表面で、ウエハ３００面より大きく、ウエハ３００と平行な、硬度の異なる２種類の樹脂で表面が構成された研磨パッド５３０面で研磨することにより、均一な研磨を行なうことができる。

図３は、実施の形態１におけるオービタル運動の様子を説明するための図である。
図３において、Ｃ１は、研磨パッド５３０の中心位置、Ｃ２は、キャリア５１０に支持されたウエハ３００の中心位置、Ａは、研磨パッド５３０に配置された所定の１点の位置を示している。
図３に示すように、ウエハ３００の位置を固定して表わすと、研磨パッド５３０は、自転せずに所定の周回軌道を移動する。オービタル型の研磨装置では、研磨プラテン５２０がその中心を軸として回転するのではなく、研磨プラテン５２０上の全ての点が円を描くように回転するものである。その回転半径は１ｃｍから１０ｃｍの範囲であることが望ましい。

さらに、ここでは、キャリア５１０は、ウエハ３００を保持しながら回転させる。ウエハ３００を回転させることで、研磨液（スラリー）の排出を促進することができる。

以下、図２の研磨装置を使用した半導体装置の製造方法を説明する。
図４は、半導体装置の構成のうち、層間絶縁膜として、下層のＳｉＯ_２膜形成工程からｌｏｗ−ｋ膜上のＳｉＯ_２膜形成工程までを示す工程断面図である。それ以降の工程は後述する。

図４（ａ）において、ＳｉＯ_２膜形成工程として、基体２００上にＣＶＤ法によって、例えば、膜厚２００ｎｍの下地ＳｉＯ_２膜を堆積し、ＳｉＯ_２膜２１０を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。基体２００として、例えば、直径３００ミリのシリコンウエハ等の基板を用いる。ここでは、デバイス部分の形成を省略している。

図４（ｂ）において、ＳｉＣ膜形成工程として、ＳｉＯ_２膜２１０の上に、ＣＶＤ法によって、ＳｉＣを用いた膜厚５０ｎｍの下地ＳｉＣ膜を堆積し、ＳｉＣ膜２１２を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。ＳｉＣ膜２１２は、エッチングストッパとしての機能も有する。ＳｉＣ膜の代わりに比誘電率の低いＳｉＯＣ膜を用いても構わない。或いは、信頼性の高いＳｉＣＮ膜、ＳｉＮ膜を用いることができる。

図４（ｃ）において、ｌｏｗ−ｋ膜形成工程として、基体２００の上に形成された前記ＳｉＣ絶縁膜形成工程により形成されたＳｉＣ膜２１２の上に多孔質の絶縁性材料を用いたｌｏｗ−ｋ膜２２０を２００ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ｌｏｗ−ｋ膜２２０の材料としては、例えば、多孔質のメチルシルセスキオキサン（ｍｅｔｈｙｌ ｓｉｌｓｅｑｕｉｏｘａｎｅ：ＭＳＱ）を用いることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｉｃ ｃｏａｔｉｎｇ）法を用いることができる。ここでは、スピナーの回転数は９００ｍｉｎ^−１（９００ｒｐｍ）で成膜した。このウエハをホットプレート上で窒素雰囲気中１５０℃の温度で７５秒間の第１のベークを行い、さらに２５０℃の温度で７５秒間第２のベークを行った後、最終的にホットプレート上で窒素雰囲気中４５０℃の温度で１０分間のキュアを行った。ＭＳＱの材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。例えば、密度が０．６８ｇ／ｃｍ^３で比誘電率ｋが１．８、空孔率が５５％、ヤング率が１．６ＧＰａ、硬度が０．１８ＧＰａ物性値を有するｌｏｗ−ｋ膜２２０が得られる。ｌｏｗ−ｋ膜のＳｉとＯとＣの組成比は、Ｓｉが３０％、Ｏが５３％、Ｃが１７％とする。

そして、Ｈｅプラズマ処理工程として、このｌｏｗ−ｋ膜２２０表面をＣＶＤ装置内でヘリウム（Ｈｅ）プラズマ照射によって表面改質する。Ｈｅプラズマ照射によって表面が改質されることで、ｌｏｗ−ｋ膜２２０とｌｏｗ−ｋ膜２２０上に形成する後述するキャップ膜としてのＣＶＤ−ＳｉＯ_２膜２２２との接着性を改善することができる。ガス流量は１．７Ｐａ・ｍ^３／ｓ（１０００ｓｃｃｍ）、ガス圧力は１０００Ｐａ、高周波パワーは５００Ｗ、低周波パワーは４００Ｗ、温度は４００℃とした。キャップＣＶＤ膜をｌｏｗ−ｋ膜上に成膜する際は、ｌｏｗ−ｋ膜表面にプラズマ処理を施すことがキャップＣＶＤ膜との接着性を改善する上で有効である。プラズマガスの種類としてはアンモニア（ＮＨ_３）、亜酸化窒素（Ｎ_２Ｏ）、水素（Ｈ_２）、Ｈｅ、酸素（Ｏ_２）、シラン（ＳｉＨ_４）、アルゴン（Ａｒ）、窒素（Ｎ_２）などがあり、これらの中でもＨｅプラズマはｌｏｗ−ｋ膜へのダメージが少ないために特に有効である。また、プラズマガスはこれらのガスを混合したものでも良い。例えば、Ｈｅガスは他のガスと混合して用いると効果的である。

図４（ｄ）において、ＳｉＯ_２膜形成工程として、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｌｏｗ−ｋ膜２２０上にＳｉＯ_２を膜厚５０ｎｍ堆積することで、ＳｉＯ_２膜２２２を形成する。ＳｉＯ_２膜２２２を形成することで、直接リソグラフィを行うことができないｌｏｗ−ｋ膜２２０を保護し、ｌｏｗ−ｋ膜２２０にパターンを形成することができる。かかるキャップＣＶＤ膜は、ＳｉＯ_２膜、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜などがあるが、ダメージ低減の観点からはＳｉＯ_２膜が優れ、低誘電率化の観点からはＳｉＯＣ膜が、耐圧向上の観点からはＳｉＣ膜やＳｉＣＮ膜が優れている。さらに、ＳｉＯ_２膜とＳｉＣ膜の積層膜、もしくはＳｉＯ_２膜とＳｉＣＯ膜の積層膜、もしくはＳｉＯ_２膜とＳｉＣＮ膜の積層膜を用いることができる。さらにキャップＣＶＤ膜の一部、もしくは全てが後述する平坦化工程においてＣＭＰにより除去されても良い。キャップ膜を除去することで誘電率をさらに低減することができる。キャップ膜の厚さとしては１０ｎｍから１５０ｎｍが良く、１０ｎｍから５０ｎｍが実効的な比誘電率を低減する上で効果的である。

以上の説明において、下層配線における層間絶縁膜は、比誘電率が３．５以下のｌｏｗ−ｋ膜でなくても構わないが、ｌｏｗ−ｋ膜（特に、ポーラスｌｏｗ−ｋ膜）を含む場合に特に有効である。なぜならば、ｌｏｗ−ｋ膜は絶縁耐圧が低い材料が多いだけでなく、ＣＭＰプロセスによりダメージを受けやすいからである。言い換えれば、ｌｏｗ−ｋ膜は機械的強度が低く、硬質のパッドを用いたＣＭＰにより剥離ダメージを受けやすいからである。軟質パッドを複合したＣＭＰパッドを用いることによってｌｏｗ−ｋ膜の剥離は大幅に改善することが可能となる。比誘電率が３．５以下の低誘電率絶縁膜としてｌｏｗ−ｋ膜を一部に形成することで、半導体装置の微細化を図ることができる。ｌｏｗ−ｋ膜の種類としては、塗布されることにより形成されるＭＳＱやＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ポリマー、ＣＶＤにより形成されるＳｉＯＣ系やポリマーのいずれも用いることができる。また、ｌｏｗ−ｋ膜の比誘電率は３．０以下のもの、特に２．６以下のものに対して有効である。また、ＣＶＤ膜とスピン塗布膜を比較した場合、特にスピン塗布膜に対して有効である。前記ｌｏｗ−ｋ膜の膜厚としては、１００ｎｍから１０００ｎｍの範囲であることが望ましい。前述のＭＳＱ膜の組成としては、珪素の濃度は２０％から４０％、炭素の濃度は１０％から３０％、酸素の濃度は４０％から６０％が望ましい。

図５は、配線形成のための開口部形成工程からめっき工程までを示す工程断面図である。それ以降の工程は後述する。
図５（ａ）において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯ_２膜２２２とｌｏｗ−ｋ膜２２０と下地ＳｉＣ膜２１２内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てＳｉＯ_２膜２２２の上にレジスト膜が形成された基体２００に対し、露出したＳｉＯ_２膜２２２とその下層に位置するｌｏｗ−ｋ膜２２０を、下地ＳｉＣ膜２１２をエッチングストッパとして異方性エッチング法により除去し、その後、下地ＳｉＣ膜２１２をエッチングして開口部１５０を形成すればよい。異方性エッチング法を用いることで、基体２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。

図５（ｂ）において、バリアメタル膜形成工程として、前記開口部形成工程により形成された開口部１５０及びＳｉＯ_２膜２２２表面にバリアメタル材料を用いたバリアメタル膜２４０を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内で窒化タンタル（ＴａＮ）を膜厚５ｎｍ、タンタル（Ｔａ）膜を膜厚８ｎｍ堆積し、バリアメタル膜２４０を形成する。ＴａＮ膜とＴａ膜とを積層することで、ＴａＮ膜によりＣｕのｌｏｗ−ｋ膜２２０への拡散防止を図り、Ｔａ膜によりＣｕの密着性向上を図ることができる。バリアメタル材料の堆積方法としては、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ法、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ法）やＣＶＤ法などを用いることでＰＶＤ法を用いる場合より被覆率を良くすることができる。
前記バリアメタル膜は、Ｔａ膜、ＴａＮ膜、もしくはその積層膜であることが望ましい。前記バリアメタル膜の成膜方法は、ＣＶＤ法もしくはＡＬＤ法であることが被覆性の観点から望ましいが、上述したスパッタ法などのＰＶＤ法であっても有効である。

図５（ｃ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５０内壁及び基体２００表面に堆積（形成）させる。ここでは、シード膜２５０を膜厚５０ｎｍ堆積させた。

図５（ｄ）において、めっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０を開口部１５０及び基体２００表面に堆積させる。ここでは、膜厚５００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を２５０℃の温度で３０分間行った。

図６は、平坦化する研磨工程を示す工程断面図である。
図６において、研磨工程として、ＣＭＰ法によってＳｉＯ_２膜２２２の表面に堆積された導電部としての配線層となるＣｕ膜２６０、シード膜２５０、及びバリアメタル膜２４０をＣＭＰ研磨もしくは電解研磨により除去することにより、図６に表したような埋め込み構造を形成する。前記研磨工程において、表面の軟質の樹脂により、硬質の樹脂の強すぎる効果を抑制し、一部に形成された比誘電率が３．５以下の低誘電率絶縁膜と他の部分に形成された絶縁膜との剥離を抑制することができる。また、表面の硬質の樹脂により、軟質の樹脂の軟らかすぎる効果を抑制し、ディシングやエロージョンを抑制することができる。さらには、研磨速度の不安定性を解消することができる。

図７は、実施の形態１における研磨装置の概要構成断面図である。
研磨装置は、図示していないオービタル回転機構とヘッド回転機構とにより、プラテン５２０とキャリア５１０とを平面運動させる。プラテン５２０をオービタル回転機構によりオービタル回転させ、キャリア５１０をヘッド回転機構により自転させる。研磨荷重は１．０３×１０^４Ｐａ（１．５ｐｓｉ）に設定した。ここで、研磨パッドには、図１で示した複合研磨パッドを用いた。図１に示すように、研磨パッドは、格子状のＸＹ型の溝が形成されており、溝ごとに２種類の硬度の異なる樹脂が交互に配置されている。ここでは、高硬度樹脂１０４のＤ硬度は６０、低硬度樹脂１０２のＤ硬度は３０とした。また、図１では、面積割合が５０％ずつに記載されているが、ここでは、ｌｏｗ−ｋ膜２２０の強度の観点から高硬度樹脂１０４が占める面積が３０％、低硬度樹脂１０２が占める面積が７０％とした（溝の部分は省く）。樹脂はポリウレタン製のものである。
研磨液となるＣｕ用スラリーはコロイダルシリカ砥粒を含むスラリー、もしくは砥粒フリースラリーを用いた。いずれも１００以上の高い選択比（Ｃｕ対バリアメタル）を有するものを用いた。バリアメタル用スラリーはコロイダルシリカ砥粒を含むスラリーを用い、ＣｕとバリアメタルとＳｉＯ_２の選択比が１：４：２のものを用いた。

図８は、高硬度樹脂が占める面積と低硬度樹脂が占める面積とを変更した研磨パッドの一部を示す図である。
図８では、低硬度樹脂１０２が占める面積に対して、高硬度樹脂１０４が占める面積を小さくした場合を示している。それぞれの硬度の樹脂が研磨パッドの面積のどの程度の割合を占めるかは、ｌｏｗ−ｋ膜の機械的強度を考慮して決めることができる。例えば、比誘電率ｋが２．７以上の場合、高硬度の樹脂の面積が８０％、低硬度の樹脂の面積が２０％が望ましい。比誘電率ｋが２．０より大きく２．７より小さい場合、高硬度の樹脂の面積が５０％、低硬度の樹脂の面積が５０％が望ましい。また、比誘電率ｋが２．０以下の場合、高硬度の樹脂の面積が３０％、低硬度の樹脂の面積が７０％が望ましい。

図９は、多層化された研磨パッドの一部を示す図である。
図１では、低硬度樹脂１０２に貫通しない開口部を形成し、かかる開口部に高硬度樹脂１０４を埋め込んでいたが、図９に示すように、低硬度樹脂１０２の上に、低硬度樹脂１０２と高硬度樹脂１０４とを交互に複数配列するように構成しても構わない。研磨パッドは単層パッドでも２層パッドでも良いが、２層の場合は下層が上層よりも軟質の樹脂であることがウエハ面内の均一性を改善する観点から望ましい。

図１０は、研磨パッド表面での硬度の異なる材料の配置の仕方の一例を示す図である。
硬度の異なる２種類以上の樹脂は、パッド上に形成された溝ごとに区切られていることが望ましい。図１０（ａ）に示すように、溝５６２を空けて直線状に形成された低硬度樹脂１０２と高硬度樹脂１０４とが、交互に複数配列されるようにしてもよい。溝５６２の形状は、図１に示すような格子状のＸＹ型が望ましいが、溝５６２の形状が一方向に交互に繰り返されたもの（一方向の直線状のＸ型）もパッド作製が容易であるという観点から良い。或いは、図１０（ｂ）に示すように、軟質パッドとなる低硬度樹脂１０２内に多数の丸状の穴を形成して、その中に硬質パッドとなる高硬度樹脂１０４が入っているものでも良い。或いは、その逆の構造である硬質パッド内に多数の丸状の穴を形成して、その中に軟質パッドがあっても良い。ここでは、溝５６２も円形をしているが、ＸＹ型或いはＸ型であってもよい。或いは、図１０（ｃ）に示すように、円形で内側の円を除いた、いわゆるドーナツ状に低硬度樹脂１０２と高硬度樹脂１０４とが、交互に複数配列されるようにしてもよい。ここでも、溝５６２は、円形をしているが、ＸＹ型或いはＸ型であってもよい。或いは、図１０（ｄ）に示すように、低硬度樹脂１０２と高硬度樹脂１０４とが、溝５６２を空けて隣り合うようにしながら螺旋を描くように配列されるようにしてもよい。ここでも、溝５６２は、円形をしているが、ＸＹ型或いはＸ型であってもよい。ここでも図１同様、研磨液供給用の穴は省略している。

図１１は、研磨パッドの表面形状を示す図である。
図１１（ａ）に示すように、研磨パッド５３０の表面には、格子状の溝５６２が形成されている。ここでは、例えば、図１の研磨パッドで説明する。溝の交差する位置の底部に前記供給孔５５０が設けられている。研磨パッド５３０の上面に溝が形成され、前記溝の底部から研磨液５６０が供給されることにより、溝をつたって研磨液５６０をウエハ３００表面全体に供給することができる。また、前記研磨パッド５３０とウエハ３００表面との間に残った研磨液５６０を排出し、新しい研磨液５６０と置換することができる。そして、前記溝が格子状に形成されることで、さらに、研磨液の広がりを促進することができる。図１１（ｂ）に示すように、溝は、例えば、幅２ｍｍ、深さ１ｍｍに形成する。図１１では、格子状の溝が形成されているが、これに限るものではなく、上述したように、例えば、同心円状の溝が形成されてもよい。図１１では、低硬度樹脂１０２と高硬度樹脂１０４との区別を省略している。

研磨パッド５３０には、例えば、１４０個のスラリー供給用の穴（供給孔５５０）が施され、研磨液５６０はこの供給孔５５０を通して研磨プラテン５２０の下から図７の矢印のように供給される。設定された研磨荷重によって研磨パッド５３０とウエハ３００表面は接触しており、研磨液５６０は研磨パッドに施された溝の中を通過して研磨プラテン５２０の外部に流されるものである。前記研磨パッド５３０と前記ウエハ３００表面と間に研磨液５６０を供給する供給孔５５０が設けられていることにより、従来のような前記研磨パッドの上方から滴下される場合より確実に研磨液をウエハ３００表面に供給することができる。

以上のように、研磨液は、研磨布となる研磨パッド５３０に形成された穴を通して研磨プラテン５２０の裏側からウエハ３００表面に供給されることが望ましい。特に、研磨パッド５３０の表面に格子状の溝や同心円状の溝が施されていることが研磨液を高速に流動させる観点から望ましい。研磨布中の溝が施されている面積は１０％から４０％であることが高研磨速度を維持する上で望ましい。

図１２は、ロータリ型のＣＭＰ装置の構成を示す概念図である。
ＣＭＰ装置は図２に示すようなオービタル型のものでも図１２に示すようなロータリ型のものでもどちらでも適用することができる。図１２に示すように、ロータリ型のＣＭＰ装置において、プラテン６２０上に配置された、硬度の異なる複数の樹脂が研磨表面に形成された研磨パッド６３０上に、研磨面を下に向けて基板３００をキャリア６１０が保持する。そして、スラリーを研磨液６６０として、供給ノズル６５０から供給する。キャリア６１０を図１２に示すように回転することで基板３００を回転させ、プラテン６２０も回転させる。プラテン６２０の回転方向先に位置する基板３００の手前に研磨液６６０を供給することで、研磨液６６０が基板３００面内に供給される。

上述した条件でＣｕのＣＭＰを行った結果、４００ｎｍ／分の速度でＣｕが研磨され、研磨を始めてから約７０秒で光学式終点信号が検知されてＣＭＰが終了した。その後、ＴａＮのＣＭＰをＣＭＰスラリーに切り替えて１分間研磨を行い、キャップＳｉＯ_２膜２２２が露出するまで研磨した。
図１３は、ＣＭＰ後の試料の状態を示す概念図である。
ＣＭＰ後のウエハを欠陥検査装置で検査したところ、図１３（ｂ）に示すようにディシングとエロージョンは、許容できる範囲である３０ｎｍ以下に抑制することができた。さらに、ｌｏｗ−ｋ膜の剥離は全く見られなかった。研磨残りも無かった。また、ウエハごとに研磨速度は安定しており（ＷＴＷＮＵ； ｗａｆｅｒ−ｔｏ−ｗａｆｅｒ ｎｏｎ−ｕｎｉｆｏｒｍｉｔｙ＜３％）、ウエハ面内の均一性も良かった（ＷＩＷＮＵ；ｗｉｔｈｉｎ−ｗａｆｅｒ ｎｏｎ−ｕｎｉｆｏｒｍｉｔｙ＜４％）。
これに対して、従来の硬質パッド（Ｄ硬度が６０のポリウレタン製のもの）でＣＭＰを行った場合、ポーラスｌｏｗ−ｋ膜に剥離が発生した。一方、従来の軟質パッド（Ｄ硬度が４０以下のポリウレタン製のもの）でＣＭＰを行った場合、ポーラスｌｏｗ−ｋ膜に剥離は発生しなかったが、図１３（ａ）に示すような大きなエロージョンとディッシングが発生した。１００ミクロンパッドで１００ｎｍ以上のディシングが発生し、５０％以上の密度でＣｕ配線がある場所では５０ｎｍ以上のエロージョンが発生した。また、ウエハ内の一部で研磨残りが発生することが頻発した。さらにウエハごとに研磨速度が安定せず、ウエハ面内の均一性も劣化した（１０％以上）。

本実験をデバイスが搭載されたウエハで実施しても同様の効果を確認することができた。１層目のＣｕ配線層だけでなく、２層目のＣｕ配線層においてもｌｏｗ−ｋ膜が剥離なく研磨することができ、さらに３層目以上のＣｕ配線層でも剥離なく研磨することができた。ｌｏｗ−ｋ材料としては、ＭＳＱ以外にＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）やポリマー、ＣＶＤ法によるＳｉＯＣを用いても剥離なく研磨することができた。

以上のように、ＣＭＰパッドの表面が硬質パッドと軟質パッドを複合したものでＣＭＰを行うことにより、ポーラスｌｏｗ膜を含むダマシンＣｕ配線を作製する。複合型の研磨パッドを用いることにより、硬質パッドによるポーラスｌｏｗ−ｋ膜の剥離を抑制し、かつ軟質パッドによる研磨の不安定性を改善することが可能となる。

半導体装置の製造をさらに進めていくには、以下のようにしていけばよい。
図１４は、平坦化する研磨工程後、第２の絶縁膜としてのｌｏｗ−ｋ膜形成工程までを示す工程断面図である。
図１４において、研磨処理後、還元性プラズマ処理工程として、ＣＶＤ装置内でアンモニア（ＮＨ_３）プラズマ処理を行なう。この処理により図６における平坦化工程でのＣｕ−ＣＭＰの際にスラリーとの反応によって形成されたＣｕ表面の錯体を還元し、キャップＳｉＯ_２膜上に存在する残留有機物を除去することができる。この処理によりＣｕ−ＣＭＰの際にスラリーとの反応によって形成されたＣｕ表面の錯体が還元され、キャップＳｉＯ２膜上にある残留有機物も除去されることから絶縁耐圧は改善される。前記還元性のプラズマはアンモニアプラズマ、もしくは水素（Ｈ_２）プラズマが効果的であり、特にアンモニアプラズマが処理装置内におけるガスの扱い易さから好ましい。

還元性プラズマ処理工程では、図示していないＣＶＤ装置内におけるチャンバの内部にて、下部電極を兼ねた温度が４００℃に制御された基板ホルダの上に基体２００となる半導体基板を設置する。そして、チャンバの内部に上部電極内部からガスを供給する。供給するガス流量は１１．８Ｐａ・ｍ^３／ｓ（７０００ｓｃｃｍ）とした。真空ポンプにより２３３Ｐａのガス圧力になるように真空引きされたチャンバの内部の上記上部電極と下部電極との間に高周波電源を用いてプラズマを生成させる。高周波パワーは５６０Ｗ、低周波パワーは２５０Ｗ、処理時間は１０秒とした。

そして、次の層における第２の絶縁膜形成工程の一部であるＳｉＣ膜形成工程として、還元性プラズマ処理した同じＣＶＤ装置内で４００℃の温度で３０ｎｍの膜厚のＳｉＣ膜２７５を形成する。ＳｉＣ膜２７５は拡散防止膜の働きがあり、このＳｉＣ膜２７５を形成することで、Ｃｕの拡散を防止することができる。かかるＣＶＤ法で形成されるＳｉＣ膜２７５の他に、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜、ＳｉＯ_２膜を用いることができる。そして、ｌｏｗ−ｋ膜形成工程として、図４（ｃ）で説明した工程と同様に、ＳｉＣ膜２７５の上にＳｉＣ膜２７５よりも比誘電率の低い低誘電率膜である、多孔質の絶縁性材料を用いたｌｏｗ−ｋ膜２８０を形成する。以降、多層配線を必要に応じ順次形成する。

前記実施の形態において、比誘電率が２．６以下の場合、ポーラスｌｏｗ−ｋ膜が主流となるため、配線溝におけるｌｏｗ−ｋ膜の側壁が２０ｎｍ以下の膜厚のＣＶＤ膜で被覆保護されていることが望ましい。これはポーラスｌｏｗ−ｋ膜のポアシーリングの働きがある。特に、バリアメタル膜をＣＶＤ法やＡＬＤ法によって形成する場合に染み込みが無くなるために効果的である。このポアシーリングのためのＣＶＤ膜の種類としては、ＳｉＣ膜、ＳｉＣＨ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜が望ましい。特に、低誘電率の観点からＳｉＣ膜やＳｉＣＨ膜が最適である。

以上の説明において、バリアメタルとして、Ｔａ、ＴａＮに限らず、ＴａＣＮ（炭化窒化タンタル）、ＷＮ（窒化タングステン）、ＷＣＮ（炭化窒化タングステン）、ＴｉＮ（窒化チタン）等の高融点金属の窒化膜或いは窒化炭素膜であっても構わない。或いはチタン（Ｔｉ）、ＷＳｉＮ等であっても構わない。

ここで、上記実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いて同様の効果が得られる。

なお、多層配線構造などを形成する場合には、各図において基体２００は、下層の配線層と絶縁膜とが形成されたものである。

上記各実施の形態においては、多孔質絶縁膜の材料としては、多孔質誘電体薄膜材料としてのＭＳＱに限らず、他の多孔質無機絶縁体膜材料、多孔質有機絶縁体膜材料を用いても同様の効果を得ることができる。
特に、多孔質の低誘電率材料に上記各実施の形態を適用した場合には、上述の如く顕著な効果が得られる。上記各実施の形態において多孔質絶縁膜の材料として用いることができるものとしては、例えば、各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素（ｆｌｕｏｒｏｃａｒｂｏｎ）、パリレン（ｐａｒｙｌｅｎｅ）、ベンゾシクロブテンをはじめとする各種の絶縁性材料を挙げることができる。

以上、具体例を参照しつつ各実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

例えば、各実施の形態で層間絶縁膜が形成された基体２００は、図示しない各種の半導体素子あるいは構造を有するものとすることができる。また、半導体基板ではなく、層間絶縁膜と配線層とを有する配線構造の上に、さらに層間絶縁膜を形成してもよい。開口部も半導体基板が露出するように形成してもよいし、配線構造の上に形成してもよい。

さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。

また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。

実施の形態１における研磨パッドの一部を示す図である。 研磨装置の構成を説明するための概念図である。 実施の形態１におけるオービタル運動の様子を説明するための図である。 半導体装置の構成のうち、層間絶縁膜として、下層のＳｉＯ_２膜形成工程からｌｏｗ−ｋ膜上のＳｉＯ_２膜形成工程までを示す工程断面図である。 配線形成のための開口部形成工程からめっき工程までを示す工程断面図である。 平坦化する研磨工程を示す工程断面図である。 実施の形態１における研磨装置の概要構成断面図である。 高硬度樹脂が占める面積と低硬度樹脂が占める面積とを変更した研磨パッドの一部を示す図である。 多層化された研磨パッドの一部を示す図である。 研磨パッド表面での硬度の異なる材料の配置の仕方の一例を示す図である。 研磨パッドの表面形状を示す図である。 ロータリ型のＣＭＰ装置の構成を示す概念図である。 ＣＭＰ後の試料の状態を示す概念図である。 平坦化する研磨工程後、第２の絶縁膜としてのｌｏｗ−ｋ膜形成工程までを示す工程断面図である。 従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。 ＣＭＰを用いた研磨工程時の半導体装置の断面例を示す図である。 軟質の研磨パッドを用いて研磨した場合の研磨状況を説明するための図である。

符号の説明

１００ 研磨パッド
１０２ 低硬度樹脂
１０４ 高硬度樹脂
２００ 基体
２１０，２２２ ＳｉＯ_２膜
２１２，２７５ ＳｉＣ膜
２２０，２８０ ｌｏｗ−ｋ膜
２２１，２８１ 絶縁膜
２４０ バリアメタル膜
２５０ シード膜
２６０ Ｃｕ膜
３００ ウエハ
５１０，６１０ キャリア
５２０，６２０ プラテン
５３０,６３０ 研磨パッド
５５０ 供給孔
５６０，６６０ 研磨液
５６２ 溝
６５０ 供給ノズル

Claims (10)

1. 化学機械研磨（ＣＭＰ）装置に用いる研磨パッドにおいて、
   硬度の異なる複数の材料が、研磨面となる表面に形成されることを特徴とする研磨パッド。
2. 前記研磨パッドの表面に、前記複数の材料が、交互に複数回、配列されることを特徴とする請求項１記載の研磨パッド。
3. 前記研磨パッドの表面において、前記複数の材料のうち１つの材料で覆う面中に、他の材料が、円状に配列されることを特徴とする請求項１記載の研磨パッド。
4. 前記研磨パッドにおいて、前記複数の材料のうち、硬度の小さい材料を下層に配置し、前記硬度の小さい材料の上に、前記硬度の小さい材料と他の材料とを配置することを特徴とする請求項１〜３いずれか記載の研磨パッド。
5. 前記研磨パッドにおいて、前記複数の材料のうち、硬度の小さい材料には開口部が形成され、
   前記開口部に他の材料を配置することを特徴とする請求項１〜３いずれか記載の研磨パッド。
6. 前記研磨パッドは、上面に溝が形成され、前記溝の底部に貫通孔が設けられていることを特徴とする請求項１記載の研磨パッド。
7. 前記研磨パッドにおいて、前記溝が格子状に形成されていることを特徴とする請求項６記載の研磨パッド。
8. 平面運動機構を有するテーブルと、
   前記テーブル上に配置され、硬度の異なる複数の材料が、研磨面となる表面に形成された研磨パッドと、
   前記研磨パッド上に配置され、半導体基板表面を前記研磨パッド側に向けて支持する支持部と、
   を備え、
   前記テーブルと共に前記研磨パッドを平面運動させながら、前記半導体基板表面と接触させることにより前記半導体基板表面を化学機械研磨することを特徴とする研磨装置。
9. 前記研磨パッドは、研磨パッドと前記半導体基板表面と間に研磨液を供給する供給孔が設けられていることを特徴とする請求項８記載の研磨装置。
10. 基体上に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜に開口部を形成する開口部形成工程と、
    前記開口部に導電性材料を堆積させる堆積工程と、
    前記基体表面と対向する位置に配置する、硬度の異なる複数の材料が、研磨面となる表面に形成された研磨パッドを用いて、前記研磨パッドを平面運動させながら前記導電性材料が堆積した基体表面を化学機械研磨する研磨工程と、
    を備えたことを特徴とする半導体装置の製造方法。

Images