JPH11145282A - エッチング方法 - Google Patents

エッチング方法

Info

Publication number
JPH11145282A
JPH11145282A JP30411197A JP30411197A JPH11145282A JP H11145282 A JPH11145282 A JP H11145282A JP 30411197 A JP30411197 A JP 30411197A JP 30411197 A JP30411197 A JP 30411197A JP H11145282 A JPH11145282 A JP H11145282A
Authority
JP
Japan
Prior art keywords
hole
film
plasma
etching
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30411197A
Other languages
English (en)
Inventor
Hidenobu Miyamoto
秀信 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30411197A priority Critical patent/JPH11145282A/ja
Publication of JPH11145282A publication Critical patent/JPH11145282A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 スルーホールのエッチングはフロロカーボン
ガスを用いて行われるため、側壁に付着した堆積物は、
プラズマにより容易に酸化されるAlのフッ化物を含ん
でおり、塩素を添加しただけでは除去されず、塩素が残
留するとスルーホール底面のAl配線が腐食される。 【解決手段】 配線金属膜上に設けられた絶縁膜に前記
配線金属膜面を表出するスルーホールを形成するに際し
て、レジストをマスクとし、絶縁膜に対し活性なエッチ
ングガスによるドライエッチング手段により絶縁膜に配
線金属膜面を表出するスルーホールを形成し、スルーホ
ール側壁をBCl3ガスを含むプラズマにより処理し、
HおよびOを含むプラズマによりレジストをアッシング
するエッチング方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はエッチング方法に関
し、特にメタル配線間のスルーホールエッチング方法に
関するものである。
【0002】
【従来の技術】LSI等の半導体ICにおいては、高集
積化による半導体素子の縮小および配線ピッチの縮小に
伴って、配線層間を接続するスルーホールも縮小されて
きている。そして、このスルーホールの縮小に伴って、
スルーホール開孔時にスルーホール内面に付着して残留
するデポジションによる経時的なコンタクト障害が顕在
化してきており、対策が望まれている。
【0003】従来のスルーホールエッチング方法として
は、特開平5−183058に記載されているように、
配線金属膜上に設けられた絶縁膜に、配線金属膜面を表
出するスルーホールを形成するに際して、レジストをマ
スクとし、絶縁膜に対し活性なエッチングガスによるド
ライエッチング手段により絶縁膜に配線金属膜面を表出
するスルーホールを形成する工程と、このレジストを、
配線金属に対し活性なガスを含む酸素ガスによるプラズ
マエッチング手段により除去する工程を備えた方法が知
られている。
【0004】またレジストをマスクとし、絶縁膜に対し
活性なエッチングガスによるドライエッチング手段によ
り絶縁膜に配線金属膜表面を表出するスルーホールを形
成する工程と、該レジストを酸素ガスによるプラズマエ
ッチングによりアッシング除去する工程と、該スルーホ
ールの側面及び低面に付着するアッシングの残渣を、該
配線金属に対し活性なガスを含む酸素ガスによるプラズ
マエッチング手段により除去する工程を有する方法が用
いられていた。
【0005】従来のエッチング方法の一例を、図4に示
した工程断面図を参照して説明する。例えばAl若しく
はその合金からなる下層Al配線3の形成された下層絶
縁膜2上に、CVD法によりPSG等からなる厚さ0.
5〜1μm程度の層間絶縁膜4を形成した後、フォトプ
ロセスを用い、スルーホールに対応するエッチング用窓
5を有するレジスト膜6を形成する(図4(b)参
照)。次いで、上記レジスト膜6をマスクとし、リアク
ティブイオンエッチング(RIE)処理により前記レジ
スト膜6のエッチング用窓5下部の層間絶縁膜4を選択
的にエッチング除去してスルーホール7を形成する。
【0006】なお、このRIE処理は基板面内全域に分
散するスルーホールを全て完全に開口させるために、オ
ーバエッチングを加えて行われる。そのため、このRI
E処理により、前記エッチング用窓5の側壁面5s、ス
ルーホール7の個壁面7a及び底面7bには下層Al配
線3の表出面からスパッタしたAl粒子を含む有機ポリ
マー8、即ち8s,8a,8bがそれぞれ堆積被着する
(図4(c)参照)。
【0007】次いで、配線材料であるAlに活性なCl
系のガスを通常の酸素(O2)のみのアッシングガスに
0.001〜10%程度の割合で添加し、例えば通常の
平行平板型の枚葉式アッシング装置内においてレジスト
のアッシング処理を行う。このアッシングにおいて、レ
ジスト膜6がアッシング除去されると共にレジスト膜6
のエッチング用窓5の側壁面に被着している有機ポリマ
ー8sが除去され、且つCl2及びO2との反応によりス
ルーホール7の側壁面7a及び底面7bに被着している
Al粒子を含む、有機ポリマー8a,8bも完全に除去
され、清浄な下層Al配線3面の表出するスルーホール
7が形成される。
【0008】
【発明が解決しようとする課題】前述のような従来のエ
ッチング方法では、フォトレジストを剥離する工程で、
下層の配線材料であるAlに対し活性なCl系のガス
を、通常の酸素(O2)のみのアッシングガスに0.0
01〜10%程度の割合で添加し、スルーホール側壁に
付着したAlを含む堆積膜を除去出来るとしている。し
かしながらスルーホールのエッチングは通常、フロロカ
ーボンガスを用いて行われるため、スルーホールエッチ
ング時に側壁に付着したデポ物は、主にAlのフッ化物
とシリコン酸化膜と炭素を含んでおり、Alのフッ化物
は酸素を含んだプラズマにより容易に酸化され、少量の
塩素を添加しただけでは除去されないという問題点があ
った。また多量の塩素を添加した場合には、下層のAl
配線表面に塩素が残留するため、ウェハーを大気に解放
後、スルーホール底面のAl配線が腐食を起こすという
問題点があった。
【0009】本発明の目的は、上記問題に鑑み、微細な
ビアホール内に付着したAl等の金属を含む堆積膜を効
率よく除去出来、かつスルーホール底面でのAl配線等
の腐食を発生させないエッチング方法を提供する事であ
る。
【0010】
【課題を解決するための手段】本発明のエッチング方法
は、配線金属膜上に設けられた絶縁膜に前記配線金属膜
面を表出するスルーホールを形成するに際して、前記レ
ジストをマスクとし、前記絶縁膜に対し活性なエッチン
グガスによるドライエッチング手段により前記絶縁膜に
前記配線金属膜面を表出するスルーホールを形成する工
程と、前記スルーホール側壁をBCl3ガスを含むプラ
ズマにより処理する工程と、HおよびOを含むプラズマ
により前記レジストをアッシングする工程と、を備えた
ことを特徴とする。
【0011】本発明では、層間絶縁膜をフロロカーボン
ガスプラズマでエッチングして配線金属膜面を表出する
スルーホールを形成した後、スルーホール側壁に付着し
たAlのフッ化物とシリコン酸化膜と炭素を含んだ堆積
膜をBCl3ガスを含むプラズマにより除去する。BC
3は還元性のガスであり、SiO2,C,Al,AlF
3,Al23を含む堆積膜を効率よくエッチングするこ
とが可能である。また、スルーホール底面に残留したB
Cl3、或いはBCl3から発生した塩素分は、Hおよび
Oを含むプラズマによりレジストをアッシングする工程
でHCl等となって除去され、スルーホール底面に残留
しないため、大気に解放後も腐食を発生することはな
い。
【0012】BCl3ガスを含むプラズマ処理と、その
後のHおよびOを含むプラズマによるレジストアッシン
グは、真空中で連続して行われるのが好ましい。
【0013】このようにスルーホール底面でのAl配線
等の腐食を発生させず、微細なビアホール内に付着した
Al等の金属を含む堆積膜を効率よく除去することによ
り、信頼性の高いスルーホールの形成が可能である。
【0014】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図1(a)、(b)および図
2(c)、(d)は本発明のエッチング方法を示す工程
図、図3は本発明の工程を示すフロー図である。
【0015】まず、半導体基板1上に下層絶縁膜2を形
成し、その上にAl若しくはその合金からなる下層Al
配線3を形成する。続いて下層Al配線3上にプラズマ
CVD法によるシリコン酸化膜等の層間絶縁膜4を例え
ば厚さ1μm程度形成した後、リソグラフィー技術によ
り、スルーホールに対応するエッチング用窓5を有する
レジスト膜6を形成する(図1(a)参照)。
【0016】次いで、上記レジスト膜6をマスクとし、
リアクティブイオンエッチング(RIE)処理により前
記レジスト膜6のエッチング用窓5下部の層間絶縁膜4
を選択的にエッチング除去してスルーホール7を形成す
る。この時のエッチング装置としては平行平板型ナロー
ギャップRIE装置を用い、エッチングガスとしてC 4
8/CO/Ar/O2混合ガスを用いた。スルーホール
のエッチングは開孔不良を防止するため、下地配線金属
表面が露出した後もある程度のオーバーエッチングを加
えて行われる。そのため、このRIE処理により、前記
エッチング用窓5の側壁面、スルーホール7の個壁面に
は図1(b)に示すように下層Al配線3の露出面から
スパッタされたAl粒子を含む有機ポリマー8が付着し
た状態となる。
【0017】次にスルーホールのエッチングが終了した
状態の半導体基板をRIE装置から大気中に取り出し、
BCl3プラズマの処理チャンバーとHおよびOを含む
プラズマによるレジストをアッシングを行う処理チャン
バーを備えたエッチング装置内に搬送する。この時のエ
ッチング装置としてはICP(誘導結合プラズマ)プラ
ズマ源を備えた低圧、高密度プラズマチャンバーとマイ
クロ波アッシングチャンバーの載った装置を用いた。ま
ず、BCl3を50sccm、圧力15mTorr、プ
ラズマ励起パワー1000W、バイアスパワー50Wの
条件で20秒間BCl3プラズマ処理を行いスルーホー
ル側壁のAl粒子を含む有機ポリマー8を除去する(図
2(c)参照)。
【0018】この時、下層Al配線3も若干エッチング
されるが、問題ないレベルである。次に真空内搬送によ
りマイクロ波アッシングチャンバーに搬送し、H2O/
2=200sccm/1000sccm、圧力1.0
Torr、マイクロ波パワー1kWの条件でレジストの
アッシングを行う。これにより清浄なスルーホール側面
および下層Al配線3面の表出するスルーホール7が形
成される(図2(d)参照)。
【0019】
【発明の効果】以上説明したように本発明では、層間絶
縁膜をフロロカーボンガスプラズマでエッチングして配
線金属膜面を表出するスルーホールを形成した後、スル
ーホール側壁に付着したAlのフッ化物とシリコン酸化
膜と炭素を含んだ堆積膜をBCl3ガスを含むプラズマ
により除去する。BCl3は還元性のガスであり、Si
2,C,Al,AlF3,Al23を含む堆積膜を効率
よくエッチングすることが可能である。また、スルーホ
ール底面に残留したBCl3或いはBCl3から発生した
塩素分は、HおよびOを含むプラズマによりレジストを
アッシングする工程でHCl等になって除去され、スル
ーホール底面に残留しないため、大気に解放後も腐食を
発生することはない。このようにスルーホール底面での
Al配線等の腐食を発生させず、微細なビアホール内に
付着したAl等の金属を含む堆積膜を効率よく除去する
ことにより、信頼性の高いスルーホールの形成が可能で
ある。
【図面の簡単な説明】
【図1】(a)および(b)は本発明の実施形態におい
て半導体装置がエッチングされる過程を示す断面図であ
る。
【図2】(c)および(d)は本発明の実施形態におい
て半導体装置がエッチングされる過程を示す断面図であ
る。
【図3】本発明のエッチング方法の工程を示すフロー図
である。
【図4】従来のエッチング方法において半導体装置がエ
ッチングされる過程を示す断面図である。
【符号の説明】
1 半導体基板 2 下層絶縁膜 3 下層Al配線 4 層間絶縁膜 5 エッチング用窓 6 レジスト膜 7 スルーホール 8 有機ポリマー

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 配線金属膜上に設けられた絶縁膜に前記
    配線金属膜面を表出するスルーホールを形成するに際し
    て、前記レジストをマスクとし、前記絶縁膜に対し活性
    なエッチングガスによるドライエッチング手段により前
    記絶縁膜に前記配線金属膜面を表出するスルーホールを
    形成する工程と、前記スルーホール側壁をBCl3ガス
    を含むプラズマにより処理する工程と、HおよびOを含
    むプラズマにより前記レジストをアッシングする工程
    と、を備えたことを特徴とするエッチング方法。
  2. 【請求項2】 BCl3ガスを含むプラズマ処理とその
    後のHおよびOを含むプラズマによるレジストアッシン
    グが、真空中で連続して行われる請求項1記載のエッチ
    ング方法。
  3. 【請求項3】 前記アッシングが、誘導結合プラズマ源
    を備えた低圧、高密度プラズマチャンバー、およびマイ
    クロ波アッシングチャンバーを備えた装置でおこなわれ
    る請求項1または2に記載の方法。
JP30411197A 1997-11-06 1997-11-06 エッチング方法 Pending JPH11145282A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30411197A JPH11145282A (ja) 1997-11-06 1997-11-06 エッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30411197A JPH11145282A (ja) 1997-11-06 1997-11-06 エッチング方法

Publications (1)

Publication Number Publication Date
JPH11145282A true JPH11145282A (ja) 1999-05-28

Family

ID=17929169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30411197A Pending JPH11145282A (ja) 1997-11-06 1997-11-06 エッチング方法

Country Status (1)

Country Link
JP (1) JPH11145282A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645870B2 (en) 2001-07-11 2003-11-11 Hitachi, Ltd. Process for fabricating semiconductor device
JP2006156518A (ja) * 2004-11-26 2006-06-15 Renesas Technology Corp 半導体装置の製造方法
WO2015129212A1 (ja) * 2014-02-26 2015-09-03 株式会社Joled 電子デバイスおよびその製造方法
KR20190076868A (ko) 2017-12-21 2019-07-02 도쿄엘렉트론가부시키가이샤 제거 방법 및 처리 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645870B2 (en) 2001-07-11 2003-11-11 Hitachi, Ltd. Process for fabricating semiconductor device
KR100762524B1 (ko) * 2001-07-11 2007-10-01 가부시키가이샤 히타치세이사쿠쇼 반도체장치의 제조방법
JP2006156518A (ja) * 2004-11-26 2006-06-15 Renesas Technology Corp 半導体装置の製造方法
WO2015129212A1 (ja) * 2014-02-26 2015-09-03 株式会社Joled 電子デバイスおよびその製造方法
JPWO2015129212A1 (ja) * 2014-02-26 2017-03-30 株式会社Joled 電子デバイスおよびその製造方法
US10680137B2 (en) 2014-02-26 2020-06-09 Joled Inc. Electronic device having an intermediate layer disposed between two electrically-conductive layers
KR20190076868A (ko) 2017-12-21 2019-07-02 도쿄엘렉트론가부시키가이샤 제거 방법 및 처리 방법
US10460988B2 (en) 2017-12-21 2019-10-29 Tokyo Electron Limited Removal method and processing method

Similar Documents

Publication Publication Date Title
US6291137B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
JP3412173B2 (ja) 半導体装置の製造方法
JP2891952B2 (ja) 半導体装置の製造方法
JPH11145282A (ja) エッチング方法
JPH0786255A (ja) アルミニウム系金属パターンの形成方法
JP3324466B2 (ja) 金属配線のドライエッチング方法
JP2861785B2 (ja) 半導体装置の配線の形成方法
JP3371170B2 (ja) 半導体装置の製造方法
JP3685832B2 (ja) 半導体装置の製造方法
JP3250240B2 (ja) 半導体装置の製造方法
JP2001196377A (ja) 半導体装置の製造方法
JPH07297281A (ja) 接続孔の製造方法
JPH07263425A (ja) 積層配線のドライエッチング方法
JP3353490B2 (ja) 積層配線のパターニング方法
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JP3353443B2 (ja) 積層配線のドライエッチング方法
JP2002246393A (ja) メタル配線形成方法
JPH08288255A (ja) 半導体装置の製造方法
JPH07249611A (ja) 積層配線のドライエッチング方法
JPH0547721A (ja) エツチング方法
JPH0536684A (ja) 半導体装置の製造方法
JPH03198331A (ja) 半導体装置の製造方法
JPH06216264A (ja) 半導体装置及びその製造方法
JPH07230984A (ja) 積層配線のドライエッチング方法
JPH05183058A (ja) 半導体装置の製造方法