JP2001196377A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001196377A
JP2001196377A JP2000007012A JP2000007012A JP2001196377A JP 2001196377 A JP2001196377 A JP 2001196377A JP 2000007012 A JP2000007012 A JP 2000007012A JP 2000007012 A JP2000007012 A JP 2000007012A JP 2001196377 A JP2001196377 A JP 2001196377A
Authority
JP
Japan
Prior art keywords
film
etching
tin
forming
mask material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000007012A
Other languages
English (en)
Inventor
Tsukasa Watabe
司 渡部
Kazumi Tsuchida
一美 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Applied Materials Japan Inc
Original Assignee
Seiko Epson Corp
Applied Materials Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Applied Materials Japan Inc filed Critical Seiko Epson Corp
Priority to JP2000007012A priority Critical patent/JP2001196377A/ja
Publication of JP2001196377A publication Critical patent/JP2001196377A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 Ｔｉを含む膜上にＦとＴｉの反応物の成長を
抑えることができる半導体装置の製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
ＴｉＮ膜４上にＳｉＯ2膜を形成する工程と、フッ素系
のエッチングガスを用いてＳｉＯ2膜をエッチングする
ことにより、前記ＴｉＮ膜４の少なくとも一部を露出さ
せる工程と、露出したＴｉＮ膜４上に被覆膜２１を形成
する工程と、前記被覆膜２１を大気に晒す工程と、を具
備するものである。これにより、Ｔｉを含む膜上にＦと
Ｔｉの反応物の成長を抑えることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、Ｔｉを含む膜上にＦとＴｉの反応
物の成長を抑えることができる半導体装置の製造方法に
関する。
【０００２】
【従来の技術】図７〜図９は、従来の半導体装置の製造
方法を示す断面図である。
【０００３】まず、図７に示すように、シリコン基板
（図示せず）上に絶縁膜１０７を形成し、この絶縁膜１
０７上にスパッタリング法によりＴｉＮ膜１０６を堆積
する。この後、ＴｉＮ膜１０６上にスパッタリング法に
よりＡｌ−Ｃｕ膜１０５を堆積し、このＡｌ−Ｃｕ膜１
０５上にスパッタリング法によりＴｉＮ膜１０４を堆積
する。
【０００４】次に、ＴｉＮ膜１０４上にＣＶＤ（Chemic
al Vapor Deposition）法によりＳｉＯ2膜１０３を堆積
し、ＳｉＯ2膜１０３上に有機系の反射防止膜（ＢＡＲ
Ｃ）１０２を設ける。この後、この反射防止膜１０２の
全面上にレジストを塗布し、このレジストを露光、現像
することにより、反射防止膜１０２の上にはレジストパ
ターン１０１が形成される。
【０００５】この後、第１のエッチング装置（図示せ
ず）を用いて、レジストパターン１０１をマスクとして
反射防止膜１０２及びＳｉＯ2膜１０３をＦ(フッ素)系
のエッチングガスを用いてエッチングする。これによ
り、図８に示すように、ＴｉＮ膜１０４の上には、パタ
ーニングされた反射防止膜１０２ａ及びＳｉＯ2膜１０
３ａが形成される。
【０００６】次に、第２のエッチング装置（図示せず）
を用いて、レジストパターン１０１及びＳｉＯ2膜１０
３ａをマスクとしてＴｉＮ膜１０４、Ａｌ−Ｃｕ膜１０
５及びＴｉＮ膜１０６をエッチングする。これにより、
図９に示すように、絶縁膜１０７の上には、パターニン
グされたＴｉＮ膜１０４ａ、Ａｌ−Ｃｕ膜１０５ａ及び
ＴｉＮ膜１０６ａからなるＡｌ配線１２０が形成され
る。
【０００７】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、反射防止膜１０２及びＳｉ
Ｏ2膜１０３をＦ系のエッチングガスでパターニングし
た際、露出したＴｉＮ膜１０４上にＦが残留する。その
後、ＴｉＮ膜１０４，１０６及びＡｌ−Ｃｕ膜１０５を
エッチングするために、被エッチング基板を第１のエッ
チング装置から第２のエッチング装置に移動させる際、
被エッチング基板が大気中に晒される。この際、ＴｉＮ
膜１０４上に残留するＦとＴｉが大気中の水分と反応し
て、図８に示すように、ＴｉＮ膜１０４上に粒状の反応
物（ＴｉＦ3）１１０が成長する。次に、この状態で、
ＴｉＮ膜１０４，１０６及びＡｌ−Ｃｕ膜１０５をパタ
ーニングすると、粒状の反応物１１０がエッチングマス
クとして作用してしまい、図９に示すように、露出した
絶縁膜１０７上にＴｉＮ膜等からなる導電物１１３が残
ってしまう。この絶縁膜１０７上に残る導電物１１３に
より、Ａｌ配線１２０がショートするなどといった不良
が発生することがある。
【０００８】これに対して、ＦとＴｉの反応物の生成を
防止するには、以下の方法が提案されている。
【０００９】反射防止膜１０２及びＳｉＯ2膜１０３を
Ｆ系のエッチングガスでパターニングした後であって、
被エッチング基板を第１のエッチング装置から第２のエ
ッチング装置に移動させる前に、ＴｉＮ膜１０４を含む
全面上にＯ2プラズマ処理を行う。これにより、ＴｉＮ
膜１０４上に残留するＦを除去できるため、その後に被
エッチング基板を大気に晒しても、ＴｉＮ膜１０４上に
粒状の反応物１１０が成長することを抑制できる。
【００１０】しかしながら、この方法のように、ＴｉＮ
膜１０４上に残留するＦを除去するためにＯ2プラズマ
処理を行うと、レジストパターン１０１も一部除去さ
れ、レジストパターン１０１の厚みが減ってしまった
り、レジストパターンが全て除去されてしまう。レジス
トパターン１０１の厚さが薄くなると、次の工程で、Ｔ
ｉＮ膜１０４，１０６及びＡｌ−Ｃｕ膜１０５をエッチ
ングする際のレジストパターン１０１の厚みが不足し、
レジストパターンがマスク膜として充分に作用しなくな
る。
【００１１】また、上記Ｏ2プラズマ処理によりレジス
トパターンの厚みが薄くなる分だけ、レジストパターン
の厚みを厚く形成しておくことはできない。なぜなら、
最近では微細化されたＡｌ配線パターンが要求され、そ
のためにはレジストパターンも微細化する必要がある
が、レジスト膜を露光、現像して微細なレジストパター
ンを形成するにはレジスト膜の厚さを薄くしなければな
らないからである。
【００１２】このような事情から、前述したような、Ｏ
2プラズマ処理を行うことによりＴｉＮ膜１０４上に残
留するＦを除去する方法を採用することができない。従
って、これ以外の方法でＴｉＮ膜上に粒状の反応物１１
０が成長するのを抑えることが求められている。
【００１３】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、Ｔｉを含む膜上にＦとＴ
ｉの反応物の成長を抑えることができる半導体装置の製
造方法を提供することにある。
【００１４】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法は、Ｔｉを含む
膜上に被エッチング膜を形成する工程と、フッ素系のエ
ッチングガスを用いて前記被エッチング膜をエッチング
することにより、前記Ｔｉを含む膜の少なくとも一部を
露出させる工程と、露出したＴｉを含む膜上に被覆膜を
形成する工程と、前記被覆膜を大気に晒す工程と、を具
備することを特徴とする。
【００１５】上記半導体装置の製造方法では、被エッチ
ング膜をエッチングした後、露出したＴｉを含む膜上に
被覆膜を形成している。このため、その後の工程で被エ
ッチング基板が大気に晒されても、Ｔｉを含む膜が直接
大気に晒されることが無い。従って、Ｔｉを含む膜上に
ＦとＴｉの反応物の成長を抑えることができる。
【００１６】本発明に係る半導体装置の製造方法は、Ａ
ｌ合金膜上にＴｉＮ膜を形成する工程と、前記ＴｉＮ膜
上にエッチングマスク材を形成する工程と、前記エッチ
ングマスク材上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記エッチングマ
スク材をフッ素系のエッチングガスを用いてエッチング
する工程と、ＴｉＮ膜を含む全面上に被覆膜を形成する
工程と、前記被覆膜を大気に晒す工程と、前記レジスト
パターン及びエッチングマスク材をマスクとして前記Ｔ
ｉＮ膜、前記Ａｌ合金膜及び前記被覆膜をエッチングす
る工程と、を具備することを特徴とする。
【００１７】上記半導体装置の製造方法では、レジスト
パターンをマスクとしてフッ素系のエッチングガスによ
りエッチングマスク材をエッチングした後、ＴｉＮ膜上
に被覆膜を形成している。このため、その後の工程で被
エッチング基板が大気に晒されても、Ｔｉを含む膜が直
接大気に晒されることが無い。これにより、ＴｉＮ膜の
上に残留しているフッ素とＴｉが大気中の水分と反応す
ることもない。従って、Ｔｉを含む膜上にＦとＴｉの反
応物の成長を抑えることができる。
【００１８】また、本発明に係る半導体装置の製造方法
において、前記被覆膜を形成する工程は、エッチングガ
スとして少なくとも炭素とフッ素を含むガス、例えばＣ
ＨＦ 3を流しプラズマを発生させることにより被覆膜を
形成する工程であることが好ましい。
【００１９】また、本発明に係る半導体装置の製造方法
においては、前記被覆膜がフロロカーボン膜又はハイド
ロカーボン膜であることが好ましい。
【００２０】本発明に係る半導体装置の製造方法は、Ａ
ｌ合金膜上にＴｉＮ膜を形成する工程と、前記ＴｉＮ膜
上にエッチングマスク材を形成する工程と、前記エッチ
ングマスク材上にレジストパターンを形成する工程と、
前記ＴｉＮ膜上に膜厚の薄いエッチングマスク材が残る
ように、前記レジストパターンをマスクとして前記エッ
チングマスク材をフッ素系のエッチングガスを用いてエ
ッチングする工程と、前記エッチングする工程により残
された薄いエッチングマスク材を大気に晒す工程と、前
記レジストパターン及びエッチングマスク材をマスクと
して前記ＴｉＮ膜、前記Ａｌ合金膜及び前記薄いエッチ
ングマスク材をエッチングする工程と、を具備すること
を特徴とする。
【００２１】上記半導体装置の製造方法では、レジスト
パターンをマスクとしてフッ素系のエッチングガスによ
りエッチングマスク材をエッチングした際、ＴｉＮ膜上
に薄いエッチングマスク材を残している。つまり、Ｔｉ
Ｎ膜上には薄いエッチングマスク材が覆われている状態
なので、ＴｉＮ膜が露出することがない。このため、そ
の後の工程で被エッチング基板が大気に晒されても、Ｔ
ｉＮ膜が直接大気に晒されることが無い。これにより、
ＴｉＮ膜の上に残留しているフッ素とＴｉが大気中の水
分と反応することもない。従って、Ｔｉを含む膜上にＦ
とＴｉの反応物の成長を抑えることができる。
【００２２】また、本発明に係る半導体装置の製造方法
において、前記薄いエッチングマスク材の膜厚は、１０
０オングストローム以上５００オングストローム以下で
あることが好ましい。
【００２３】本発明に係る半導体装置の製造方法は、Ａ
ｌ合金膜上にＴｉＮ膜を形成する工程と、前記ＴｉＮ膜
上に保護膜を形成する工程と、前記保護膜上にエッチン
グマスク材を形成する工程と、前記エッチングマスク材
上にレジストパターンを形成する工程と、前記レジスト
パターンをマスクとして前記エッチングマスク材をフッ
素系のエッチングガスを用いてエッチングすることによ
り、前記保護膜を露出させる工程と、露出した保護膜を
大気に晒す工程と、前記レジストパターン及びエッチン
グマスク材をマスクとして前記ＴｉＮ膜、前記Ａｌ合金
膜及び前記保護膜をエッチングする工程と、を具備する
ことを特徴とする。
【００２４】上記半導体装置の製造方法では、レジスト
パターンをマスクとしてフッ素系のエッチングガスによ
りエッチングマスク材をエッチングしても、ＴｉＮ膜上
に保護膜が残る。つまり、ＴｉＮ膜上には保護膜が覆わ
れている状態なので、ＴｉＮ膜が露出することがない。
このため、その後の工程で被エッチング基板が大気に晒
されても、ＴｉＮ膜が直接大気に晒されることが無い。
これにより、ＴｉＮ膜の上に残留しているフッ素とＴｉ
が大気中の水分と反応することもない。従って、Ｔｉを
含む膜上にＦとＴｉの反応物の成長を抑えることができ
る。
【００２５】また、本発明に係る半導体装置の製造方法
においては、前記フッ素系のエッチングガスが、少なく
とも炭素とフッ素を含んだガス及びＳＦ6のうちの少な
くとも一つを含むガスであることが好ましい。なお、前
記少なくとも炭素とフッ素を含んだガスが、ＣＨＦ3、
ＣＦ4及びＣ4Ｆ8のうちのいずれかであることも可能で
ある。
【００２６】また、本発明に係る半導体装置の製造方法
においては、前記エッチングマスク膜が、シリコン酸化
膜、シリコン窒化膜、反射防止膜あるいはそれらの複合
膜であることが好ましい。
【００２７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。
【００２８】図１〜図４は、本発明の第１の実施の形態
による半導体装置の製造方法を示す断面図である。
【００２９】まず、図１に示すように、シリコン基板
（図示せず）上に絶縁膜７を形成し、この絶縁膜７上に
スパッタリング法により厚さ３００オングストローム程
度のＴｉＮ膜６を堆積する。この後、ＴｉＮ膜６上にス
パッタリング法により厚さ５０００オングストローム程
度のＡｌ−Ｃｕ膜５を堆積し、このＡｌ−Ｃｕ膜５上に
スパッタリング法により厚さ６００オングストローム程
度のＴｉＮ膜４を堆積する。
【００３０】次に、ＴｉＮ膜４上にＣＶＤ法により厚さ
１０００オングストローム程度のＳｉＯ2膜３を堆積す
る。このＳｉＯ2膜３は、後のエッチング工程でマスク
膜として作用する。次に、ＳｉＯ2膜３上に厚さ８００
オングストローム程度の有機系の反射防止膜（ＢＡＲ
Ｃ）２を設ける。この反射防止膜２は、後のレジスト膜
を露光する工程で露光光が反射するのを防止する膜であ
る。この後、この反射防止膜２の全面上にレジストを塗
布し、このレジストを露光、現像することにより、反射
防止膜２の上にはレジストパターン１が形成される。
【００３１】この後、第１のプラズマエッチング装置
（図示せず）を用いて、レジストパターン１をマスクと
してＦ(フッ素)系のエッチングガスにより反射防止膜２
をエッチングする。この際、以下のエッチング条件を用
いる。
【００３２】（エッチング条件） エッチングガス：ＣＨＦ3／ＣＦ4／Ａｒ／Ｏ2 流量（cc/sec）：10〜15／15〜19／100／10 チャンバー圧力：30〜50ｍＴorr ＲＦパワー ：500Ｗ
【００３３】次に連続して、第１のプラズマエッチング
装置を用い、レジストパターン１をマスクとしてＦ系の
エッチングガスによりＳｉＯ2膜３をエッチングする。
この際、以下のエッチング条件を用いる。このエッチン
グにより、図２に示すように、ＴｉＮ膜４の上には、パ
ターニングされた反射防止膜２ａ及びＳｉＯ2膜３ａが
形成される。このとき、露出したＴｉＮ膜４の上にはエ
ッチングガス成分であるＦが残留する。
【００３４】（エッチング条件） エッチングガス：ＣＨＦ3／ＣＦ4／Ａｒ／Ｎ2 流量（cc/sec）：15〜25／5〜15／100〜200／5〜15 チャンバー圧力：50〜200ｍＴorr ＲＦパワー ：900Ｗ
【００３５】この後、第１のプラズマエッチング装置の
チャンバー内で、露出したＴｉＮ膜４を含む全面上にＣ
ＨＦ3ガスを流しプラズマを発生させる。これにより、
図３に示すように、ＴｉＮ膜４上には厚さ１００〜６０
０オングストローム程度の被覆膜２１が形成される。こ
の際、以下の堆積条件を用いる。なお、被覆膜２１は膜
厚が薄いため、次工程のエッチングを妨げる程のマスク
にはならない。
【００３６】（堆積条件） ガス ：ＣＨＦ3 流量（cc/sec）：80〜120 チャンバー圧力：150〜250ｍＴorr ＲＦパワー ：200Ｗ 処理時間 ：20〜30秒
【００３７】次に、第１のプラズマエッチング装置から
被エッチング基板を取り出し、第２のプラズマエッチン
グ装置（図示せず）のチャンバー内に被エッチング基板
を入れる。この時、被エッチング基板が大気中に晒され
るが、ＴｉＮ膜４上に被覆膜２１を形成しているため、
ＴｉＮ膜４上に残留しているフッ素が大気中の水分に接
触することがなく、その結果、フッ素とＴｉが水分と反
応することを抑制できる。従って、ＴｉＮ膜４上に粒状
の反応物が生成されることを抑制できる。
【００３８】そして、第２のプラズマエッチング装置を
用いて、レジストパターン１及びＳｉＯ2膜３ａをマス
クとしてＴｉＮ膜４、Ａｌ−Ｃｕ膜５、ＴｉＮ膜６及び
被覆膜２１をエッチングする。この際、以下のエッチン
グ条件を用いる。このエッチングにより、図４に示すよ
うに、絶縁膜７の上には、パターニングされたＴｉＮ膜
４ａ、Ａｌ−Ｃｕ膜５ａ及びＴｉＮ膜６ａからなるＡｌ
配線２０が形成される。
【００３９】（エッチング条件） エッチングガス：Ｃｌ2／ＢＣｌ3／ＣＨＦ3／Ａｒ 流量（cc/sec）：30〜100／50〜100／3〜15／20〜60 チャンバー圧力：5〜15ｍＴorr
【００４０】上記第１の実施の形態によれば、第１のプ
ラズマエッチング装置においてレジストパターン１をマ
スクとしてフッ素系のエッチングガスによりＳｉＯ2膜
３をエッチングした後、ＴｉＮ膜４上に被覆膜２１を形
成している。このため、第１のプラズマエッチング装置
から被エッチング基板を取り出した時、ＴｉＮ膜４が直
接大気に晒されることが無い。これにより、ＴｉＮ膜４
の上に残留しているフッ素とＴｉが大気中の水分と反応
することもない。従って、従来の半導体装置の製造方法
のように反応物（ＴｉＦ3）がＴｉＮ膜４の上に成長す
ることを抑制できる。その結果、引き続き同じレジスト
パターン１を用いてエッチングが可能となり、ＴｉＮ膜
４，６及びＡｌ−Ｃｕ膜５をレジストパターン１の通り
にパターニングでき、Ａｌ配線２０のショート不良の発
生を抑制できる。
【００４１】また、本実施の形態では、上述したように
ＴｉＮ膜４が直接大気に晒されることが無いため、従来
技術のようにＯ2プラズマ処理を施す必要もない。従っ
て、レジストパターン１の厚さが薄くなることもなく、
同じレジストパターン１で引き続き次工程のエッチング
が可能となる。
【００４２】尚、上記第１の実施の形態では、被覆膜２
１を形成する際、ＣＨＦ3ガスを用いているが、炭素と
フッ素を含む他のガスを用いることも可能であり、例え
ば、ＣＦ4、Ｃ2Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8及びＣＨ2Ｆ2のい
ずれかのガスを用いることも可能である。
【００４３】また、本実施の形態では、ＣＨＦ3ガスを
用いてＴｉＮ膜４上に被覆膜２１を形成しているが、基
本的にはＴｉＮ膜４上にフロロカーボン膜あるいはハイ
ドロカーボン膜が生成されれば前述した効果と同様の効
果を得ることができる。
【００４４】また、本実施の形態では、フッ素系のエッ
チングガスとしてＣＨＦ3／ＣＦ4／Ａｒ／Ｏ2の混合ガ
ス、ＣＨＦ3／ＣＦ4／Ａｒ／Ｎ2の混合ガスを用いてい
るが、他のフッ素系のエッチングガスを用いることも可
能である。
【００４５】また、本実施の形態では、エッチングマス
ク材としてＳｉＯ2膜３ａ及び反射防止膜２ａを用いて
いるが、エッチングマスク材としてＳｉＯ2膜のみを用
いることも可能であり、エッチングマスク材として反射
防止膜のみを用いることも可能であり、エッチングマス
ク材としてシリコン窒化膜（Ｓｉ3Ｎ4膜）のみを用いる
ことも可能であり、エッチングマスク材としてシリコン
窒化膜及び反射防止膜を用いることも可能である。
【００４６】図５は、本発明の第２の実施の形態による
半導体装置の製造方法を示す断面図であり、第１の実施
の形態と同一部分には同一符号を付し、同一部分の説明
はなるべく省略する。
【００４７】第１のプラズマエッチング装置において、
レジストパターン１をマスクとしてＦ(フッ素)系のエッ
チングガスにより反射防止膜をエッチングした後、連続
して、レジストパターン１をマスクとしてＦ系のエッチ
ングガスによりＳｉＯ2膜をエッチングする。この際、
ＳｉＯ2膜を全てエッチング除去せず、ＳｉＯ2膜を数百
オングストローム程度の厚さだけ残しておく。つまり、
図５に示すように、ＴｉＮ膜４の上には、パターニング
された反射防止膜２ａ及びＳｉＯ2膜３ｂが形成され
る。この時、ＴｉＮ膜４が露出されないように、ＳｉＯ
2膜３ｂがＴｉＮ膜４上に数百オングストローム程度の
厚さだけ残される。なお、露出したＳｉＯ 2膜３ｂの上
にはエッチングガス成分であるＦが残留する。
【００４８】この後、第１のプラズマエッチング装置か
ら被エッチング基板を取り出し、第２のプラズマエッチ
ング装置のチャンバー内に被エッチング基板を入れる。
この時、被エッチング基板が大気中に晒されるが、Ｔｉ
Ｎ膜４上にＳｉＯ2膜３ｂを残しているため、ＳｉＯ2膜
３ｂ上に残留しているフッ素と大気中の水分がＴｉに接
触することがなく、その結果、フッ素とＴｉが水分と反
応することを抑制できる。従って、ＴｉＮ膜４上に粒状
の反応物が生成されることを抑制できる。
【００４９】そして、第２のプラズマエッチング装置を
用いて、レジストパターン１及びＳｉＯ2膜３ｂをマス
クとしてＴｉＮ膜４、Ａｌ−Ｃｕ膜５及びＴｉＮ膜６を
エッチングする。この際、ＴｉＮ膜４上に残された薄い
ＳｉＯ2膜３ｂは、ＴｉＮ膜４のエッチングを妨げる程
のマスクにはならない。これにより、絶縁膜７の上に
は、パターニングされたＴｉＮ膜、Ａｌ−Ｃｕ膜及びＴ
ｉＮ膜からなるＡｌ配線が形成される。
【００５０】上記第２の実施の形態によれば、第１のプ
ラズマエッチング装置においてレジストパターン１をマ
スクとしてフッ素系のエッチングガスによりＳｉＯ2膜
をエッチングした際、ＴｉＮ膜４上に薄いＳｉＯ2膜を
残している。このため、第１のプラズマエッチング装置
から被エッチング基板を取り出した時、ＴｉＮ膜４が直
接大気に晒されることが無い。従って、第１の実施の形
態と同様に、従来の半導体装置の製造方法のように反応
物（ＴｉＦ3）がＴｉＮ膜４の上に成長することを抑制
できる。その結果、Ａｌ配線のショート不良の発生を抑
制できる。
【００５１】また、本実施の形態では、第１の実施の形
態と同様にＴｉＮ膜４が直接大気に晒されることが無い
ため、従来技術のようにＯ2プラズマ処理を施す必要も
ない。従って、レジストパターン１の厚さが薄くなるこ
ともなく、同じレジストパターン１で引き続き次工程の
エッチングが可能となる。
【００５２】図６は、本発明の第３の実施の形態による
半導体装置の製造方法を示す断面図であり、第２の実施
の形態と同一部分には同一符号を付し、同一部分の説明
はなるべく省略する。
【００５３】ＴｉＮ膜４上に例えば膜厚の薄いシリコン
窒化膜等からなる保護膜２２を形成した後、この保護膜
２２上にＳｉＯ2膜を堆積する。この後、このＳｉＯ2膜
上に有機系の反射防止膜（ＢＡＲＣ）を設け、この反射
防止膜上にレジストパターン１を形成する。次に、第１
のプラズマエッチング装置を用い、レジストパターン１
をマスクとしてＦ系のエッチングガスにより反射防止膜
をエッチングした後、連続して、第１のプラズマエッチ
ング装置を用い、レジストパターン１をマスクとしてＦ
系のエッチングガスによりＳｉＯ2膜をエッチングす
る。これにより、ＴｉＮ膜４の上には、パターニングさ
れた反射防止膜２ａ及びＳｉＯ2膜３ｃが形成される。
この時、上記保護膜２２は露出するが、ＴｉＮ膜４は保
護膜２２によって被覆された状態となり、ＴｉＮ膜４は
露出しない。なお、露出した保護膜２２の上にはエッチ
ングガス成分であるＦが残留する。
【００５４】この後、第１のプラズマエッチング装置か
ら被エッチング基板を取り出し、第２のプラズマエッチ
ング装置のチャンバー内に被エッチング基板を入れる。
この時、被エッチング基板が大気中に晒されるが、Ｔｉ
Ｎ膜４上に保護膜２２を残しているため、ＳｉＯ2膜３
ｃ上に残留しているフッ素と大気中の水分がＴｉに接触
することがなく、その結果、フッ素とＴｉが水分と反応
することを抑制できる。従って、ＴｉＮ膜４上に粒状の
反応物が生成されることを抑制できる。
【００５５】そして、第２のプラズマエッチング装置を
用いて、レジストパターン１及びＳｉＯ2膜３ｃをマス
クとしてＴｉＮ膜４、Ａｌ−Ｃｕ膜５及びＴｉＮ膜６を
エッチングする。この際、ＴｉＮ膜４上に残された保護
膜２２は、ＴｉＮ膜４のエッチングを妨げる程のマスク
にはならない。これにより、絶縁膜７の上には、パター
ニングされたＴｉＮ膜、Ａｌ−Ｃｕ膜及びＴｉＮ膜から
なるＡｌ配線が形成される。
【００５６】上記第３の実施の形態によれば、第１のプ
ラズマエッチング装置においてレジストパターン１をマ
スクとしてフッ素系のエッチングガスによりＳｉＯ2膜
をエッチングしても、ＴｉＮ膜４上に保護膜２２が残
る。このため、第１のプラズマエッチング装置から被エ
ッチング基板を取り出した時、ＴｉＮ膜４が直接大気に
晒されることが無い。従って、第１の実施の形態と同様
に、従来の半導体装置の製造方法のように反応物（Ｔｉ
Ｆ3）がＴｉＮ膜４の上に成長することを抑制できる。
その結果、Ａｌ配線のショート不良の発生を抑制でき
る。
【００５７】また、本実施の形態では、第２の実施の形
態と同様にＴｉＮ膜４が直接大気に晒されることが無い
ため、従来技術のようにＯ2プラズマ処理を施す必要も
ない。従って、レジストパターン１の厚さが薄くなるこ
ともなく、同じレジストパターン１で引き続き次工程の
エッチングが可能となる。
【００５８】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
上記第３の実施の形態では、保護膜２２の具体例として
膜厚の薄いシリコン窒化膜を挙げているが、これは一例
であり、第１のエッチングで除去されにくく、後のエッ
チング工程で除去できるものであれば、他の材質からな
る保護膜を用いることも可能である。
【００５９】
【発明の効果】以上説明したように本発明によれば、被
エッチング膜をエッチングした後、露出したＴｉを含む
膜上に被覆膜を形成している。したがって、Ｔｉを含む
膜上にＦとＴｉの反応物の成長を抑えることができる半
導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置の
製造方法を示す断面図である。
【図２】本発明の第１の実施の形態による半導体装置の
製造方法を示すものであり、図１の次の工程を示す断面
図である。
【図３】本発明の第１の実施の形態による半導体装置の
製造方法を示すものであり、図２の次の工程を示す断面
図である。
【図４】本発明の第１の実施の形態による半導体装置の
製造方法を示すものであり、図３の次の工程を示す断面
図である。
【図５】本発明の第２の実施の形態による半導体装置の
製造方法を説明するための断面図である。
【図６】本発明の第３の実施の形態による半導体装置の
製造方法を説明するための断面図である。
【図７】従来の半導体装置の製造方法を示す断面図であ
る。
【図８】従来の半導体装置の製造方法を示すものであ
り、図７の次の工程を示す断面図である。
【図９】従来の半導体装置の製造方法を示すものであ
り、図８の次の工程を示す断面図である。
【符号の説明】
１ レジストパターン ２，２ａ 反射防止膜（ＢＡＲＣ） ３，３ａ，３ｂ，３ｃ ＳｉＯ2膜 ４，４ａ ＴｉＮ膜 ５，５ａ Ａｌ−Ｃｕ膜 ６，６ａ ＴｉＮ膜 ７ 絶縁膜 ２０ Ａｌ配線 ２１ 被覆膜 ２２ 保護膜 １０１ レジストパターン １０２，１０２ａ 反射防止膜（ＢＡＲＣ） １０３，１０３ａ ＳｉＯ2膜 １０４，１０４ａ ＴｉＮ膜 １０５，１０５ａ Ａｌ−Ｃｕ膜 １０６，１０６ａ ＴｉＮ膜 １０７ 絶縁膜 １１０ 反応物（ＴｉＦ3） １１３ 残留導電物
フロントページの続き (72)発明者 土田 一美 千葉県成田市新泉14−３野毛平工業団地内 アプライド マテリアルズ ジャパン株 式会社内 Ｆターム(参考） 4M104 BB02 BB30 DD65 DD71 FF13 HH20 5F004 AA08 BB13 DA00 DA01 DA04 DA11 DA16 DA18 DA23 DA25 DA26 DB03 DB12 EA23 5F033 HH09 HH33 MM08 PP15 QQ04 QQ08 QQ09 QQ10 QQ12 QQ15 QQ28 RR04 RR06 WW02 XX31

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 Ｔｉを含む膜上に被エッチング膜を形成
    する工程と、 フッ素系のエッチングガスを用いて前記被エッチング膜
    をエッチングすることにより、前記Ｔｉを含む膜の少な
    くとも一部を露出させる工程と、 露出したＴｉを含む膜上に被覆膜を形成する工程と、 前記被覆膜を大気に晒す工程と、 を具備することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 Ａｌ合金膜上にＴｉＮ膜を形成する工程
    と、 前記ＴｉＮ膜上にエッチングマスク材を形成する工程
    と、 前記エッチングマスク材上にレジストパターンを形成す
    る工程と、 前記レジストパターンをマスクとして前記エッチングマ
    スク材をフッ素系のエッチングガスを用いてエッチング
    する工程と、 ＴｉＮ膜を含む全面上に被覆膜を形成する工程と、 前記被覆膜を大気に晒す工程と、 前記レジストパターン及びエッチングマスク材をマスク
    として前記ＴｉＮ膜、前記Ａｌ合金膜及び前記被覆膜を
    エッチングする工程と、 を具備することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 前記被覆膜を形成する工程は、エッチン
    グガスとして少なくとも炭素とフッ素を含むガスを流し
    プラズマを発生させることにより被覆膜を形成する工程
    であることを特徴とする請求項1又は２記載の半導体装
    置の製造方法。
  4. 【請求項４】 前記被覆膜がフロロカーボン膜又はハイ
    ドロカーボン膜であることを特徴とする請求項１又は２
    記載の半導体装置の製造方法。
  5. 【請求項５】 Ａｌ合金膜上にＴｉＮ膜を形成する工程
    と、 前記ＴｉＮ膜上にエッチングマスク材を形成する工程
    と、 前記エッチングマスク材上にレジストパターンを形成す
    る工程と、 前記ＴｉＮ膜上に膜厚の薄いエッチングマスク材が残る
    ように、前記レジストパターンをマスクとして前記エッ
    チングマスク材をフッ素系のエッチングガスを用いてエ
    ッチングする工程と、 前記エッチングする工程により残された薄いエッチング
    マスク材を大気に晒す工程と、 前記レジストパターン及びエッチングマスク材をマスク
    として前記ＴｉＮ膜、前記Ａｌ合金膜及び前記薄いエッ
    チングマスク材をエッチングする工程と、 を具備することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 前記薄いエッチングマスク材の膜厚は、
    １００オングストローム以上５００オングストローム以
    下であることを特徴とする請求項５記載の半導体装置の
    製造方法。
  7. 【請求項７】 Ａｌ合金膜上にＴｉＮ膜を形成する工程
    と、 前記ＴｉＮ膜上に保護膜を形成する工程と、 前記保護膜上にエッチングマスク材を形成する工程と、 前記エッチングマスク材上にレジストパターンを形成す
    る工程と、 前記レジストパターンをマスクとして前記エッチングマ
    スク材をフッ素系のエッチングガスを用いてエッチング
    することにより、前記保護膜を露出させる工程と、 露出した保護膜を大気に晒す工程と、 前記レジストパターン及びエッチングマスク材をマスク
    として前記ＴｉＮ膜、前記Ａｌ合金膜及び前記保護膜を
    エッチングする工程と、 を具備することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 前記フッ素系のエッチングガスが、少な
    くとも炭素とフッ素を含んだガス及びＳＦ6のうちの少
    なくとも一つを含むガスであることを特徴とする請求項
    １〜７のうちいずれか１項記載の半導体装置の製造方
    法。
  9. 【請求項９】 少なくとも炭素とフッ素を含んだガス
    が、ＣＨＦ3、ＣＦ4及びＣ4Ｆ8のうちのいずれかである
    ことを特徴とする請求項８記載の半導体装置の製造方
    法。
  10. 【請求項１０】 前記エッチングマスク膜が、シリコン
    酸化膜、シリコン窒化膜、反射防止膜あるいはそれらの
    複合膜であることを特徴とする請求項２及び請求項５〜
    ７のうちいずれか１項記載の半導体装置の製造方法。
JP2000007012A 2000-01-14 2000-01-14 半導体装置の製造方法 Withdrawn JP2001196377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000007012A JP2001196377A (ja) 2000-01-14 2000-01-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000007012A JP2001196377A (ja) 2000-01-14 2000-01-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001196377A true JP2001196377A (ja) 2001-07-19

Family

ID=18535450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000007012A Withdrawn JP2001196377A (ja) 2000-01-14 2000-01-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001196377A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147846A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp 半導体装置の製造方法
CN100423227C (zh) * 2004-08-18 2008-10-01 株式会社东芝 半导体装置的制造方法
JP2008244479A (ja) * 2007-03-23 2008-10-09 Tokyo Electron Ltd 金属窒化物を乾式エッチングする方法及びシステム
JP2009295992A (ja) * 2009-07-29 2009-12-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置
JP2010062578A (ja) * 2009-10-28 2010-03-18 Renesas Technology Corp 半導体装置の製造方法
US8119537B2 (en) * 2004-09-02 2012-02-21 Micron Technology, Inc. Selective etching of oxides to metal nitrides and metal oxides

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423227C (zh) * 2004-08-18 2008-10-01 株式会社东芝 半导体装置的制造方法
US8119537B2 (en) * 2004-09-02 2012-02-21 Micron Technology, Inc. Selective etching of oxides to metal nitrides and metal oxides
JP2006147846A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp 半導体装置の製造方法
JP4583892B2 (ja) * 2004-11-19 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008244479A (ja) * 2007-03-23 2008-10-09 Tokyo Electron Ltd 金属窒化物を乾式エッチングする方法及びシステム
JP2009295992A (ja) * 2009-07-29 2009-12-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置
JP2010062578A (ja) * 2009-10-28 2010-03-18 Renesas Technology Corp 半導体装置の製造方法
JP4627335B2 (ja) * 2009-10-28 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH05160081A (ja) ドライエッチング方法
JP2000216161A (ja) 無機反射防止膜を使った配線形成方法
JPH05226299A (ja) 半導体装置の製造方法
US6080680A (en) Method and composition for dry etching in semiconductor fabrication
US6211078B1 (en) Method of improving resist adhesion for use in patterning conductive layers
JPH11214370A (ja) アルミニウムを含む金属膜の蝕刻方法及びこれを用いた半導体装置の配線層形成方法
JP2001196377A (ja) 半導体装置の製造方法
JP2001196376A (ja) 半導体装置の製造方法
US6291360B1 (en) Method of etching a layer
JP2639369B2 (ja) 半導体装置の製造方法
US6133145A (en) Method to increase the etch rate selectivity between metal and photoresist via use of a plasma treatment
US5773366A (en) Method for forming wiring
JP2002169302A (ja) 半導体装置の製造方法
JPH1197428A (ja) 金属配線のドライエッチング方法
JPH08236506A (ja) 半導体装置の製造方法
JPH07297281A (ja) 接続孔の製造方法
JPH07321091A (ja) エッチング方法及び配線形成方法
JP2987977B2 (ja) アルミニウム系金属膜のドライエッチング方法
JP2000077386A (ja) パターン形成方法
JPH05217965A (ja) 半導体装置の製造方法
JPH05109673A (ja) 半導体装置の製造方法
JPH11145282A (ja) エッチング方法
JPH11317395A (ja) 半導体装置の製造方法
JP2873759B2 (ja) 半導体装置のウエットエッチング前処理方法
JP3271085B2 (ja) エッチング方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403