JPH05160081A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH05160081A
JPH05160081A JP4043783A JP4378392A JPH05160081A JP H05160081 A JPH05160081 A JP H05160081A JP 4043783 A JP4043783 A JP 4043783A JP 4378392 A JP4378392 A JP 4378392A JP H05160081 A JPH05160081 A JP H05160081A
Authority
JP
Japan
Prior art keywords
etching
mask
antireflection film
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4043783A
Other languages
English (en)
Other versions
JP3371143B2 (ja
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP04378392A priority Critical patent/JP3371143B2/ja
Priority to EP92109297A priority patent/EP0517165B1/en
Priority to DE69221671T priority patent/DE69221671T2/de
Priority to US07/893,059 priority patent/US5326431A/en
Publication of JPH05160081A publication Critical patent/JPH05160081A/ja
Application granted granted Critical
Publication of JP3371143B2 publication Critical patent/JP3371143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【目的】 レジスト・マスクを使用しないドライエッチ
ングを、工程数の増加やウェハの表面段差の増大を招く
ことなく実現する。 【構成】 従来からゲート電極材料やＡｌ配線材料の表
面に形成されている窒素化合物系の薄い反射防止膜をエ
ッチング・マスクとして使用可能とするために、イオウ
系化合物を含むエッチング・ガスを用いる。たとえば、
ＴｉＯＮ反射防止膜パターン６ａをマスクとし、Ｓ2 Ｆ
2 ／Ｈ2 混合ガスを用いてＷポリサイド膜５をエッチン
グすると、該ＴｉＯＮ反射防止膜パターン６ａ中のＮ原
子とＳ2 Ｆ 2 から放出されたＳ原子とが結合してポリチ
アジル（ＳＮ）x が生成し、マスク表面が保護される。
パターン側壁部はＳで保護される。つまり、対マスク選
択比の高い条件で異方性エッチングが可能となる。レジ
スト材料由来の炭素による汚染が防止できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
レジスト・マスクではなく窒素系化合物膜をエッチング
・マスクとして使用することにより、カーボン汚染や下
地選択性の低下を防止し、アフタコロージョンを抑制す
る方法に関する。
【０００２】
【従来の技術】近年のＶＬＳＩ，ＵＬＳＩ等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、ドライエッチングにおいても、高異方性，高速
性，高選択性，低ダメージ性，低汚染性といった諸要求
をいずれをも犠牲にすることなく達成する技術が強く望
まれている。
【０００３】最も一般的なドライエッチング方法では、
所定の形状に形成されたレジスト・マスクを介してその
下の被エッチング材料層をエッチングする。異方性加工
を行うためには、低ガス圧下で高バイアス・パワーを印
加することにより、イオンの平均自由行程と入射エネル
ギーを増大させることが必要である。このとき、高い入
射エネルギーを有するイオンにより有機材料からなるレ
ジスト・マスクがスパッタされてカーボン系の分解生成
物が生ずるが、これはカーボン系ポリマーとなってパタ
ーン側壁部に堆積し、側壁保護効果を発揮して異方性加
工に寄与する。
【０００４】しかしながら、近年、エッチング反応系内
のカーボンにより種々の弊害が発生することが明らかと
なってきた。そのひとつは、カーボンの存在による対酸
化シリコン（ＳｉＯ2 ）選択性の低下である。この現象
は、第３６回応用物理学関係連合講演会（１９８９年春
季），講演予稿集第２分冊５７２ページ，演題番号１ｐ
−Ｌ−７、および月刊セミコンダクターワールド（プレ
スジャーナル社刊）１９９０年１月号，８１〜８４ペー
ジに報告されている。これは、ゲート酸化膜を下地とす
るゲート電極のエッチングをＨＢｒガスを用いて行った
場合でも、理論的にはエッチングされないはずのＳｉＯ
2 ゲート酸化膜が若干エッチングされるという事実に端
を発している。原子間結合エネルギーの大小関係をみる
と、Ｓｉ−Ｏ結合（１１１ｋｃａｌ／ｍｏｌｅ）＞Ｓｉ
−Ｂｒ結合（８８ｋｃａｌ／ｍｏｌｅ）＞Ｓｉ−Ｓｉ結
合（５４ｋｃａｌ／ｍｏｌｅ）である。したがって、Ｈ
Ｂｒを用いてＳｉＯ2 系材料層上でＳｉ系材料層のエッ
チングを行う場合には極めて高い選択比が予想されるの
に、実際には１０〜２０程度の選択比しか得られない。
【０００５】上記の報告では、この低選択比の原因はカ
ーボン汚染にあると論じている。すなわち、カーボンが
ＳｉＯ2 系材料層の表面に吸着すると、原子間結合エネ
ルギーの大きいＣ−Ｏ結合（２５７ｋｃａｌ／ｍｏｌ
ｅ）が生成すると共にＳｉ−Ｏ結合が弱められ、Ｓｉ−
Ｂｒ結合が生成されてしまうのである。上記論文では、
選択比を向上させるために、ＨＢｒを高純度化し、配管
やエッチング・チャンバの構成材料にも留意し、さらに
レジスト・マスクに代えてＳｉＯ2 マスクを使用してい
る。
【０００６】また、カーボンによる別の弊害としては、
アルミニウム（Ａｌ）系材料のエッチングにおけるアフ
タコロージョンの促進が挙げられる。一般にＡｌ系材料
層のドライエッチングは、ＢＣｌ3 ／Ｃｌ2 混合ガスに
代表される塩素系ガスを使用して行われている。この結
果、エッチング後のウェハ上には反応生成物のＡｌＣｌ
3 やエッチング・ガスの分解生成物等が必然的に残留す
る。これらは、ウェハの表面に吸着するのみならず、レ
ジスト・マスクの内部や側壁保護膜として機能したカー
ボン系ポリマーの内部にも吸蔵される。これらの残留塩
素が空気中の水分を吸収して電解質の液滴を形成する
と、この液滴中にＡｌが溶出して腐食が進行するのであ
る。特に近年では、Ａｌ系材料層がバリヤメタルや反射
防止膜等と積層されることが一般化しており、またエレ
クトロマイグレーション対策としてＡｌ系材料層に銅
（Ｃｕ）が添加されるようになってきている。これら
は、むしろアフタコロージョンを促進する要因として働
いてしまう。
【０００７】そこで、本発明者は先に特願平３−３１８
０６号明細書において、ＳＯＧ（スピン・オン・グラ
ス）等からなるＳｉＯ2 系材料層をエッチング・マスク
とし、ウェハを０℃以下に冷却しながらＳ2 Ｃｌ2 やＳ
2 Ｂｒ2 等のハロゲン化イオウを用いてＡｌ系材料層を
エッチングする技術を提案している。この技術によれ
ば、レジスト材料をエッチング・マスクとして使用しな
いので、塩素の残留の場が減少する。しかも、従来のカ
ーボン系ポリマーに代わり、ハロゲン化イオウから放電
分解によりプラズマ中に生成する遊離のイオウ（Ｓ）が
冷却されたウェハの表面に吸着され、パターン側壁部に
堆積するので、このＳの側壁保護効果により異方性加工
も達成される。
【０００８】
【発明が解決しようとする課題】このように、カーボン
による種々の弊害を防止するために、従来からエッチン
グ・マスクとしてＳｉＯ2 系材料層を使用する技術が提
案されている。しかし、ＳｉＯ2 マスクを実際のプロセ
スに適用するにあたっては、解決すべき課題もある。
【０００９】まず、ゲート電極加工においてＳｉＯ2 マ
スクを使用する場合、形成されたゲート電極は最終的に
は層間絶縁膜で被覆されるため、ＳｉＯ2 マスクをその
まま残しておいてもデバイスは一応構成することができ
る。しかし、これではウェハの表面段差が増大し、後工
程において形成される材料層のステップ・カバレージや
フォトリソグラフィの精度を低下させる原因となるの
で、やはりＳｉＯ2 マスクは除去しておきたい。ところ
が、ＳｉＯ2 マスクを除去するためのエッチングを行う
と、薄いゲート酸化膜も同時に除去されてしまうため、
実用的なプロセスとはならない。
【００１０】一方、Ａｌ系材料層のエッチング・マスク
としてＳＯＧマスクを使用する技術は、アフタコロージ
ョンを防止する観点からは極めて優れているが、ＳＯＧ
マスクを形成するための別工程が必要となる。かかる工
程数の増加は、できるだけ抑制したいところである。そ
こで本発明は、レジスト・マスクを使用しない場合に
も、ウェハ表面の段差を増大させたり既存の工程数を増
加させることのないドライエッチング方法を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達成するために提案されるもの
であり、被エッチング材料層の上に窒素を構成元素とし
て含む窒素系化合物膜を選択的に形成する工程と、放電
解離条件下でプラズマ中に遊離のイオウを生成し得るイ
オウ系化合物を含むエッチング・ガスを用い、前記窒素
系化合物膜をマスクとして前記被エッチング材料層をエ
ッチングする工程とを有することを特徴とする。
【００１２】また本発明のドライエッチング方法は、前
記エッチング・ガスが、さらに窒素系化合物を含むこと
を特徴とする。
【００１３】また本発明のドライエッチング方法は、前
記エッチング・ガスがさらにＨ2 ，Ｈ2 Ｓ，シラン系化
合物から選ばれる少なくとも１種類のハロゲン・ラジカ
ル消費性化合物を含むことを特徴とする。
【００１４】さらに、本発明のドライエッチング方法
は、前記窒素系化合物膜が反射防止膜であることを特徴
とする。
【００１５】
【作用】本発明のドライエッチング方法では、エッチン
グ・マスクとして窒素系化合物膜、エッチング・ガスの
主成分としてイオウ系化合物を使用する。上記窒素系化
合物膜がエッチング・マスクとして機能できるのは、イ
オウ系化合物から放電解離によりプラズマ中に生成する
Ｓが、該窒素系化合物膜から供給されるＮ原子と結合
し、その表面に窒化イオウ系化合物の被膜を形成するか
らである。
【００１６】窒素系化合物膜の表面からＮ原子が供給さ
れる機構については、たとえばＳｉ 3 Ｎ4 層の場合につ
いて、菅野卓夫著「半導体プラズマプロセス技術」（産
業図書株式会社刊）Ｐ１３３〜１３４、および昭和５５
年（１９８０年）電気学会論文集第５分冊，Ｓ６−２に
既に論じられている。つまり、プラズマ中に生成したＦ
* 等のラジカルがＳｉ3 Ｎ4 層の表面からＳｉ原子を引
き抜くと、Ｎのダングリング・ボンドが生成し、他の原
子と結合可能な状態となる。
【００１７】本発明では、このＮのダングリング・ボン
ドにプラズマ中に生成したＳが結合して種々の窒化イオ
ウ系化合物が生成する。この生成反応は、スパッタ除去
と競合しているため、窒素系化合物膜の表面におけるエ
ッチング速度が大幅に低下し、高選択比が得られる。こ
のようにして、窒素系化合物膜がエッチング・マスクと
して機能し得るのである。Ｓｉ3 Ｎ4 層以外の窒素系化
合物膜についても、ほぼ同様である。
【００１８】ここで、上記窒化イオウ系化合物として
は、一般式（ＳＮ）xで表されるポリチアジルが最も代
表的なものである。すなわち、最も単純に考えれば、ま
ずＮ原子のダングリング・ボンドにＳが結合するとチア
ジル（Ｎ≡Ｓ）が形成される。このチアジルは、酸素類
似体である一酸化窒素（ＮＯ）の構造から類推して不対
電子を持っており、容易に重合して（ＳＮ）2 ，（Ｓ
Ｎ）4 ，さらには（ＳＮ） x を生成する。（ＳＮ）2 は
２０℃付近で容易に重合して（ＳＮ）4 および（ＳＮ）
x を生成し、３０℃付近で分解する。（ＳＮ）4 は融点
１７８℃，分解温度２０６℃の環状物質である。（Ｓ
Ｎ）x は化学的に安定で１３０℃までは分解しない。本
発明ではウェハの温度が常温以下に制御されているの
で、（ＳＮ）x はウェハ上で安定に存在できる。
【００１９】この他、プラズマ中にＦ* ，Ｃｌ* ，Ｂｒ
* 等のハロゲン・ラジカルが存在している場合には、上
記（ＳＮ）x のＳ原子上にハロゲン原子が結合したハロ
ゲン化チアジルも生成し得る。また、Ｆ* の生成量を制
御するために水素系ガスが添加される場合には、チアジ
ル水素が生成する可能性もある。さらに、条件によって
はＳ4 Ｎ2 （融点２３℃），Ｓ11Ｎ2 （融点１５０〜１
５５℃），Ｓ15Ｎ2 （融点１３７℃），Ｓ16Ｎ2 （融点
１２２℃）等のように分子内のＳ原子数とＮ原子数が不
均衡な環状窒化イオウ化合物、あるいはこれら環状窒化
イオウ化合物のＮ原子上にＨ原子が結合したＳ7 ＮＨ
（融点１１３．５℃），１，３−Ｓ6 （ＮＨ）2 （融点
１３０℃），１，４−Ｓ6 （ＮＨ）2 （融点１３３
℃），１，５−Ｓ6 （ＮＨ）2 （融点１５５℃），１，
３，５−Ｓ5 （ＮＨ）3 （融点１２４℃），１，３，６
−Ｓ5 （ＮＨ）3 （融点１３１℃），Ｓ4 （ＮＨ）
4 （融点１４５℃）等のイミド型の化合物等も生成可能
である。
【００２０】イオウと窒素とを構成元素として含む上述
の窒化イオウ系化合物はすべて、ウェハをおおよそ１３
０℃以上に加熱すれば分解除去されるので、ウェハ上に
残存したりパーティクル汚染を惹起させたりするもので
はない。
【００２１】以上が、本発明の基本となる考え方であ
る。本願では、この窒化イオウ系化合物の生成をさらに
促進する方法も併せて提案する。そのひとつは、上記エ
ッチング・ガスに窒素系化合物を添加して気相中にも窒
化イオウ系化合物を生成させ、これをウェハの表面に堆
積させる方法である。この場合、イオウ系化合物から解
離生成するＳと窒素系化合物から解離生成するＮとが反
応して、プラズマ中に（ＳＮ）x を主体とする種々の窒
化イオウ系化合物が生成する。この気相中の窒化イオウ
系化合物が、固相で生成した窒化イオウ化合物と共に窒
素系化合物膜の表面保護に寄与するのである。
【００２２】いまひとつの方法は、上記エッチング・ガ
スにさらにハロゲン・ラジカル消費性化合物として
Ｈ2 ，Ｈ2 Ｓ，シラン系化合物の少なくともひとつを添
加することである。これは、エッチング反応系の見掛け
上のＳ／Ｘ比〔Ｓ原子数とハロゲン（Ｘ）原子数の比〕
を上昇させ、相対的にＳに富む雰囲気を創出することに
より、窒化イオウ系化合物の生成を促進することを意図
している。
【００２３】このうち、Ｈ2 とＨ2 Ｓは、放電解離して
Ｈ* を生成する。過剰なＸ* （ハロゲン・ラジカル）は
このＨ* に捕捉されてＨＸ（ハロゲン化水素）を生成
し、エッチング装置の排気系統を介して系外へ除去され
るので、エッチング反応系のＳ／Ｘ比が上昇する。特に
Ｈ2 Ｓは、自身がＳ供給源でもあるため、Ｓ／Ｘ比の上
昇効果が大きい。
【００２４】また、シラン系化合物は、放電解離してＨ
* の他にＳｉ* を生成する。これら両ラジカルが共にＸ
* の捕捉に寄与し、ＨＸ，ＳｉＸn 等の形で系外へ除去
するため、やはりＳ／Ｘ比を効果的に上昇させることが
できる。
【００２５】ところで、本発明においてエッチング・マ
スクとして使用する窒素系化合物膜は、プロセスの種類
によっては特別に余分の形成工程を設けなくとも、ほぼ
標準的に使用されている場合がある。典型的な例は、Ｗ
Ｓｉx 層のような高融点金属シリサイド層やＡｌ系材料
層等の表面に形成されている反射防止膜である。近年の
ように半導体装置のデザイン・ルールが縮小され、パタ
ーン寸法がフォトリソグラフィの露光波長に近づいてく
ると、上述のように光反射率の高い材料層の上では反射
光の影響が強く現れ易い。そこで、反射防止膜を使用し
てレジスト・パターンの変形や寸法変換差の発生を防止
するのである。反射防止膜として使用されている窒素系
化合物膜にはＴｉＯＮ，ＴｉＮ，Ｓｉ3 Ｎ4 等があり、
これらをエッチング・マスクとして使用すれば、既存の
プロセスに比べて何ら工程増を伴わずに本発明を実施す
ることができる。
【００２６】このように本発明は、エッチング・マスク
としての用途が従来知られていなかった窒素系化合物膜
を、イオウ系化合物を含むエッチング・ガスと組み合わ
せることにより、エッチング・マスクとして使用可能と
した点を大きな特徴としている。したがって、レジスト
・マスクに起因する種々の弊害を防止することができ
る。すなわち、カーボンの存在による対ＳｉＯ2 選択比
の低下や、カーボン系ポリマーによるパーティクルの増
加、あるいはカーボン系ポリマー内部の残留塩素による
アフタコロージョンの促進等が本質的に生じないのであ
る。
【００２７】
【実施例】以下、本発明の具体的な実施例について説明
する。
【００２８】実施例１ 本実施例は、本発明をゲート電極加工に適用し、Ｓ2 Ｆ
2 ／Ｈ2 混合ガスを用い、ＴｉＯＮ反射防止膜を介して
Ｗポリサイド膜をエッチングした例である。このプロセ
スを、図１を参照しながら説明する。
【００２９】まず、図１（ａ）に示されるように、一例
としてシリコン基板１上に熱酸化によりゲート酸化膜２
を層厚８ｎｍに形成し、さらにゲート電極となるＷポリ
サイド膜５を形成した。このＷポリサイド膜５は、下層
側から上層側へ向かって順に、ｎ型不純物を含有する層
厚１００ｎｍの多結晶シリコン層３と層厚１００ｎｍの
ＷＳｉx 層４とが積層されてなるものである。上記Ｗポ
リサイド膜５の上には反応性スパッタリングによりＴｉ
ＯＮ反射防止膜６を層厚４０ｎｍに被着し、さらに化学
増幅系フォトレジスト材料からなる幅０．３５μｍのレ
ジスト・マスク７をパターニングにより形成した。この
パターニングは、ＫｒＦエキシマ・レーザ・リソグラフ
ィとアルカリ現像により行ったが、ＴｉＯＮ反射防止膜
６により下地のＷＳｉx 層４からの反射光の影響が低減
されたので、形成されたレジスト・マスク７は極めて良
好な異方性形状を有していた。これを被エッチング基板
（ウェハ）とする。
【００３０】次に、上記ウェハをマグネトロン型ＲＩＥ
（反応性イオン・エッチング）装置にセットし、一例と
して下記の条件で上記レジスト・マスク７を介してＴｉ
ＯＮ反射防止膜６をエッチングした。 ｃ−Ｃ4 Ｆ8 流量 ５０ＳＣＣＭ Ｏ2 流量 ５ＳＣＣＭ ガス圧 １．３Ｐａ（１０ｍＴｏｒｒ） ＲＦパワー密度 ３．１Ｗ／ｃｍ2 （２ＭＨｚ） 上記ｃ−Ｃ4 Ｆ8 （オクタフルオロシクロブタン）は、
１分子から複数個のＣＦx + を生成してイオン・アシス
ト反応による高速エッチングに寄与する。また、堆積性
ガスを添加しなくても自らの炭素骨格構造に由来してエ
ッチング反応系のＣ／Ｆ比（Ｃ原子数とＦ原子数の比）
を十分に大きく維持し、下地選択性や異方性を高める作
用を有する。上記ＴｉＯＮ反射防止膜６は、ＴｉＯx Ｆ
y 等の形で除去された。
【００３１】さらに、ウェハをプラズマ・アッシング装
置に移設し、通常のＯ2 プラズマ・アッシング条件によ
りレジスト・マスク７を除去した。これにより、図１
（ｂ）に示されるように、ウェハ上にはＴｉＯＮ反射防
止膜パターン６ａが露出した。つまり、既に反射防止膜
としての役割を終えたＴｉＯＮ反射防止膜６をパターニ
ングして、エッチング・マスクを作成したわけである。
【００３２】次に、上記ウェハをＲＦバイアス印加型の
有磁場マイクロ波プラズマ・エッチング装置のウェハ載
置電極上にセットし、該ウェハ載置電極に内蔵される冷
却配管にチラー等の冷却設備からエタノール冷媒を供給
した。この状態で、一例として下記の条件で上記Ｗポリ
サイド膜５をエッチングした。 Ｓ2 Ｆ2 流量 ２０ＳＣＣＭ Ｈ2 流量 ５ＳＣＣＭ ガス圧 １．３Ｐａ（１０ｍＴｏｒｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ５Ｗ（４００ｋＨｚ） ウェハ温度 −５０℃ ここで、上記Ｓ2 Ｆ2 ／Ｈ2 混合ガスは、本発明者が先
に特願平３−２１０５１６号明細書において、シリコン
系材料層のエッチング用ガスとして提案した混合ガスの
ひとつであり、極めて有効な脱ＣＦＣガス（クロロフル
オロカーボン・ガス）対策を提供するものである。Ｓ2
Ｆ2 から生成するＦ* は、シリコン系材料層の主エッチ
ング種として寄与し、このＦ* によるラジカル反応がＳ
Ｆx + ，Ｓ+ 等のイオンによりアシストされる機構でエ
ッチングが進行する。Ｈ2 を添加しているのは、プラズ
マ中にＨ* を生成させることにより過剰なＦ* を捕捉し
てＨＦの形で除去し、エッチング系内のＳ／Ｆ比（Ｓ原
子数とＦ原子数の比）を上昇させるためである。Ｗポリ
サイド膜５の場合、下層側の多結晶シリコン層３の方が
上層側のＷＳｉx 層４よりもＦ* の攻撃を受け易いの
で、上述のようにＳ／Ｆ比を制御してラジカル性を低減
させることにより、多結晶シリコン層３へのアンダカッ
トの発生を防止しているわけである。
【００３３】また、過剰なＦ* を消費することは、ゲー
ト酸化膜２に対する選択性を向上させる観点からも有利
である。しかも、上述のエッチング条件ではウェハの低
温化によりＦ* の反応性が抑制され、また低バイアス化
によりイオン入射エネルギーが低減されているので、極
めて高い下地選択性が得られる。
【００３４】Ｓ2 Ｆ2 のもうひとつの重要な特徴は、同
じくフッ化イオウでも従来から最も良く知られているＳ
Ｆ6 と比べて分子のＳ／Ｆ比が高く、プラズマ中に遊離
のＳを生成できる点である。生成したＳは、常温以下に
温度制御された被エッチング基板（ウェハ）の表面に吸
着される。ここで、上記ＴｉＯＮ反射防止膜パターン６
ａの表面には窒化イオウ系化合物が生成した。この窒化
イオウ系化合物の推定される生成機構は、まずプラズマ
中のＦ* の作用によりＴｉ原子がＴｉＯx Ｆy 等の形で
引き抜かれると同時にＮ原子のダングリング・ボンドが
生成し、このダングリング・ボンドにプラズマ中のＳが
結合するというものである。図１（ｃ）では、上記窒化
イオウ系化合物として、ポリチアジル（ＳＮ）x が形成
された状態を模式的に表してある。窒化イオウ系化合物
の堆積により、ＴｉＯＮ反射防止膜パターン６ａの表面
におけるエッチング速度は大幅に低下した。これが、Ｔ
ｉＯＮ反射防止膜パターン６ａがエッチング・マスクと
して機能し得るメカニズムである。
【００３５】一方、原理的にイオンの入射が起こらない
パターン側壁部においては、プラズマ中のＳがそのまま
堆積して側壁保護効果を発揮した。かかる機構により、
良好な異方性形状を有するゲート電極５ａが形成され
た。なお、エッチング後の各材料層パターンは、エッチ
ング前の各材料層の符号に添字ａを付して表示してあ
る。
【００３６】次に、ウェハをプラズマ・アッシング装置
に移設し、通常のＯ2 プラズマ・アッシングを行う条件
でＯ2 プラズマ処理を行った。この結果、図１（ｄ）に
示されるように、ＴｉＯＮ反射防止膜パターン６ａ上の
窒化イオウ系化合物はＮＯx ，Ｎ2 ，Ｓ，ＳＯx等の形
で除去され、パターン側壁部に堆積していたＳは昇華、
もしくはＳＯx の形で除去され、何らパーティクル汚染
を発生させることはなかった。
【００３７】なお、窒化イオウ系化合物の多くはおおよ
そ１３０℃以上に加熱すれば分解し、またＳもおおよそ
９０℃以上で昇華するので、Ｏ2 プラズマ処理の代わり
にたとえば１５０℃程度のウェハ加熱を行っても良い。
【００３８】本発明ではゲート電極加工にレジスト・マ
スクを使用しないため、従来のプロセスにおいて問題と
なっていたカーボン系ポリマーによる汚染や、ゲート酸
化膜に対する選択性低下等の問題を回避することができ
る。また、気相中からの生成物（Ｓ）を利用して側壁保
護を行うため高いイオン入射エネルギーは不要であり、
このことによっても下地選択性を高めることができる。
【００３９】エッチング・マスクとして使用したＴｉＯ
Ｎ反射防止膜パターン６ａは、層厚がゲート電極５ａの
１／５程度であるため、このまま残して層間絶縁膜の一
部として使用しても、ウェハの表面段差を極端に増大さ
せることはない。なお、本実施例では窒素系化合物膜が
ＴｉＯＮ反射防止膜である場合について説明したが、た
とえばプラズマＣＶＤ法により形成されたＳｉ3 Ｎ4 反
射防止膜を用いた場合にも、同様のメカニズムでこれを
エッチング・マスクとして使用し、ゲート電極加工を行
うことができる。
【００４０】実施例２ 本実施例は、本発明を実施例１と同様のゲート加工に適
用し、Ｓ2 Ｆ2 ／Ｈ2 Ｓ混合ガスを用い、ＴｉＯＮ反射
防止膜を介してＷポリサイド膜をエッチングした例であ
る。
【００４１】ＴｉＯＮ反射防止膜パターン６ａが形成さ
れるまでの工程は、実施例１で述べたとおりである。次
に、上記ウェハをＲＦバイアス印加型の有磁場マイクロ
波プラズマ・エッチング装置にセットし、Ｗポリサイド
膜５を一例として下記の条件でエッチングした。
【００４２】 Ｓ2 Ｆ2 流量 ２０ＳＣＣＭ Ｈ2 Ｓ流量 ５ＳＣＣＭ ガス圧 １．３Ｐａ（１０ｍＴｏｒｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ５Ｗ（４００ｋＨｚ） ウェハ温度 −３０℃ ここで使用されているＨ2 Ｓは、Ｈ* の供給源であると
同時にＳの供給源でもあり、実施例１で使用したＨ2 よ
りもさらに高いＳ／Ｆ比の上昇効果を有するものであ
る。実際、ウェハ温度を実施例１よりも２０℃高めても
（ＳＮ）x 等の窒化イオウ系化合物やＳの側壁保護膜が
形成され、対マスク選択性および異方性に優れるゲート
電極加工を行うことができた。
【００４３】実施例３ 本実施例では、ＴｉＯＮ反射防止膜のパターンをマスク
とするＷポリサイド膜のエッチングを２段階化し、Ｓ2
Ｆ2 ／Ｎ2 混合ガスによりＷＳｉx 層をエッチングした
後、Ｓ2 Ｂｒ2 ／Ｎ2 混合ガスを用いて多結晶シリコン
層をエッチングした例である。このプロセスを、図２を
参照しながら説明する。なお、図２の参照符号は、図１
と共通である。
【００４４】本実施例でエッチング・サンプルとして使
用したウェハは図２（ａ）に示されるものであり、実施
例１で上述した工程によりＴｉＯＮ反射防止膜パターン
６ａが形成されている。このウェハをＲＦバイアス印加
型の有磁場マイクロ波プラズマ・エッチング装置のウェ
ハ載置電極上にセットし、一例として下記の条件でまず
ＷＳｉx 層４をエッチングした。
【００４５】 Ｓ2 Ｆ2 流量 １０ＳＣＣＭ Ｎ2 流量 １０ＳＣＣＭ ガス圧 １．３Ｐａ（１０ｍＴｏｒｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ５Ｗ（４００ｋＨｚ） ウェハ温度 −２０℃ ここで、ＴｉＯＮ反射防止膜パターン６ａの表面が窒化
イオウ系化合物で被覆される機構は、実施例１で上述し
たとおりである。本実施例では、エッチング・ガスにさ
らにＮ2 が添加されていることから、プラズマ中にも窒
化イオウ系化合物が生成し、−２０℃に維持されたウェ
ハの表面のうちイオンの垂直入射が原理的に起こらない
パターンの側壁部に堆積した。この窒化イオウ系化合物
の側壁保護効果により、図２（ｂ）に示されるように、
良好な異方性形状を有するＷＳｉ x パターン４ａが形成
された。
【００４６】次に、エッチング条件を一例として下記の
ように切り替え、多結晶シリコン層３をエッチングし
た。 Ｓ2 Ｂｒ2 流量 １０ＳＣＣＭ Ｎ2 流量 １０ＳＣＣＭ ガス圧 １．３Ｐａ（１０ｍＴｏｒｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー １５Ｗ（４００ｋＨｚ） ウェハ温度 −２０℃ ここで、ハロゲン化イオウをＳ2 Ｆ2 からＳ2 Ｂｒ2 に
切り換えたのは、エッチング反応系からＦ* を排除し、
Ｓ2 Ｂｒ2 から生成するＢｒ* を主エッチング種とする
ことにより、下地のゲート酸化膜２に対する選択性を向
上させるためである。窒化イオウ系化合物の生成機構は
上述のとおりである。この結果、図２（ｃ）に示される
ように、良好な異方性形状を有するゲート電極５ａが形
成された。
【００４７】次に、ウェハをプラズマ・アッシング装置
に移設し、通常のＯ2 プラズマ・アッシングを行う条件
でＯ2 プラズマ処理を行った。この結果、図２（ｄ）に
示されるように、ウェハ上に堆積した窒化イオウ系化合
物はＳ，ＮＯx ，Ｎ2 ，ＳＯ x 等の形で除去され、何ら
パーティクル汚染を発生させることはなかった。
【００４８】実施例４ 本実施例では、Ｓ2 Ｆ2 ／Ｎ2 ／Ｈ2 混合ガスを用い、
ＴｉＯＮ反射防止膜のパターンをマスクとしてＷポリサ
イド膜をエッチングした例である。まず、図２（ａ）に
示されるウェハをＲＦバイアス印加型の有磁場マイクロ
波プラズマ・エッチング装置にセットし、一例として下
記の条件でＷポリサイド膜５をエッチングした。
【００４９】 Ｓ2 Ｆ2 流量 ２０ＳＣＣＭ Ｎ2 流量 １０ＳＣＣＭ Ｈ2 流量 １０ＳＣＣＭ ガス圧 １．３Ｐａ（１０ｍＴｏｒｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ５Ｗ（４００ｋＨｚ） ウェハ温度 ０℃ 本実施例では、エッチング・ガスにＨ2 を添加すること
によりエッチング反応系の見掛け上のＳ／Ｆ比を上昇さ
せているので、実施例３のようにエッチングを２段階化
しなくても、図２（ｃ）に示されるように異方性形状を
有するゲート電極５ａを形成することができた。
【００５０】実施例５ 本実施例は、本発明をバリヤメタル構造を有するＡｌ配
線加工に適用し、Ｓ2 Ｃｌ2 を用い、ＴｉＯＮ反射防止
膜を介してＡｌ−１％Ｓｉ層をエッチングした後、バリ
ヤメタルをＮＦ3 ／Ｏ2 混合ガスを用いてエッチングし
た例である。このプロセスを、図３を参照しながら説明
する。
【００５１】まず、図３（ａ）に示されるように、一例
としてシリコン基板１１上にスパッタリング法により層
厚１００ｎｍのバリヤメタル１４、層厚４００ｎｍのＡ
ｌ−１％Ｓｉ層１５、層厚４０ｎｍのＴｉＯＮ反射防止
膜１６を順次形成した。ここで、上記バリヤメタル１４
は、下層側から上層側へ向かって順に、層厚３０ｎｍの
Ｔｉ層１２と層厚７０ｎｍのＴｉＯＮ層１３とが積層さ
れてなるものである。上記ＴｉＯＮ反射防止膜１６の上
には、さらに化学増幅系フォトレジスト材料からなるレ
ジスト・マスク１７をパターニングにより形成した。
【００５２】次に、上記ウェハをヘキソード型ＲＩＥ装
置にセットし、上記レジスト・マスク１７を介してＴｉ
ＯＮ反射防止膜１６を一例として下記の条件でエッチン
グした。 ｃ−Ｃ4 Ｆ8 流量 ７０ＳＣＣＭ Ｏ2 流量 １０ＳＣＣＭ ガス圧 ６．７Ｐａ（５０ｍＴｏｒｒ） ＲＦパワー密度 ４．２Ｗ／ｃｍ2 （２ＭＨｚ） さらに、通常のＯ2 プラズマ・アッシングの条件にてレ
ジスト・マスク１７を除去し、図３（ｂ）に示されるよ
うにＴｉＯＮ反射防止膜パターン１６ａを形成した。
【００５３】次に、ウェハをＲＦバイアス印加型の有磁
場マイクロ波プラズマ・エッチング装置のウェハ載置電
極上にセットし、一例として下記の条件でＡｌ−１％Ｓ
ｉ層１５をエッチングした。 Ｓ2 Ｃｌ2 流量 ２０ＳＣＣＭ ガス圧 １．３Ｐａ（１０ｍＴｏｒｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ５０Ｗ（２ＭＨｚ） ウェハ温度 −３０℃ ここで、上記Ｓ2 Ｃｌ2 は、本発明者が先に特願平３−
２１０５１６号明細書において、シリコン系材料層およ
びＡｌ系材料層のエッチング用ガスとして提案したハロ
ゲン化イオウのひとつである。Ｓ2 Ｃｌ2 から生成する
Ｃｌ* は、Ａｌ系材料層の主エッチング種として寄与
し、このラジカル反応がＳＣｌx + ，Ｓ+ ，Ｃｌ+ 等の
イオンによりアシストされる機構でエッチングが進行す
る。
【００５４】また、Ｓ2 Ｃｌ2 からは前述のＳ2 Ｆ2 と
同様、放電解離によりプラズマ中に遊離のＳが生成し、
これがＴｉＯＮ反射防止膜パターン１６ａの表面に窒化
イオウ系化合物を生成した。図３（ｃ）では、上記窒化
イオウ系化合物として、ポリチアジル（ＳＮ）xが形成
された状態を模式的に表してある。また、パターン側壁
部にはＳがそのまま堆積し、側壁保護効果を発揮した。
これらの機構は、実施例１で上述したとおりである。
【００５５】Ａｌ−１％Ｓｉ層１５のエッチングがほぼ
終了して下地のＴｉＯＮ層１３が露出すると、該ＴｉＯ
Ｎ層１３の表面にも同様の機構により窒化イオウ系化合
物が生成し、この表面におけるエッチング速度が大幅に
低下した。この結果、良好な異方性形状を有するＡｌ系
配線パターン１５ａが形成され、約３０の下地選択比が
達成された。
【００５６】次に、同じく有磁場マイクロ波プラズマ・
エッチング装置を使用し、一例として下記の条件で上記
ＴｉＯＮ反射防止膜パターン１６ａおよびバリヤメタル
１４をエッチングした。 ＮＦ3 流量 ５０ＳＣＣＭ Ｏ2 流量 ５ＳＣＣＭ ガス圧 １．３Ｐａ（１０ｍＴｏｒｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー １００Ｗ（２ＭＨｚ） ウェハ温度 −３０℃ この過程では、Ｔｉを含む材料層がＴｉＯx Ｆy 等の形
で揮発除去された。また、ＴｉＯＮ反射防止膜パターン
１６ａおよびＴｉＯＮ層１３の表面にそれぞれ堆積して
いた窒化イオウ系化合物はＮＯx ，Ｎ2 ，Ｓ，ＳＯx 等
の形で除去され、パターン側壁部に堆積していたＳは昇
華、もしくはＳＯx の形で除去された。したがって、パ
ーティクル汚染が発生することはなかった。
【００５７】上述の工程を経たウェハを大気中に放置し
た場合、７２時間後にもアフタコロージョンの発生は認
められなかった。これは、レジスト・マスクを使用する
従来のプロセスにおいて、大気開放直後にアフタコロー
ジョンが発生していたのとは極めて好対照である。レジ
スト・マスクを使用した場合には、マスク自身、および
その分解生成物からなる側壁保護膜中に塩素が大量に吸
蔵されてしまうが、本発明ではエッチング・マスクや側
壁保護膜が残留塩素を取り込まないからである。
【００５８】また、バリヤメタル１４のエッチング時に
ＴｉＯＮ反射防止膜パターン１６ａが除去できることの
意味も大きい。すなわち、Ａｌ系配線パターンが多層膜
により構成されるようになると、異種材料層の界面も塩
素が残留する恰好の場となるが、この界面の数を減らす
ことがアフタコロージョンの抑制に大きく寄与するから
である。
【００５９】実施例６ 本実施例は、Ｓ2 Ｃｌ2 ／Ｎ2 混合ガスを用い、ＴｉＯ
Ｎ反射防止膜のパターンをマスクとしてＡｌ−１％Ｓｉ
層をエッチングした例である。このプロセスを、図３
（ｂ）および図４を参照しながら説明する。まず、図３
（ｂ）に示されるように、実施例５と同様の工程により
ＴｉＯＮ反射防止膜パターン１６ａの形成されたウェハ
をＲＦバイアス印加型の有磁場マイクロ波プラズマ・エ
ッチング装置にセットし、一例として下記の条件でＡｌ
−１％Ｓｉ層１５をエッチングした。
【００６０】 Ｓ2 Ｃｌ2 流量 ２０ＳＣＣＭ Ｎ2 流量 １０ＳＣＣＭ ガス圧 １．３Ｐａ（１０ｍＴｏｒｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー １０Ｗ（２ＭＨｚ） ウェハ温度 ２０℃ 本実施例におけるエッチングの機構は、ほぼ実施例５で
上述したとおりであるが、イオン・アシスト反応にはＮ
+ 等の寄与が加わる。また、窒化イオウ系化合物が気相
中からも供給されることから、ＴｉＯＮ反射防止膜パタ
ーン６ａや下地のＴｉＯＮ層１３に対する選択性が約４
０に向上した。さらに、該窒化イオウ系化合物がパター
ン側壁部にも堆積する結果、側壁保護効果も強化され
た。したがって、実施例５よりもＲＦバイアス・パワー
が低く、かつウェハ温度が高いにも係わらず、良好な異
方性形状を有するＡｌ系配線パターン１５ａを形成する
ことができた。
【００６１】以上、本発明を６例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば放電解離条件下で遊離のＳを生
成するイオウ系化合物としては、被エッチング材料層の
種類に応じて他の化合物を使用することもできる。たと
えば被エッチング材料層がシリコン系化合物である場合
には、上述のＳ2 Ｆ2 の他にもＳＦ2 ，ＳＦ4 ，Ｓ2 Ｆ
10等のフッ化イオウ、あるいはＳ3 Ｃｌ2 ，Ｓ2 Ｃ
ｌ2 ，ＳＣｌ2 等の塩化イオウ、Ｓ3 Ｂｒ2 ，Ｓ2Ｂｒ
2 ，ＳＢｒ2 等の臭化イオウ、フッ化チオニル（ＳＯＦ
2 ）、塩化チオニル（ＳＯＣｌ2 ）、臭化チオニル（Ｓ
ＯＢｒ2 ）等を使用することができる。被エッチング材
料層がＡｌ系化合物である場合には、上述の化合物群か
らＦ原子を含む化合物を除いたものを使用することがで
きる。また、エッチング反応系のＳ／Ｘ比を増大させる
ためのハロゲン・ラジカル消費性化合物としては、上述
のＨ2 ，Ｈ2 Ｓの他、ＳｉＨ4 等のシラン系化合物を使
用しても基本的には同様の結果が期待できる。
【００６２】また、エッチング・ガスに添加する窒素系
化合物としては、上述のＮ2 の他、ＮＦ3 等を使用して
も良い。ＮＨ3 は、Ｓと反応して固体状の硫化アンモニ
ウムを生成させる虞れがあるので、好ましくない。さら
に、エッチング・ガスにはスパッタリング効果，冷却効
果，希釈効果を得る目的でＨｅ，Ａｒ等の希ガスが添加
されていても良い。
【００６３】
【発明の効果】以上の説明からも明らかなように、本発
明のドライエッチング方法によれば、従来から反射防止
膜として使用されている窒素系化合物膜をエッチング・
マスクとしても使用し、その下のシリコン系材料層やＡ
ｌ系材料層をエッチングすることが可能となる。つま
り、レジスト・マスクが不要となるので、カーボンに起
因するパーティクル汚染や対ＳｉＯ2 下地選択性の低下
を防止し、アフタコロージョンを抑制することができ
る。しかも、工程数は増加しない。
【００６４】また、窒素系化合物膜が反射防止膜である
場合、この反射防止膜は通常被エッチング材料層の数分
の１ないし１０分の１程度の厚さしかない薄い層である
ため、エッチング終了後にそのまま残して層間絶縁膜の
一部として使用したとしても、ウェハの表面段差を極端
に増大させることはない。特に、本発明をバリヤメタル
構造を有するＡｌ配線加工に適用した場合には、バリヤ
メタルのエッチング時に窒素系化合物膜を同時に除去で
きるので、ウェハの表面段差は全く増大しない。
【００６５】さらに、被エッチング材料層のエッチング
はイオウ系化合物、もしくはこれに窒素系化合物を添加
したエッチング・ガスを用いて行うので、Ｓまたは窒化
イオウ系化合物による側壁保護が可能となり、イオン入
射エネルギーを低減させた条件でも異方性加工が実現で
きる。しかも、このＳや窒化イオウ系化合物はエッチン
グ終了後に容易に昇華または分解除去することができ、
パーティクル汚染の原因とはならない。
【００６６】したがって、本発明は微細なデザイン・ル
ールにもとづいて設計され、高集積度、高性能、高信頼
性を要求される半導体装置の製造に好適であり、その産
業上の価値は極めて大きい。
【図面の簡単な説明】
【図１】本発明をゲート電極加工に適用したプロセス例
をその工程順にしたがって示す模式的断面図であり、
（ａ）はＴｉＯＮ反射防止膜上にレジスト・マスクが形
成された状態、（ｂ）はＴｉＯＮ反射防止膜パターンが
形成された状態、（ｃ）はＷポリサイド膜がエッチング
された状態、（ｄ）はウェハ上に堆積した（ＳＮ） x と
Ｓが分解もしくは昇華除去された状態をそれぞれ表す。
【図２】本発明をゲート電極加工に適用した他のプロセ
ス例をその工程順にしたがって示す模式的断面図であ
り、（ａ）はＴｉＯＮ反射防止膜パターンが形成された
状態、（ｂ）はＷＳｉx 層がエッチングされた状態、
（ｃ）は多結晶シリコン層がエッチングされた状態、
（ｄ）はウェハ上に堆積した（ＳＮ）x が分解もしくは
昇華除去された状態をそれぞれ表す。
【図３】本発明をバリヤメタル構造を有するＡｌ配線加
工に適用したプロセス例をその工程順にしたがって示す
模式的断面図であり、（ａ）はＴｉＯＮ反射防止膜上に
レジスト・マスクが形成された状態、（ｂ）はＴｉＯＮ
反射防止膜パターンが形成された状態、（ｃ）はＡｌ−
１％Ｓｉ層がエッチングされた状態、（ｄ）はＴｉＯＮ
反射防止膜パターン，バリヤメタル，Ｓ，（ＳＮ）x が
除去された状態をそれぞれ表す。
【図４】本発明をバリヤメタル構造を有するＡｌ配線加
工に適用した他のプロセス例において、Ａｌ−１％Ｓｉ
層がエッチングされた状態を示す模式的断面図である。
【符号の説明】
１，１１ ・・・シリコン基板 ２ ・・・ゲート酸化膜 ３ ・・・多結晶シリコン層 ４ ・・・ＷＳｉx 層 ５ ・・・Ｗポリサイド膜 ５ａ ・・・ゲート電極 ６，１６ ・・・ＴｉＯＮ反射防止膜 ６ａ，１６ａ・・・ＴｉＯＮ反射防止膜パターン ７，１７ ・・・レジスト・マスク １２ ・・・Ｔｉ層 １３ ・・・ＴｉＯＮ層 １４ ・・・バリヤメタル １５ ・・・Ａｌ−１％Ｓｉ層 １５ａ ・・・Ａｌ系配線パターン

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 被エッチング材料層の上に窒素を構成元
    素として含む窒素系化合物膜を選択的に形成する工程
    と、 放電解離条件下でプラズマ中に遊離のイオウを生成し得
    るイオウ系化合物を含むエッチング・ガスを用い、前記
    窒素系化合物膜をマスクとして前記被エッチング材料層
    をエッチングする工程とを有することを特徴とするドラ
    イエッチング方法。
  2. 【請求項２】 前記エッチング・ガスが窒素系化合物を
    含むことを特徴とする請求項１記載のドライエッチング
    方法。
  3. 【請求項３】 前記エッチング・ガスがＨ2 ，Ｈ2 Ｓ，
    シラン系化合物から選ばれる少なくとも１種類のハロゲ
    ン・ラジカル消費性化合物を含むことを特徴とする請求
    項１または請求項２記載のドライエッチング方法。
  4. 【請求項４】 前記窒素系化合物膜が反射防止膜である
    ことを特徴とする請求項１記載ないし請求項３のいずれ
    か１項に記載のドライエッチング方法。
JP04378392A 1991-06-03 1992-02-28 ドライエッチング方法 Expired - Fee Related JP3371143B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP04378392A JP3371143B2 (ja) 1991-06-03 1992-02-28 ドライエッチング方法
EP92109297A EP0517165B1 (en) 1991-06-03 1992-06-02 Dry etching method utilizing (SN)x polymer mask
DE69221671T DE69221671T2 (de) 1991-06-03 1992-06-02 Trockenätzverfahren mit einer (SN)x Polymer-Maske
US07/893,059 US5326431A (en) 1991-06-03 1992-06-03 Dry etching method utilizing (SN)x polymer mask

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP15747991 1991-06-03
JP3-290492 1991-10-11
JP3-157479 1991-10-11
JP29049291 1991-10-11
JP04378392A JP3371143B2 (ja) 1991-06-03 1992-02-28 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH05160081A true JPH05160081A (ja) 1993-06-25
JP3371143B2 JP3371143B2 (ja) 2003-01-27

Family

ID=27291666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04378392A Expired - Fee Related JP3371143B2 (ja) 1991-06-03 1992-02-28 ドライエッチング方法

Country Status (4)

Country Link
US (1) US5326431A (ja)
EP (1) EP0517165B1 (ja)
JP (1) JP3371143B2 (ja)
DE (1) DE69221671T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643833A (en) * 1993-08-31 1997-07-01 Sony Corporation Method of making a contact hole in a semiconductor device
US6137175A (en) * 1994-07-04 2000-10-24 Yamaha Corporation Semiconductor device with multi-layer wiring
KR100374955B1 (ko) * 2000-02-16 2003-03-06 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
KR100439770B1 (ko) * 1997-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 장치의 제조방법
JP2007129116A (ja) * 2005-11-07 2007-05-24 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
KR100989107B1 (ko) * 2003-03-31 2010-10-25 인터내셔널 비지니스 머신즈 코포레이션 다층 포토레지스트 건식 현상을 위한 방법 및 장치
US8048325B2 (en) 2003-03-31 2011-11-01 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191407B2 (ja) * 1991-08-29 2001-07-23 ソニー株式会社 配線形成方法
US5176792A (en) * 1991-10-28 1993-01-05 At&T Bell Laboratories Method for forming patterned tungsten layers
JP3198586B2 (ja) * 1992-02-14 2001-08-13 ソニー株式会社 ドライエッチング方法
JPH06140396A (ja) * 1992-10-23 1994-05-20 Yamaha Corp 半導体装置とその製法
JP2804700B2 (ja) * 1993-03-31 1998-09-30 富士通株式会社 半導体装置の製造装置及び半導体装置の製造方法
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
JPH0786244A (ja) * 1993-09-13 1995-03-31 Sony Corp ドライエッチング方法
KR960005761A (ko) * 1994-07-27 1996-02-23 이데이 노부유끼 반도체장치
WO1996027899A1 (en) * 1995-03-08 1996-09-12 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
EP0740330A3 (en) * 1995-04-28 1998-05-13 Texas Instruments Incorporated Method for reducing the standing wave effect in a photolithography process
JP3538970B2 (ja) * 1995-05-24 2004-06-14 ヤマハ株式会社 配線形成法
US7294578B1 (en) 1995-06-02 2007-11-13 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US5950092A (en) * 1995-06-02 1999-09-07 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US6716769B1 (en) 1995-06-02 2004-04-06 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US6150250A (en) * 1995-07-05 2000-11-21 Yamaha Corporation Conductive layer forming method using etching mask with direction <200>
US5644153A (en) * 1995-10-31 1997-07-01 Micron Technology, Inc. Method for etching nitride features in integrated circuit construction
US5672243A (en) * 1995-11-28 1997-09-30 Mosel Vitelic, Inc. Antireflection coating for highly reflective photolithographic layers comprising chromium oxide or chromium suboxide
KR100510158B1 (ko) 1996-10-30 2005-08-25 고교기쥬쯔잉초가다이효스루니혼고쿠 드라이 에칭용 가스 조성물 및 드라이 에칭 방법
JP3409984B2 (ja) * 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
TWI246633B (en) 1997-12-12 2006-01-01 Applied Materials Inc Method of pattern etching a low k dielectric layen
US6183940B1 (en) 1998-03-17 2001-02-06 Integrated Device Technology, Inc. Method of retaining the integrity of a photoresist pattern
US6403488B1 (en) * 1998-03-19 2002-06-11 Cypress Semiconductor Corp. Selective SAC etch process
US6103623A (en) * 1998-10-05 2000-08-15 Vanguard International Semiconductor Corporation Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
US6136679A (en) * 1999-03-05 2000-10-24 Taiwan Semiconductor Manufacturing Company Gate micro-patterning process
US6551942B2 (en) 2001-06-15 2003-04-22 International Business Machines Corporation Methods for etching tungsten stack structures
US6703297B1 (en) 2002-03-22 2004-03-09 Advanced Micro Devices, Inc. Method of removing inorganic gate antireflective coating after spacer formation
DE10231533A1 (de) * 2002-07-11 2004-01-29 Infineon Technologies Ag Verfahren zur Metallstrukturierung
US6886573B2 (en) * 2002-09-06 2005-05-03 Air Products And Chemicals, Inc. Plasma cleaning gas with lower global warming potential than SF6
US7344991B2 (en) 2002-12-23 2008-03-18 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development
KR101792165B1 (ko) 2012-12-18 2017-10-31 시스타 케미칼즈 인코포레이티드 박막 증착 반응기 및 박막 층의 반응계내 건식 세정 공정 및 방법
US10607850B2 (en) * 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330384A (en) * 1978-10-27 1982-05-18 Hitachi, Ltd. Process for plasma etching
JPS6050923A (ja) * 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
EP0246514A3 (en) * 1986-05-16 1989-09-20 Air Products And Chemicals, Inc. Deep trench etching of single crystal silicon
US4713141A (en) * 1986-09-22 1987-12-15 Intel Corporation Anisotropic plasma etching of tungsten
US4975144A (en) * 1988-03-22 1990-12-04 Semiconductor Energy Laboratory Co., Ltd. Method of plasma etching amorphous carbon films

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643833A (en) * 1993-08-31 1997-07-01 Sony Corporation Method of making a contact hole in a semiconductor device
US6137175A (en) * 1994-07-04 2000-10-24 Yamaha Corporation Semiconductor device with multi-layer wiring
US6187689B1 (en) 1994-07-04 2001-02-13 Yamaha Corporation Manufacture of semiconductor device with fine patterns
KR100439770B1 (ko) * 1997-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 장치의 제조방법
KR100374955B1 (ko) * 2000-02-16 2003-03-06 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
US6593243B1 (en) 2000-02-16 2003-07-15 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
KR100989107B1 (ko) * 2003-03-31 2010-10-25 인터내셔널 비지니스 머신즈 코포레이션 다층 포토레지스트 건식 현상을 위한 방법 및 장치
US8048325B2 (en) 2003-03-31 2011-11-01 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development
JP2007129116A (ja) * 2005-11-07 2007-05-24 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体

Also Published As

Publication number Publication date
US5326431A (en) 1994-07-05
DE69221671T2 (de) 1998-03-19
EP0517165B1 (en) 1997-08-20
JP3371143B2 (ja) 2003-01-27
DE69221671D1 (de) 1997-09-25
EP0517165A1 (en) 1992-12-09

Similar Documents

Publication Publication Date Title
JP3371143B2 (ja) ドライエッチング方法
JP3191407B2 (ja) 配線形成方法
JP2000323483A (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
JP3170791B2 (ja) Ａｌ系材料膜のエッチング方法
EP1053566B1 (en) Method and composition for dry photoresist stripping in semiconductor fabrication
JPH0786244A (ja) ドライエッチング方法
US5378653A (en) Method of forming aluminum based pattern
JPH06260452A (ja) ドライエッチング方法
JP3318801B2 (ja) ドライエッチング方法
US5277757A (en) Dry etching method
JP3324466B2 (ja) 金属配線のドライエッチング方法
JP3326868B2 (ja) アルミニウム系パターンの形成方法
JP3082396B2 (ja) 半導体装置の製造方法
JP3118946B2 (ja) ドライエッチング方法
JP3225559B2 (ja) ドライエッチング方法
JPH07106308A (ja) ドライエッチング方法
JP3198599B2 (ja) アルミニウム系パターンの形成方法
JPH0547720A (ja) 自然酸化膜の除去方法
JP3166242B2 (ja) ドライエッチング方法
JPH07263426A (ja) 積層配線のドライエッチング方法
JPH1041308A (ja) ドライエッチング方法
JPH05182937A (ja) ドライエッチング方法
JPH06314674A (ja) 半導体装置の製造方法
JPH0831800A (ja) プラズマエッチング方法
KR100467817B1 (ko) 반도체 소자의 금속배선 부식 방지방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021008

LAPS Cancellation because of no payment of annual fees