JP3538970B2 - 配線形成法 - Google Patents
配線形成法Info
- Publication number
- JP3538970B2 JP3538970B2 JP14945695A JP14945695A JP3538970B2 JP 3538970 B2 JP3538970 B2 JP 3538970B2 JP 14945695 A JP14945695 A JP 14945695A JP 14945695 A JP14945695 A JP 14945695A JP 3538970 B2 JP3538970 B2 JP 3538970B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- forming
- material layer
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Description
【０００１】
【産業上の利用分野】この発明は、ブランケットＣＶＤ
（ケミカル・ベーパー・デポジション）法によりＷ（タ
ングステン）等の金属で接続孔を埋める配線形成法に関
し、特にＴｉＮ等の密着層を反射防止層として兼用する
ことにより工程数の低減を図ったものである。
（ケミカル・ベーパー・デポジション）法によりＷ（タ
ングステン）等の金属で接続孔を埋める配線形成法に関
し、特にＴｉＮ等の密着層を反射防止層として兼用する
ことにより工程数の低減を図ったものである。
【０００２】
【従来の技術】従来、ブランケットＣＶＤ法を用いる配
線形成法としては、図９〜１３に示すものが知られてい
る。
線形成法としては、図９〜１３に示すものが知られてい
る。
【０００３】図９の工程では、Ｓｉ等の半導体基板１０
の表面に被接続部としての不純物ドープ領域１２を形成
した後、基板表面に領域１２を覆って絶縁膜１４を形成
する。そして、絶縁膜１４に領域１２に対応する接続孔
を形成した後、絶縁膜１４の上に接続孔の内部を覆うよ
うにＴｉ層にＴｉＮ又はＴｉＯＮ層を重ねた密着層１５
を形成する。この後、ブランケットＣＶＤ法により接続
孔を埋めるように密着層１５の上にＷ層１７を形成す
る。密着層１５は、絶縁膜１４に対するＷ層１７の密着
性を改善するためのものであるが、Ｗ層１７が基板Ｓｉ
と反応するのを防ぐバリア層としても役立つ。
の表面に被接続部としての不純物ドープ領域１２を形成
した後、基板表面に領域１２を覆って絶縁膜１４を形成
する。そして、絶縁膜１４に領域１２に対応する接続孔
を形成した後、絶縁膜１４の上に接続孔の内部を覆うよ
うにＴｉ層にＴｉＮ又はＴｉＯＮ層を重ねた密着層１５
を形成する。この後、ブランケットＣＶＤ法により接続
孔を埋めるように密着層１５の上にＷ層１７を形成す
る。密着層１５は、絶縁膜１４に対するＷ層１７の密着
性を改善するためのものであるが、Ｗ層１７が基板Ｓｉ
と反応するのを防ぐバリア層としても役立つ。
【０００４】次に、図１０の工程では、絶縁膜１４上で
密着層１５が露呈するまでＷ層１７をエッチバックする
ことによりＷ層１７の一部をプラグ１７Ａとして接続孔
内に残す。
密着層１５が露呈するまでＷ層１７をエッチバックする
ことによりＷ層１７の一部をプラグ１７Ａとして接続孔
内に残す。
【０００５】図１１の工程では、基板上面にプラグ１７
Ａ及び密着層１５を覆ってＡｌ合金層１９を形成する。
そして、図１２の工程では、Ａｌ合金層１９の上にＴｉ
Ｎ又はＴｉＯＮ等の反射防止層２１を形成する。反射防
止層２１は、配線パターニングの際のホトリソグラフィ
処理でＡｌ合金層１９からの光反射を抑制することでレ
ジスト層へのパターン転写の精度を向上させるものであ
る。
Ａ及び密着層１５を覆ってＡｌ合金層１９を形成する。
そして、図１２の工程では、Ａｌ合金層１９の上にＴｉ
Ｎ又はＴｉＯＮ等の反射防止層２１を形成する。反射防
止層２１は、配線パターニングの際のホトリソグラフィ
処理でＡｌ合金層１９からの光反射を抑制することでレ
ジスト層へのパターン転写の精度を向上させるものであ
る。
【０００６】次に、図１３の工程では、密着層１５、Ａ
ｌ合金層１９及び反射防止層２１の積層を所望の配線パ
ターンに従ってパターニングすることにより密着層１５
の残部１５Ａと、プラグ１７Ａと、Ａｌ合金層１９の残
部１９Ａと、反射防止層２１の残部２１Ａとからなる配
線層２３を形成する。
ｌ合金層１９及び反射防止層２１の積層を所望の配線パ
ターンに従ってパターニングすることにより密着層１５
の残部１５Ａと、プラグ１７Ａと、Ａｌ合金層１９の残
部１９Ａと、反射防止層２１の残部２１Ａとからなる配
線層２３を形成する。
【０００７】
【発明が解決しようとする課題】上記した従来技術によ
ると、次の（イ）〜（ヘ）のような問題点がある。
ると、次の（イ）〜（ヘ）のような問題点がある。
【０００８】（イ）図１４に示すように基板１０の表面
に下層配線等の段差形成物Ｓ1 ，Ｓ2 が存在するなどし
て絶縁膜１４の平坦性が不十分である場合、図１０のエ
ッチバック工程では、段差部ａや凹部ｂに残るＷを除去
するためオーバーエッチング量を多くする必要があり、
この結果、接続孔内では、プラグ１７Ａが過剰にエッチ
ングされてしまう。
に下層配線等の段差形成物Ｓ1 ，Ｓ2 が存在するなどし
て絶縁膜１４の平坦性が不十分である場合、図１０のエ
ッチバック工程では、段差部ａや凹部ｂに残るＷを除去
するためオーバーエッチング量を多くする必要があり、
この結果、接続孔内では、プラグ１７Ａが過剰にエッチ
ングされてしまう。
【０００９】（ロ）エッチバック工程におけるオーバー
エッチングが不十分な場合、図１５に示すように段差部
ａや凹部ｂでは、Ｗ層１７ａ，１７ｂが残存する。図１
３に示すパターニング工程では、レジスト層をマスクと
し且つ塩素系ガスを用いるドライエッチングによりパタ
ーニングを行なうが、塩素系ガスのドライエッチングで
はＷのエッチング速度が遅く、Ｗ層１７ａ，１７ｂの除
去が困難である。配線パターニング処理でもＷ層１７
ａ，１７ｂが除去されないと、Ｗ層１７ａ，１７ｂは、
隣り合う配線同士を電気的に短絡することがある。ま
た、Ｗ層１７ａ，１７ｂを完全に除去しようとして配線
のオーバーエッチング量を増やすと、配線上のレジスト
層が消失して配線の断線を招くこともある。
エッチングが不十分な場合、図１５に示すように段差部
ａや凹部ｂでは、Ｗ層１７ａ，１７ｂが残存する。図１
３に示すパターニング工程では、レジスト層をマスクと
し且つ塩素系ガスを用いるドライエッチングによりパタ
ーニングを行なうが、塩素系ガスのドライエッチングで
はＷのエッチング速度が遅く、Ｗ層１７ａ，１７ｂの除
去が困難である。配線パターニング処理でもＷ層１７
ａ，１７ｂが除去されないと、Ｗ層１７ａ，１７ｂは、
隣り合う配線同士を電気的に短絡することがある。ま
た、Ｗ層１７ａ，１７ｂを完全に除去しようとして配線
のオーバーエッチング量を増やすと、配線上のレジスト
層が消失して配線の断線を招くこともある。
【００１０】（ハ）１７ａ，１７ｂ等のＷ残りは、フッ
素系ガス（ＳＦ6 ，ＮＦ3 など）でエッチングできる
が、発明者の実験によれば、Ａｌ合金層１９のエッチン
グ後に被処理ウエハをフッ素系ガスのプラズマにさらす
と、レジスト除去が困難になることがわかっている。す
なわち、フッ素系ガスプラズマでＷ残りを除去した後、
酸素を主体とするガスのプラズマを用いたアッシングと
アミン系の有機溶剤による洗浄との組合せではレジスト
を完全に除去することができない。これは、Ａｌ合金エ
ッチング時にレジスト表面に付着した又は打込まれたＡ
ｌ含有の反応生成物（ＡｌＣｌ3 が主体）がフッ素ラジ
カルによりフッ化されてできる不揮発性のＡｌＦ3 が原
因であろうと発明者は考えている。
素系ガス（ＳＦ6 ，ＮＦ3 など）でエッチングできる
が、発明者の実験によれば、Ａｌ合金層１９のエッチン
グ後に被処理ウエハをフッ素系ガスのプラズマにさらす
と、レジスト除去が困難になることがわかっている。す
なわち、フッ素系ガスプラズマでＷ残りを除去した後、
酸素を主体とするガスのプラズマを用いたアッシングと
アミン系の有機溶剤による洗浄との組合せではレジスト
を完全に除去することができない。これは、Ａｌ合金エ
ッチング時にレジスト表面に付着した又は打込まれたＡ
ｌ含有の反応生成物（ＡｌＣｌ3 が主体）がフッ素ラジ
カルによりフッ化されてできる不揮発性のＡｌＦ3 が原
因であろうと発明者は考えている。
【００１１】（ニ）１７ａ，１７ｂ等のＷ残りをフッ素
系ガスでエッチングしたとしても、Ｗ層１７の下には密
着層１５として堆積させたＴｉＮ層があり、これを除去
しなくてはならない。ＴｉＮは、フッ素系ガスではエッ
チング速度が遅く、配線のエッチング時間が長くなり、
生産性が悪くなる。仮に、Ｗ残りをフッ素系ガスでエッ
チングした後、エッチングガスをフッ素系ガスから塩素
系ガスに切換えてＴｉＮ層をエッチングしたとしても、
実質的に配線のオーバーエッチング量を増やすことにな
り、レジスト消失のおそれがある。
系ガスでエッチングしたとしても、Ｗ層１７の下には密
着層１５として堆積させたＴｉＮ層があり、これを除去
しなくてはならない。ＴｉＮは、フッ素系ガスではエッ
チング速度が遅く、配線のエッチング時間が長くなり、
生産性が悪くなる。仮に、Ｗ残りをフッ素系ガスでエッ
チングした後、エッチングガスをフッ素系ガスから塩素
系ガスに切換えてＴｉＮ層をエッチングしたとしても、
実質的に配線のオーバーエッチング量を増やすことにな
り、レジスト消失のおそれがある。
【００１２】（ホ）成膜工程としては、密着層１５、Ａ
ｌ合金層１９及び反射防止層２１に対応して３回も必要
であり、複雑さを免れない。
ｌ合金層１９及び反射防止層２１に対応して３回も必要
であり、複雑さを免れない。
【００１３】（ヘ）Ｔｉ合金／Ａｌ合金／Ｔｉ合金のサ
ンドイッチ構造は、配線エッチング後にコロージョンが
発生しやすい。
ンドイッチ構造は、配線エッチング後にコロージョンが
発生しやすい。
【００１４】この発明の目的は、上記のような問題点を
解決することができる新規な配線形成法を提供すること
にある。
解決することができる新規な配線形成法を提供すること
にある。
【００１５】
【課題を解決するための手段】この発明に係る配線形成
法は、基板上に被接続部を覆って絶縁膜を形成する工程
と、前記絶縁膜の上に配線材層を形成する工程と、前記
絶縁膜及び前記配線材層の積層に前記被接続部に対応す
る接続孔を形成する工程と、前記配線材層の上に前記接
続孔の内部を覆って密着層を形成する工程と、前記接続
孔を埋めるように前記密着層の上に導電材層を形成した
後該導電材層をエッチバックすることにより該導電材層
の一部を前記接続孔内にプラグとして残存させる工程
と、前記配線材層及び前記密着層の積層を所望の配線パ
ターンに従ってパターニングすることにより前記配線材
層の残部と前記密着層の残部と前記プラグとを含む配線
層を形成する工程とを含む配線形成法であって、前記配
線材層はＡｌ又はＡｌ合金からなると共に前記導電材層
はＷからなり、前記配線層の形成工程では前記密着層の
上に前記配線パターンに従ってレジスト層を形成した後
前記パターニングの前に前記レジスト層をマスクとし且
つフッ素系ガスを用いるドライエッチングにより前記密
着層の上の前記導電材層の残りを除去してから前記レジ
スト層をマスクとし且つ塩素系ガスを用いる選択エッチ
ング処理により前記パターニングを行なうことを特徴と
するものである。
法は、基板上に被接続部を覆って絶縁膜を形成する工程
と、前記絶縁膜の上に配線材層を形成する工程と、前記
絶縁膜及び前記配線材層の積層に前記被接続部に対応す
る接続孔を形成する工程と、前記配線材層の上に前記接
続孔の内部を覆って密着層を形成する工程と、前記接続
孔を埋めるように前記密着層の上に導電材層を形成した
後該導電材層をエッチバックすることにより該導電材層
の一部を前記接続孔内にプラグとして残存させる工程
と、前記配線材層及び前記密着層の積層を所望の配線パ
ターンに従ってパターニングすることにより前記配線材
層の残部と前記密着層の残部と前記プラグとを含む配線
層を形成する工程とを含む配線形成法であって、前記配
線材層はＡｌ又はＡｌ合金からなると共に前記導電材層
はＷからなり、前記配線層の形成工程では前記密着層の
上に前記配線パターンに従ってレジスト層を形成した後
前記パターニングの前に前記レジスト層をマスクとし且
つフッ素系ガスを用いるドライエッチングにより前記密
着層の上の前記導電材層の残りを除去してから前記レジ
スト層をマスクとし且つ塩素系ガスを用いる選択エッチ
ング処理により前記パターニングを行なうことを特徴と
するものである。
【００１６】
【作用】この発明の方法によれば、密着層が反射防止層
として兼用されるので、密着層とは別に反射防止層を設
けなくてよい。従って、工程が簡単となる。
として兼用されるので、密着層とは別に反射防止層を設
けなくてよい。従って、工程が簡単となる。
【００１７】また、配線パターニング時にエッチングさ
れる積層は、Ｔｉ合金／Ａｌ合金のような２層構造であ
るため、従来のＴｉ合金／Ａｌ合金／Ｔｉ合金のような
３層構造に比べて配線エッチング後にコロージョンが発
生しにくい。
れる積層は、Ｔｉ合金／Ａｌ合金のような２層構造であ
るため、従来のＴｉ合金／Ａｌ合金／Ｔｉ合金のような
３層構造に比べて配線エッチング後にコロージョンが発
生しにくい。
【００１８】その上、配線層の形成工程では密着層の上
に配線パターンに従ってレジスト層を形成した後パター
ニングの前にレジスト層をマスクとし且つフッ素系ガス
を用いるドライエッチングにより密着層の上のＷ残りを
除去してからレジスト層をマスクとし且つ塩素系ガスを
用いる選択エッチング処理によりパターニングを行なう
ようにしたので、接続孔内のＷプラグが過剰にエッチン
グされないようにＷエッチバックでのオーバーエッチン
グ量を少なくすることができ、良好なプラグ形状が得ら
れる。また、パターニング中にレジスト層がＡｌの存在
下でフッ素系ガスプラズマにさらされないので、レジス
ト除去が困難になることもない。
に配線パターンに従ってレジスト層を形成した後パター
ニングの前にレジスト層をマスクとし且つフッ素系ガス
を用いるドライエッチングにより密着層の上のＷ残りを
除去してからレジスト層をマスクとし且つ塩素系ガスを
用いる選択エッチング処理によりパターニングを行なう
ようにしたので、接続孔内のＷプラグが過剰にエッチン
グされないようにＷエッチバックでのオーバーエッチン
グ量を少なくすることができ、良好なプラグ形状が得ら
れる。また、パターニング中にレジスト層がＡｌの存在
下でフッ素系ガスプラズマにさらされないので、レジス
ト除去が困難になることもない。
【００１９】
【実施例】図１〜８は、この発明の一実施例に係る配線
形成法を示すもので、各々の図に対応する工程（１）〜
（８）を順次に説明する。
形成法を示すもので、各々の図に対応する工程（１）〜
（８）を順次に説明する。
【００２０】（１）Ｓｉからなる半導体基板１０の表面
に周知の選択的不純物ドーピング処理によりＮ+ 型又は
Ｐ+ 型の不純物ドープ領域（被接続部）１２を形成した
後、基板表面にＣＶＤ法によりシリコンオキサイド又は
シリコンナイトライド等の絶縁膜１４を形成する。
に周知の選択的不純物ドーピング処理によりＮ+ 型又は
Ｐ+ 型の不純物ドープ領域（被接続部）１２を形成した
後、基板表面にＣＶＤ法によりシリコンオキサイド又は
シリコンナイトライド等の絶縁膜１４を形成する。
【００２１】（２）次に、絶縁膜１４の上に配線材層と
してＡｌ合金層１６をスパッタ法により形成する。必要
に応じてＡｌ合金層１６の上にＴｉＮ，ＴｉＯＮ等の反
射防止層を堆積してもよい。また、Ａｌ合金層１６の代
りにＡｌ層を用いてもよい。
してＡｌ合金層１６をスパッタ法により形成する。必要
に応じてＡｌ合金層１６の上にＴｉＮ，ＴｉＯＮ等の反
射防止層を堆積してもよい。また、Ａｌ合金層１６の代
りにＡｌ層を用いてもよい。
【００２２】（３）ホトリソグラフィ及びドライエッチ
ング処理によりＡｌ合金層１６に接続孔１６ａを形成す
る。ドライエッチング処理では、レジスト層（図示せ
ず）をマスクとして用いると共に、塩素系のガス（例え
ばＣｌ2 ＋ＢＣｌ3 ）を用いるとよい。この後、酸素を
主体とするガスによるアッシングを行なった後有機溶剤
による洗浄処理を行なうことによりレジスト層を除去す
る。
ング処理によりＡｌ合金層１６に接続孔１６ａを形成す
る。ドライエッチング処理では、レジスト層（図示せ
ず）をマスクとして用いると共に、塩素系のガス（例え
ばＣｌ2 ＋ＢＣｌ3 ）を用いるとよい。この後、酸素を
主体とするガスによるアッシングを行なった後有機溶剤
による洗浄処理を行なうことによりレジスト層を除去す
る。
【００２３】（４）Ａｌ合金層１６をマスクとする選択
的ドライエッチング処理により絶縁膜１４に接続孔１４
ａを形成する。接続孔１４ａは、接続孔１６ａに連続し
て不純物ドープ領域１２に達するように形成する。ドラ
イエッチング処理では、フッ素系のガス（例えばＣＦ4
＋ＣＨＦ3 ＋Ａｒ）を用いるとよい。Ａｌ又はＡｌ合金
は、フッ素系のガスによりエッチングされないので、Ａ
ｌ合金層１６はエッチングマスクとして機能する。ま
た、エッチングマスクが導電性のＡｌ合金層１６である
ため、マスクのチャージアップによる小さな開口部での
エッチング速度の低下（マイクロローディング効果）を
低減することができる（例えば、M. Sato,et, al.: Jp
n. J. Appl. Phys. Vol.31 (1992) Part 1, No.128参
照）。
的ドライエッチング処理により絶縁膜１４に接続孔１４
ａを形成する。接続孔１４ａは、接続孔１６ａに連続し
て不純物ドープ領域１２に達するように形成する。ドラ
イエッチング処理では、フッ素系のガス（例えばＣＦ4
＋ＣＨＦ3 ＋Ａｒ）を用いるとよい。Ａｌ又はＡｌ合金
は、フッ素系のガスによりエッチングされないので、Ａ
ｌ合金層１６はエッチングマスクとして機能する。ま
た、エッチングマスクが導電性のＡｌ合金層１６である
ため、マスクのチャージアップによる小さな開口部での
エッチング速度の低下（マイクロローディング効果）を
低減することができる（例えば、M. Sato,et, al.: Jp
n. J. Appl. Phys. Vol.31 (1992) Part 1, No.128参
照）。
【００２４】なお、レジスト表面でのチャージアップに
よるマイクロローディング効果が許容されるときは、図
３の工程で用いたレジスト層を除去せず、該レジスト層
及びＡｌ合金層１６の積層をマスクとして絶縁膜１４に
接続孔１４ａを形成し、この後レジスト層を除去しても
よい。
よるマイクロローディング効果が許容されるときは、図
３の工程で用いたレジスト層を除去せず、該レジスト層
及びＡｌ合金層１６の積層をマスクとして絶縁膜１４に
接続孔１４ａを形成し、この後レジスト層を除去しても
よい。
【００２５】（５）Ａｌ合金層１６の上に接続孔１６
ａ，１４ａの内部を覆ってバリア層及び密着層に兼用の
ＴｉＮ層１８をＣＶＤ法又はスパッタ法等により形成す
る。ＴｉＮ層１８の下にはＴｉ層を敷いてもよい。ま
た、ＴｉＮ層１８の代りにＴｉＯＮ層、ＴｉＷ層、ＷＳ
ｉ層等を用いてもよい。
ａ，１４ａの内部を覆ってバリア層及び密着層に兼用の
ＴｉＮ層１８をＣＶＤ法又はスパッタ法等により形成す
る。ＴｉＮ層１８の下にはＴｉ層を敷いてもよい。ま
た、ＴｉＮ層１８の代りにＴｉＯＮ層、ＴｉＷ層、ＷＳ
ｉ層等を用いてもよい。
【００２６】（６）ＴｉＮ層１８の上に接続孔１６ａ，
１４ａを埋めるようにブランケットＣＶＤ法によりＷ層
２０を形成する。
１４ａを埋めるようにブランケットＣＶＤ法によりＷ層
２０を形成する。
【００２７】（７）フッ素系ガス（例えばＳＦ6 ，ＮＦ
3 など）を主体とするガスのプラズマを用いてＷ層２０
をＡｌ合金層１６上でＴｉＮ層１８が露出するまでエッ
チバックし、Ｗ層２０の一部を接続孔内にプラグ２０Ａ
として残す。また、Ａｌ合金層１６上のＴｉＮ層１８も
残しておく。
3 など）を主体とするガスのプラズマを用いてＷ層２０
をＡｌ合金層１６上でＴｉＮ層１８が露出するまでエッ
チバックし、Ｗ層２０の一部を接続孔内にプラグ２０Ａ
として残す。また、Ａｌ合金層１６上のＴｉＮ層１８も
残しておく。
【００２８】（８）ＴｉＮ層１８及びプラグ２０Ａの上
に所望の配線パターンに従ってホトリソグラフィ処理に
よりレジスト層（図示せず）を形成した後、該レジスト
層をマスクとする選択的ドライエッチング処理によりＡ
ｌ合金層１６及びＴｉＮ層１８の積層をパターニングす
ることによりＡｌ合金層１６の残部１６ＡとＴｉＮ層１
８の残部１８Ａとプラグ２０Ａとを含む配線層２２を形
成する。ホトリソグラフィ処理では、ＴｉＮ層１８が反
射防止層として機能するため、レジスト層へのパターン
転写の精度が向上する。ドライエッチング処理では、塩
素系のガス（例えばＣｌ2 ＋ＢＣｌ3 ）を用いるとよ
い。エッチングの後は、酸素を主体とするガスによるア
ッシングを行なった後有機溶剤による洗浄処理を行なう
ことによりレジスト層を除去する。
に所望の配線パターンに従ってホトリソグラフィ処理に
よりレジスト層（図示せず）を形成した後、該レジスト
層をマスクとする選択的ドライエッチング処理によりＡ
ｌ合金層１６及びＴｉＮ層１８の積層をパターニングす
ることによりＡｌ合金層１６の残部１６ＡとＴｉＮ層１
８の残部１８Ａとプラグ２０Ａとを含む配線層２２を形
成する。ホトリソグラフィ処理では、ＴｉＮ層１８が反
射防止層として機能するため、レジスト層へのパターン
転写の精度が向上する。ドライエッチング処理では、塩
素系のガス（例えばＣｌ2 ＋ＢＣｌ3 ）を用いるとよ
い。エッチングの後は、酸素を主体とするガスによるア
ッシングを行なった後有機溶剤による洗浄処理を行なう
ことによりレジスト層を除去する。
【００２９】絶縁膜１４の平坦性不良等により図７のエ
ッチバック工程にて図１５で述べたようなＷ残りが予想
されるときは、図８の工程にてレジスト層を形成した後
配線パターニングを行なう前に該レジスト層をマスクと
し且つフッ素系ガス（例えばＳＦ6 ，ＮＦ3 など）を用
いる選択的ドライエッチング処理によりＴｉＮ層１８上
のＷ残りを除去するとよい。このようにすると、図７の
エッチバック工程では、プラグ２０Ａが過剰にエッチン
グされないようにオーバーエッチング量を少なくするこ
とができ、良好なプラグ形状が得られる。また、フッ素
系ガスによるＷ残りエッチングの後、上記した塩素系ガ
スに切換えて配線パターニング（積層エッチング）を行
なうので、レジスト層の表面にＡｌＦ3 が形成されず、
レジスト除去が困難になることもない。
ッチバック工程にて図１５で述べたようなＷ残りが予想
されるときは、図８の工程にてレジスト層を形成した後
配線パターニングを行なう前に該レジスト層をマスクと
し且つフッ素系ガス（例えばＳＦ6 ，ＮＦ3 など）を用
いる選択的ドライエッチング処理によりＴｉＮ層１８上
のＷ残りを除去するとよい。このようにすると、図７の
エッチバック工程では、プラグ２０Ａが過剰にエッチン
グされないようにオーバーエッチング量を少なくするこ
とができ、良好なプラグ形状が得られる。また、フッ素
系ガスによるＷ残りエッチングの後、上記した塩素系ガ
スに切換えて配線パターニング（積層エッチング）を行
なうので、レジスト層の表面にＡｌＦ3 が形成されず、
レジスト除去が困難になることもない。
【００３０】上記した実施例によれば、ＴｉＮ層１８が
バリア層及び密着層としてのみならず反射防止層として
も役立つので、独立の反射防止層を設けなくてよく、工
程の簡略化を図ることができる。また、配線構造は、Ｔ
ｉＮ層１８Ａ及びＡｌ合金層１６Ａを含む２層構造であ
り、従来の３層構造に比べて配線エッチング後にコロー
ジョンが発生しにくいため、高信頼の配線が得られる。
バリア層及び密着層としてのみならず反射防止層として
も役立つので、独立の反射防止層を設けなくてよく、工
程の簡略化を図ることができる。また、配線構造は、Ｔ
ｉＮ層１８Ａ及びＡｌ合金層１６Ａを含む２層構造であ
り、従来の３層構造に比べて配線エッチング後にコロー
ジョンが発生しにくいため、高信頼の配線が得られる。
【００３１】なお、この発明は、上記実施例に限定され
るものではなく、多層配線形成において２層目以上の配
線にも適用可能である。例えば、上下の２層配線のうち
上層配線にこの発明を適用することができ、この場合に
は、下層配線の一部が被接続部となる。
るものではなく、多層配線形成において２層目以上の配
線にも適用可能である。例えば、上下の２層配線のうち
上層配線にこの発明を適用することができ、この場合に
は、下層配線の一部が被接続部となる。
【００３２】
【発明の効果】以上のように、この発明によれば、密着
層を反射防止層として兼用することで独立の反射防止層
を省略できるようにしたので、工程数の低減が可能とな
る効果が得られる。
層を反射防止層として兼用することで独立の反射防止層
を省略できるようにしたので、工程数の低減が可能とな
る効果が得られる。
【００３３】また、配線構造がＴｉ合金／Ａｌ合金のよ
うな２層構造となり、配線エッチング後のコロージョン
発生が抑制されるため、配線の信頼性が向上する効果も
ある。
うな２層構造となり、配線エッチング後のコロージョン
発生が抑制されるため、配線の信頼性が向上する効果も
ある。
【００３４】さらに、フッ素系ガスでＷ残りをエッチン
グしてからレジスト層をマスクとしてＡｌ又はＡｌ合金
を含む配線のパターニングを行なうようにしたので、良
好なプラグ形状が得られると共にレジスト除去の困難を
回避できる効果もある。
グしてからレジスト層をマスクとしてＡｌ又はＡｌ合金
を含む配線のパターニングを行なうようにしたので、良
好なプラグ形状が得られると共にレジスト除去の困難を
回避できる効果もある。
【図１】 この発明の一実施例に係る配線形成法におけ
る絶縁膜形成工程を示す基板断面図である。
る絶縁膜形成工程を示す基板断面図である。
【図２】 図１の工程に続くＡｌ合金層形成工程を示す
基板断面図である。
基板断面図である。
【図３】 図２の工程に続く接続孔形成工程を示す基板
断面図である。
断面図である。
【図４】 図３の工程に続く接続孔形成工程を示す基板
断面図である。
断面図である。
【図５】 図４の工程に続くＴｉＮ層形成工程を示す基
板断面図である。
板断面図である。
【図６】 図５の工程に続くＷ層形成工程を示す基板断
面図である。
面図である。
【図７】 図６の工程に続くＷ層エッチバック工程を示
す基板断面図である。
す基板断面図である。
【図８】 図７の工程に続く配線パターニング工程を示
す基板断面図である。
す基板断面図である。
【図９】 従来の配線形成法におけるＷ層形成工程を示
す基板断面図である。
す基板断面図である。
【図１０】 図９の工程に続くＷ層エッチバック工程を
示す基板断面図である。
示す基板断面図である。
【図１１】 図１０の工程に続くＡｌ合金層形成工程を
示す基板断面図である。
示す基板断面図である。
【図１２】 図１１の工程に続くＴｉＮ層形成工程を示
す基板断面図である。
す基板断面図である。
【図１３】 図１２の工程に続く配線パターニング工程
を示す基板断面図である。
を示す基板断面図である。
【図１４】 Ｗ層エッチバック工程においてオーバーエ
ッチングが過剰である状況を示す基板断面図である。
ッチングが過剰である状況を示す基板断面図である。
【図１５】 Ｗ層エッチバック工程においてオーバーエ
ッチングが不足である状況を示す基板断面図である。
ッチングが不足である状況を示す基板断面図である。
１０：半導体基板、１２：不純物ドープ領域、１４：絶
縁膜、１６：Ａｌ合金層、１８：ＴｉＮ層、２０：Ｗ
層、２２：配線層。
縁膜、１６：Ａｌ合金層、１８：ＴｉＮ層、２０：Ｗ
層、２２：配線層。
フロントページの続き
(56)参考文献 特開 平６−310606（ＪＰ，Ａ)
特開 平７−94490（ＪＰ，Ａ)
特開 昭64−89339（ＪＰ，Ａ)
特開 平５−326719（ＪＰ，Ａ)
特開 平１−266746（ＪＰ，Ａ)
特開 平２−271631（ＪＰ，Ａ)
特開 平４−321224（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/768
H01L 21/3205
H01L 21/28 301
Claims (1)
- 【請求項１】基板上に被接続部を覆って絶縁膜を形成す
る工程と、 前記絶縁膜の上に配線材層を形成する工程と、前記絶縁膜及び前記配線材層の積層に前記被接続部に対
応する接続孔を形成する工程と、 前記配線材層の上に前記接続孔の内部を覆って密着層を
形成する工程と、 前記接続孔を埋めるように前記密着層の上に導電材層を
形成した後該導電材層をエッチバックすることにより該
導電材層の一部を前記接続孔内にプラグとして残存させ
る工程と、 前記配線材層及び前記密着層の積層を所望の配線パター
ンに従ってパターニングすることにより前記配線材層の
残部と前記密着層の残部と前記プラグとを含む配線層を
形成する工程とを含む配線形成法であって、 前記配線材層はＡｌ又はＡｌ合金からなると共に前記導
電材層はＷからなり、前記配線層の形成工程では前記密
着層の上に前記配線パターンに従ってレジスト層を形成
した後前記パターニングの前に前記レジスト層をマスク
とし且つフッ素系ガスを用いるドライエッチングにより
前記密着層の上の前記導電材層の残りを除去してから前
記レジスト層をマスクとし且つ塩素系ガスを用いる選択
エッチング処理により前記パターニングを行なうことを
特徴とする 配線形成法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14945695A JP3538970B2 (ja) | 1995-05-24 | 1995-05-24 | 配線形成法 |
| US08/651,979 US5767015A (en) | 1995-05-24 | 1996-05-21 | Metal plug with adhesion layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14945695A JP3538970B2 (ja) | 1995-05-24 | 1995-05-24 | 配線形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321544A JPH08321544A (ja) | 1996-12-03 |
| JP3538970B2 true JP3538970B2 (ja) | 2004-06-14 |
Family
ID=15475522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14945695A Expired - Fee Related JP3538970B2 (ja) | 1995-05-24 | 1995-05-24 | 配線形成法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5767015A (ja) |
| JP (1) | JP3538970B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100219508B1 (ko) * | 1996-12-30 | 1999-09-01 | 윤종용 | 반도체장치의 금속배선층 형성방법 |
| US6103623A (en) * | 1998-10-05 | 2000-08-15 | Vanguard International Semiconductor Corporation | Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure |
| US6375859B1 (en) * | 1999-02-04 | 2002-04-23 | International Business Machines Corporation | Process for resist clean up of metal structures on polyimide |
| US6214739B1 (en) | 1999-02-05 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Method of metal etching with in-situ plasma cleaning |
| US6861670B1 (en) * | 1999-04-01 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multi-layer wiring |
| JP3984638B2 (ja) * | 2005-03-30 | 2007-10-03 | 松下電器産業株式会社 | 伝送線路対及び伝送線路群 |
| US20100144140A1 (en) * | 2008-12-10 | 2010-06-10 | Novellus Systems, Inc. | Methods for depositing tungsten films having low resistivity for gapfill applications |
| US8129270B1 (en) | 2008-12-10 | 2012-03-06 | Novellus Systems, Inc. | Method for depositing tungsten film having low resistivity, low roughness and high reflectivity |
| US8153520B1 (en) | 2009-08-03 | 2012-04-10 | Novellus Systems, Inc. | Thinning tungsten layer after through silicon via filling |
| US8119527B1 (en) | 2009-08-04 | 2012-02-21 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US8124531B2 (en) | 2009-08-04 | 2012-02-28 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
| US9034768B2 (en) | 2010-07-09 | 2015-05-19 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
| US9548228B2 (en) | 2009-08-04 | 2017-01-17 | Lam Research Corporation | Void free tungsten fill in different sized features |
| CN113862634A (zh) | 2012-03-27 | 2021-12-31 | 诺发系统公司 | 钨特征填充 |
| US9082826B2 (en) | 2013-05-24 | 2015-07-14 | Lam Research Corporation | Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features |
| US9972504B2 (en) | 2015-08-07 | 2018-05-15 | Lam Research Corporation | Atomic layer etching of tungsten for enhanced tungsten deposition fill |
| US9978610B2 (en) | 2015-08-21 | 2018-05-22 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926237A (en) * | 1988-04-04 | 1990-05-15 | Motorola, Inc. | Device metallization, device and method |
| FR2634317A1 (fr) * | 1988-07-12 | 1990-01-19 | Philips Nv | Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions |
| JP3371143B2 (ja) * | 1991-06-03 | 2003-01-27 | ソニー株式会社 | ドライエッチング方法 |
| JP3166221B2 (ja) * | 1991-07-23 | 2001-05-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| EP0571691B1 (en) * | 1992-05-27 | 1996-09-18 | STMicroelectronics S.r.l. | Metallization over tungsten plugs |
-
1995
- 1995-05-24 JP JP14945695A patent/JP3538970B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-21 US US08/651,979 patent/US5767015A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08321544A (ja) | 1996-12-03 |
| US5767015A (en) | 1998-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3538970B2 (ja) | 配線形成法 | |
| US6268287B1 (en) | Polymerless metal hard mask etching | |
| KR100297966B1 (ko) | 다층 배선구조를 형성하는 방법 | |
| JPH08321545A (ja) | 配線形成法 | |
| JPH10107140A (ja) | 多層配線半導体装置とその製造方法 | |
| JP4207285B2 (ja) | 半導体装置の製造方法 | |
| JP2880444B2 (ja) | 半導体装置およびその製造方法 | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH08306664A (ja) | 半導体装置の製造方法 | |
| JPH10125680A (ja) | 多層配線の形成方法 | |
| JP3369957B2 (ja) | 半導体装置の製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP2000232107A (ja) | 半導体装置のパターン形成方法 | |
| JP3833603B2 (ja) | 半導体素子の製造方法 | |
| JPH11176805A (ja) | 半導体装置の製造方法 | |
| JP4404737B2 (ja) | 半導体装置の製造方法 | |
| KR100307489B1 (ko) | 반도체디바이스의다층배선방법 | |
| JPH08203871A (ja) | 半導体装置の製造方法 | |
| KR100606538B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| KR100997779B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| JPH07111265A (ja) | 配線の形成方法 | |
| JPH10163323A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |