JPH11176805A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11176805A
JPH11176805A JP10281253A JP28125398A JPH11176805A JP H11176805 A JPH11176805 A JP H11176805A JP 10281253 A JP10281253 A JP 10281253A JP 28125398 A JP28125398 A JP 28125398A JP H11176805 A JPH11176805 A JP H11176805A
Authority
JP
Japan
Prior art keywords
film
etching
metal layer
forming
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10281253A
Other languages
English (en)
Inventor
Bruno Spuler
ブルーノ・スプーラー
Virinder Grewal
ビリンダー・グレバル
Masaki Narita
雅貴 成田
Yang Chi-Hua
ヤン・チーフア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Toshiba Corp
International Business Machines Corp
Original Assignee
Siemens AG
Toshiba Corp
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Toshiba Corp, International Business Machines Corp filed Critical Siemens AG
Publication of JPH11176805A publication Critical patent/JPH11176805A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

(57)【要約】 【課題】高エッチングレートと高エッチング選択比を確
保しつつ、サイドエッチングやパターン形状不良を抑制
することを目的としている。 【解決手段】Ａｌを基材として含む配線層を、フォトレ
ジストをマスクにしてＨＣｌとＢＣｌ3 を含む混合ガス
を用いてＩＣＰ装置でエッチングし、パターニングする
ことを特徴とする。Ｃｌ2 ガスを用いることなくＨＣｌ
またはＢＣｌ3 のどちらかからＣｌイオンまたはＣｌ活
性種が分離され、このＣｌイオンもしくはＣｌ活性種に
よってエッチングが行われる。この際、Ｃｌイオンある
いはＣｌ活性種がフォトレジストと反応し、配線層の側
壁にＡｌ2 Ｏ3 膜が形成される。この膜は、配線層を側
壁エッチングやパターン形状不良から保護する。これに
よって、エッチングレートと選択比を低下させることな
く、配線層の側壁に発生するボイドやアンダーカットを
抑制でき、製造工程の簡単化と製造コストの低減が図れ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関するもので、特にＡｌやＡｌ合金等のアルミ
ニウムを基材として含む配線層のドライエッチング技術
に係る。
【０００２】
【従来の技術】近年、低抵抗値で良好なコンタクト性、
並びにエレクトロマイグレーション耐性を得るために、
ＡｌまたはＡｌ合金膜と金属バリア層とを積層した、図
７に示すような構造の配線層が用いられている。図７に
おいて、１０は配線層、１１は半導体基体、１２はＴｉ
膜、１３はＴｉＮ膜、１４はＡｌまたはＡｌ合金膜、１
５はＴｉ膜、１６はＴｉＮ膜である。上記配線構造にあ
っては、配線の基材としてＡｌまたはＡｌ合金膜１４が
用いられているので低い抵抗値が得られる。また、上記
ＴｉＮ膜１３，１６は上記膜１４中のＡｌが半導体基体
１１中に抜けるのを防止するバリア層として働くのでエ
レクトロマイグレーション耐性を高め、且つ上記Ｔｉ膜
１２は上記半導体基体１１中の不純物拡散層、あるいは
配線層や電極等とのコンタクト抵抗を低減している。
【０００３】この種の配線構造とそのエッチング（パタ
ーニング）工程については、例えばＵ．Ｓ．Ｐａｔｅｎ
ｔ ５，２０７，８６８に開示されている。図８は、上
記配線層のエッチング工程で用いられるプラズマエッチ
ング装置の概略構成を示している。この装置は、平行平
板型電極構造であり、反応室１７内に一対の平板型電極
１８，１９が対向して設けられている。一方の電極１８
は、プラズマの発生とイオンの引き込みを行うために高
周波電源２０に接続されており、他方の電極１９は接地
されている。上記電極１９にはエッチングの対象となる
ウェーハ２１が載置されている。そして、上記反応室１
７内に吸気口２２からエッチング対象の材質に応じた反
応ガス、例えばＡｌやＡｌ合金等の配線層をエッチング
する場合にはＣｌ2 とＢＣｌ3 との混合ガスを導入して
エッチングしつつ、排気口２３から反応後の混合ガスを
排出している。
【０００４】ところで、一般にＣｌ2 は金属エッチング
工程の主要成分ガスとして用いられる。上記エッチング
工程には、高いエッチングレートと、金属層とフォトレ
ジスト及び酸化膜との間に高い選択性を有することが要
求されている。この工程で使用される高濃度のＣｌ2 ガ
スは、ＡｌまたはＡｌ合金のエッチングに要求される役
割を果たすもので、高エッチングレートの要求を満たし
ている。しかしながら、ＡｌまたはＡｌ合金のドライエ
ッチング工程において、上述したような高密度プラズマ
ソースを用いた装置でＣｌ2 ガスを用いてエッチングす
ると過剰な中性活性種が生成され、配線層となる金属膜
の側壁のエッチングやパターン形状不良を引き起こすと
いう問題がある。
【０００５】ＡｌまたはＡｌ合金の等方性エッチングに
よる上述したような金属膜の側壁のエッチングやパター
ン形状不良を回避するために、例えばＵ．Ｓ．Ｐａｔｅ
ｎｔ５，２２１，４３０にはＡｌ−Ｓｉパターンの側壁
に側壁保護膜を形成する技術が開示されている。上記側
壁保護膜としては、Ｃ−ＣｌｘやＣ−Ｃｌｘ−Ｉｙ等が
用いられている。しかし、Ｃ−Ｃｌｘ等の側壁ポリマー
が充分でないと、エッチングガスとして用いられるＣｌ
2 、あるいはプラズマによって解離したＣｌ活性種によ
ってパターンの側壁にボイド１やアンダーカット２が形
成されるという問題がある（図７参照）。更に加えて、
上記側壁ポリマーは、ＡｌまたはＡｌ合金膜（例えばＡ
ｌ−Ｃｕ膜）には有害であり、配線層の腐食を避けるた
めにエッチングの終了後に完全に除去しなければならな
いが、Ｃ−ＣｌｘやＣ−Ｃｌｘ−Ｉｙ等は有機的材質で
あるためＡｌやＡｌ合金の配線層から剥離し難い。この
ため、上記側壁ポリマーの除去工程は、製造コストの上
昇を招き、後処理の複雑化を招くという新たな問題を生
ずる。
【０００６】
【発明が解決しようとする課題】上記のようにＣｌ2 ガ
スを用いた、Ａｌを基材として含む配線層の従来のエッ
チング（パターニング）工程は、高いエッチングレート
と高いエッチング選択比を有するものの、過剰な中性活
性種の生成によって配線層の側壁のエッチングやパター
ン形状不良を引き起こすという問題がある。このような
等方性エッチングによる問題を回避するために側壁ポリ
マーを形成した場合、側壁ポリマーが十分でないとボイ
ドやアンダーカットが形成されるという問題があった。
また、側壁ポリマーを形成したときには、エッチングの
終了後に完全に除去しなければならず、これによって後
処理が複雑化し、製造コストが高くなるという新たな問
題を生ずる。
【０００７】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、高エッチングレ
ートと高エッチング選択比を維持しつつ、配線層の側壁
エッチングやパターン形状不良を抑制できる半導体装置
の製造方法を提供することにある。
【０００８】また、この発明の他の目的は、配線層の側
壁に発生するボイドやアンダーカットを抑制できる半導
体装置の製造方法を提供することにある。この発明の更
に他の目的は、製造工程の簡単化と製造コストの低減が
図れ、高精度な半導体装置の製造方法を提供することに
ある。
【０００９】
【課題を解決するための手段】この発明の請求項１に記
載した半導体装置の製造方法は、半導体基体上にＡｌを
基材として含む金属層を形成する工程と、前記金属層上
にフォトレジストを塗布し、リソグラフを行ってレジス
トパターンを形成する工程と、前記半導体基体をＩＣＰ
装置の反応室内に収容し、この反応室にＨＣｌとＢＣｌ
3 とを含む混合ガスを導入し、前記レジストパターンを
マスクにして前記金属層をエッチングする工程とを具備
することを特徴としている。
【００１０】請求項２に示すように、請求項１の半導体
装置の製造方法において、前記金属層は、ＡｌまたはＡ
ｌ合金膜と、金属バリア層とを含むことを特徴とする。
請求項３に示すように、請求項１または２の半導体装置
の製造方法において、前記金属層を形成する工程は、前
記半導体基体上に、スパッタリング法によりＴｉ膜、Ｔ
ｉＮ膜、Ａｌ合金膜、Ｔｉ膜及びＴｉＮ膜を順次蒸着し
て積層膜を形成するものであることを特徴とする。
【００１１】請求項４に示すように、請求項３に記載の
半導体装置の製造方法において、前記金属層をエッチン
グする工程は、前記レジストパターンをマスクにして前
記Ａｌ合金膜上のＴｉ膜及びＴｉＮ膜をエッチングする
第１の工程と、前記レジストパターンをマスクにして前
記ＨＣｌとＢＣｌ3 とを含む混合ガスを用いて前記Ａｌ
合金膜をエッチングする第２の工程と、前記レジストパ
ターンをマスクにして前記Ｔｉ膜及びＴｉＮ膜を前記半
導体基体に到達するまでエッチングする第３の工程とを
含むことを特徴とする。
【００１２】また、次のような特徴を備えている。前記
Ａｌ合金は、Ａｌ−Ｃｕである。前記金属層をエッチン
グする工程は、ＩＣＰ装置の反応室内でＨＣｌガス及び
ＢＣｌ3 ガスの少なくとも一方からＣｌイオンあるいは
Ｃｌ活性種が分離され、このＣｌイオンもしくはＣｌ活
性種と前記金属層とが反応して行われる。
【００１３】前記金属層をエッチングする工程におい
て、前記ＣｌイオンもしくはＣｌ活性種と前記フォトレ
ジストとの反応により、前記金属層の側壁にポリマーを
主成分とする側壁保護膜が生成される。
【００１４】前記金属層の側壁に生成されたポリマーを
主成分とする側壁保護膜は、前記金属層をエッチングす
る工程において、前記金属層の側壁を等方性のエッチン
グから保護し、且つ安定化させるものである。
【００１５】前記ポリマーを主成分とする側壁保護膜
は、Ａｌ2 Ｏ3 である。前記ＩＣＰ装置は、プラズマ発
生用の第１の高周波電源と、イオンの引き込み用の第２
の高周波電源を備える。
【００１６】前記金属層を形成する工程の前に、前記半
導体基体上に絶縁膜を形成する工程を更に具備する。前
記絶縁膜は、プラズマＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘ
ｙｓｉｌａｎｅ）膜である。
【００１７】前記半導体基体中に設けられた導電層と前
記金属層とを電気的に接続するために、前記絶縁膜にコ
ンタクトホールを形成する工程を更に具備する。前記コ
ンタクトホールを、前記金属層を形成する工程の前にコ
ンタクトプラグで埋め込む工程を更に具備する。
【００１８】前記コンタクトホールをコンタクトプラグ
で埋め込む工程は、ＣＶＤ法により前記絶縁膜上及び前
記コンタクトホール内にコンタクトプラグの材料膜を形
成する工程と、前記絶縁膜上の前記コンタクトプラグの
材料膜をＣＭＰ法により除去する工程とを含む。
【００１９】前記金属層を形成する工程の後に、前記金
属層上に有機材料から成る反射防止膜を形成する工程を
更に具備し、この反射防止膜上に前記レジストパターン
を形成するためのフォトレジストを塗布する。
【００２０】前記金属層をエッチングする工程の後に、
予め定められた時間内に前記レジストパターンを灰化し
て除去する工程を更に具備する。前記レジストパターン
を灰化して除去する工程の後に、前記Ｃｌイオンと前記
フォトレジストとが反応して前記Ａｌ合金膜の側壁に生
成されたポリマーを除去するための溶液処理を行う工程
を更に具備する。
【００２１】更に、この発明の請求項５に記載した半導
体装置の製造方法は、半導体基体上にＡｌを基材として
含む第１の金属層を形成する工程と、前記第１の金属層
上にフォトレジストを塗布し、リソグラフを行って第１
のレジストパターンを形成する工程と、前記半導体基体
をＩＣＰ装置の反応室内に収容し、この反応室にＨＣｌ
とＢＣｌ3 とを含む混合ガスを導入し、前記第１のレジ
ストパターンをマスクにして前記第１の金属層をエッチ
ングする工程と、前記第１の金属層上に絶縁膜を形成す
る工程と、前記絶縁膜の前記第１の金属層の一部上にコ
ンタクトホールを形成する工程と、前記絶縁膜上に、前
記コンタクトホールを介して前記第１の金属層と電気的
に接続された第２の金属層を形成する工程と、前記第２
の金属層上にフォトレジストを塗布し、リソグラフを行
って第２のレジストパターンを形成する工程と、前記第
２のレジストパターンをマスクにして前記第２の金属層
をエッチングする工程とを具備することを特徴としてい
る。
【００２２】更にまた、次のような特徴を備えている。
前記第２の絶縁膜は、プラズマＴＥＯＳ膜である。前記
第２の金属層を形成する工程は、前記第２の絶縁膜上
に、スパッタリング法によりＴｉ膜、ＴｉＮ膜、Ａｌ合
金膜及びＴｉＮ膜を順次蒸着して積層膜を形成するもの
である。
【００２３】前記第２の金属層をエッチングする工程の
後に、予め定められた時間内に前記第２のレジストパタ
ーンを灰化して除去する工程を更に具備する。請求項１
のような製造方法によれば、ＩＣＰ装置でＨＣｌとＢＣ
ｌ3 とを含む混合ガスを用いて金属層のエッチングを行
うことにより、過剰な中性活性種の生成を抑制でき、且
つＣｌ2 ガスを用いることなくＨＣｌとＢＣｌ3 のいず
れかからのＣｌイオンあるいはＣｌ活性種によって金属
層をエッチングするので、Ｃｌ2 ガスを用いることに起
因して発生する等方性エッチングによる側壁のエッチン
グやパターン形状不良を抑制できる。上記Ｃｌイオン，
Ｃｌ活性種によるエッチングは、高エッチングレートで
あり、金属層とフォトレジスト及び酸化膜とに対する高
いエッチング選択比を確保できる。
【００２４】請求項２に示すように、金属層中に金属バ
リア層を設ければ、ＡｌまたはＡｌ合金膜のエレクトロ
マイグレーションを抑制できる。請求項３に示すよう
に、金属層をＴｉ膜、ＴｉＮ膜、Ａｌ合金膜、Ｔｉ膜及
びＴｉＮ膜の積層膜で構成すれば、Ｔｉ膜によって、下
層の配線層とのコンタクト性を良好にしつつ、ＴｉＮ膜
によってエレクトロマイグレーションを抑制できる。
【００２５】請求項４に示すように、金属層をエッチン
グする工程は、この金属層を構成する積層膜の材質に応
じて３つの工程で行うことができる。Ａｌ合金として
は、Ａｌ−Ｃｕを用いることができる。
【００２６】金属層のエッチングは、Ｃｌイオン，活性
種と金属層との反応によって行われる。エッチング中に
Ｃｌイオンとマスクとして用いるフォトレジストとの反
応により、金属層の側壁にポリマーを主成分とする側壁
保護膜が生成される。
【００２７】側壁保護膜によって、金属層、すなわちＡ
ｌやＡｌ合金の側壁におけるボイドやアンダーカットを
抑制できる。側壁保護膜は、Ａｌ2 Ｏ3 である。
【００２８】ＩＣＰ装置は、プラズマ発生用とイオンの
引き込み用の２つの高周波電源を備えており、中性活性
種の生成を抑制できる。前記半導体基体と金属層との間
に絶縁膜、例えばＴＥＯＳ膜を形成し、このＴＥＯＳ膜
にコンタクトホールを形成してコンタクトプラグで埋め
込めば、半導体基体中に設けられた不純物拡散層、配線
層及び電極等の導電層と金属層とを電気的に接続でき
る。また、コンタクトプラグとＣＭＰによる平坦化技術
を用いた接続は、多層配線に好適である。
【００２９】金属層上に反射防止膜を設ければ、金属層
をパターニングする際のリソグラフィの精度を高めるこ
とができる。レジストパターンを灰化して除去すること
により、残留塩素によるコロージョンを防ぐことができ
る。
【００３０】側壁保護膜として用いたポリマーは、金属
的な材料であるため、溶液処理によって容易に除去でき
る。請求項５のような製造方法によれば、ＩＣＰ装置で
ＨＣｌとＢＣｌ3 とを含む混合ガスを用いて第１の金属
層のエッチングを行うことにより、過剰な中性活性種の
生成を抑制でき、且つＣｌ2 ガスを用いることなくＨＣ
ｌとＢＣｌ3 のいずれかからのＣｌイオンあるいは活性
種の分離によって第１の金属層をエッチングするので、
Ｃｌ2 ガスを用いることに起因して発生するＣｌの活性
種による等方性エッチングで側壁がエッチングされた
り、パターン形状不良になるのを抑制できる。上記Ｃｌ
イオン並びにＣｌ活性種によるエッチングは、高エッチ
ングレートであり、第１の金属層とフォトレジスト及び
酸化膜とに対する高いエッチング選択比を確保できる。
第２の金属層のエッチングは、ライン幅やスペース幅が
大きくて良いのでＣｌ2 ガスによる従来のエッチング技
術を用いても良い。
【００３１】第２の絶縁膜としては、プラズマＴＥＯＳ
膜を用いることができる。第２の金属層をＴｉ膜、Ｔｉ
Ｎ膜、Ａｌ合金膜及びＴｉＮ膜の積層膜で構成すれば、
Ｔｉ膜によって、第１の配線層とのコンタクト性を良好
にしつつ、ＴｉＮ膜によってエレクトロマイグレーショ
ンを抑制できる。第２のレジストパターンを灰化して除
去することにより、残留塩素によるコロージョンを防ぐ
ことができる。
【００３２】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、この発明の実施
の形態に係る半導体装置の製造方法について説明するた
めのもので、配線層のエッチング（パターニング）工程
を示すフローチャート、図２は図１の第１層目の配線層
のエッチング工程で用いられるエッチング装置（ＩＣ
Ｐ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａ
ｓｍａ装置）の概略構成を示す図、図３は図１に示した
第１層目の配線層のエッチング工程によって形成された
配線層の断面図、図４は第１層目の配線層のエッチング
工程における各プロセスパラメータを一括して示す図で
ある。
【００３３】ここでは、半導体装置の製造方法における
金属配線のパターニング工程に着目して示しており、塩
素（Ｃｌ2 ）ガスを用いないでアルミニウム−銅（Ａｌ
−Ｃｕ）膜を含む積層膜をエッチングして配線層を形成
する工程である。特に、０．２５μｍデザインルールあ
るいは０．３５μｍデザインルールでの金属配線のエッ
チング（パターニング）が要求される２５６ＭＢや６４
ＭＢの微細化されたＤＲＡＭのために開発されたもので
ある。しかしながら、この発明はＤＲＡＭのみに適用さ
れるものではなく、半導体装置における金属膜のエッチ
ングやパターニング一般に適用できる。
【００３４】次に、配線層のエッチング工程、特に２５
６ＭＢのＤＲＡＭにおける第１層目の配線層と第２層目
の配線層のパターニング工程に着目して、この発明によ
る半導体装置の製造工程について説明する。
【００３５】ビット線（Ｗ配線）形成後、図１のフロー
チャートに示すように、半導体基体上にプラズマＴＥＯ
Ｓ（ＳｉＯ2 ）膜を４０００オングストローム程度の厚
さに堆積形成し、その上に形成される第１層目の配線層
と上記ビット線とのコンタクトを取るためのコンタクト
ホール形成のためにリソグラフを行う（ステップ１）。
【００３６】このリソグラフ後、上記ＴＥＯＳ膜のエッ
チングを行い、コンタクトホールを開孔する（ステップ
２）。コンタクトホール形成後、レジストマスクを灰化
除去する。この際、レジストの除去を充分に行うため
に、溶液により後処理を施しても良い（ステップ３）。
【００３７】次に、上記ＴＥＯＳ膜上にＣＶＤ法により
Ｗを成膜し、ＣＭＰ法でコンタクトホール内以外のＷを
除去することにより、コンタクトプラグを形成する（ス
テップ４）。
【００３８】その後、第１層目の配線層の形成を行う。
この配線層の形成には、まず半導体基体上に、スパッタ
リング法により、厚さ２００オングストロームのＴｉ
膜、厚さ１００オングストロームのＴｉＮ膜、厚さ２０
００〜３０００オングストロームのＡｌ−Ｃｕ膜（０．
５％Ｃｕ）、厚さ５０オングストロームのＴｉ膜、及び
厚さ４００オングストロームのＴｉＮ膜を順次蒸着して
積層膜を形成する（ステップ５）。
【００３９】上記配線層の形成後、配線層の加工のため
のリソグラフに際し、最上層に位置するＴｉＮ膜による
露光光の反射光による影響を充分に抑えるために、有機
材料から成る反射防止膜を塗布する（ステップ６）。こ
の反射防止膜の膜厚は９００オングストローム程度であ
る。
【００４０】引き続き、上記反射防止膜上に第１層目の
配線層をパターニングするためのマスクを形成するため
に、リソグラフを行う（ステップ７）。この際用いられ
るフォトレジストの厚さは８５００オングストローム程
度であり、エッチングの終了時には６５００オングスト
ローム程度まで厚さが減少する。
【００４１】上記第１層目の配線層のパターニングに先
立ち、まず上記反射防止膜の加工を行う（ステップ
８）。一般には、酸化膜のエッチング装置を用いて上記
反射防止膜を加工するが、Ａｌのエッチング装置を用い
て反射防止膜の加工を行うこともできる。
【００４２】反射防止膜の加工後、第１層目の配線層の
エッチングを行う（ステップ９）。この配線層のエッチ
ングは、次のような３つの工程にて実行される。最初の
工程は、エッチングを開始してからＡｌ−Ｃｕ膜上のＴ
ｉＮ膜とＴｉ膜のエッチング終了までである。但し、必
ずしも完全にＴｉＮ膜とＴｉ膜のエッチングが終了する
まで行わなくても良い。２番目の工程は、ＴｉＮ膜とＴ
ｉ膜のエッチング後からＡｌ−Ｃｕ膜のエッチング終了
まで、３番目の工程は、Ａｌ−Ｃｕ膜のエッチング後か
ら、半導体基体の表面に形成された下地酸化膜が露出
し、配線層のパターニングが完全に終了するまでであ
る。
【００４３】上記Ａｌ−Ｃｕ膜のエッチングには、図２
に示すようなリサーチ社のＴＣＰ装置、ＴＣＰ ＬＡＭ
９６００を用いた。このＴＣＰ装置は、反応室１７内
に２つの高周波電源２０−１，２０−２を備えており、
高周波電源２０−１でプラズマの発生を行い、高周波電
源２０−２でイオンの引き込みを行うものである。ここ
では、反応室１７内の圧力１２ｍＴｏｒｒ、上部高周波
電源２０−１の電力４４０Ｗ、下部高周波電源２０−２
の電力１８０Ｗ、ＨＣｌガスの流量１００ｓｃｃｍ、Ｂ
Ｃｌ3 ガスの流量２５ｓｃｃｍ、Ｎ2 ガスの流量２０ｓ
ｃｃｍ、ウェーハ２１表面のＨｅの圧力８Ｔｏｒｒ、反
応温度４０℃の条件でエッチングを行った。
【００４４】上記ステップ９の２番目の工程では、Ｃｌ
2 を用いず、Ｃｌイオンを含んだ混合ガスを用いてエッ
チングしており、エッチャントはＣｌを含むガス、すな
わちＨＣｌとＢＣｌ3 から供給されてＡｌ−Ｃｕ膜のエ
ッチングが行われる。換言すれば、ＨＣｌまたはＢＣｌ
3 のどちらかからのＣｌイオンあるいはＣｌ活性種の分
離によって、エッチングが行われる。このエッチングは
フォトレジストに対する高い選択比を有し、側壁のエッ
チングが少ない。しかも、エッチングの際、過剰なＣｌ
活性種がプラズマ中で生成したＨイオンに捕獲されＨＣ
ｌとなり、活性が下がり、Ａｌ配線のサイドエッチング
が起こらない。また、Ａｌ−Ｃｕ膜の側壁にＡｌ2 Ｏ3
からなる側壁保護膜が形成され、図３に示すような構造
となる。図３に示す如く、半導体基体１１の表面には、
ＴＥＯＳ膜１１ａが形成されており、このＴＥＯＳ膜１
１ａ上に第１層目の配線層１０が形成されている。上記
配線層１０は、Ｔｉ膜１２、ＴｉＮ膜１３、Ａｌ−Ｃｕ
膜１４’、Ｔｉ膜１５及びＴｉＮ膜１６が積層されて構
成されており、上記ＴｉＮ膜１６上には反射防止膜２４
とフォトレジスト２５が形成されている。また、上記配
線層１０の側壁には、ポリマーからなる側壁保護膜２６
が形成されている。この膜２６は、高い耐腐食性を有し
ており、Ａｌ−Ｃｕ膜１４’を等方性のエッチングから
保護し、ボイドやサイドエッチングの発生を抑制する。
これによって、高エッチングレート、フォトレジストに
対する高選択比を確保しつつ、ボイドやサイドエッチン
グを抑制できる。この結果、高精度な加工が可能とな
る。
【００４５】上記第１層目の配線層１０のパターニング
終了後、一定時間内にフォトレジスト２５を灰化除去す
る（ステップ１０）。この工程は、残留塩素によるコロ
ージョンを防ぐためである。
【００４６】上記レジスト２５の灰化除去後、反応生成
物から成るポリマー２６を除去するために、溶液処理を
行う（ステップ１１）。従来の製造工程で形成されたＣ
−ＣｌｘやＣ−Ｃｌｘ−Ｉｙ等は有機的材質であったた
めＡｌ−Ｃｕ膜１４から剥離し難かったが、Ａｌ2 Ｏ3
は金属的な材料であるためＡｌ−Ｃｕ膜１４’から剥離
し易く、極性溶液処理によって容易に除去できる。
【００４７】図５は、上述した第１層目の配線層のエッ
チング工程で形成された配線層の顕微鏡写真である。図
５（ａ）はウェーハの中央部、図５（ｂ）はウェーハの
周辺部を示しており、配線層の膜厚は１．０μｍ、スペ
ースは０．２５μｍである。図５から明らかなように、
側壁エッチングやパターン形状不良を充分に抑制できて
いる。また、ボイドやアンダーカットも観測されなかっ
た。
【００４８】図６は、エッチング装置による配線層の側
壁ポリマーのＡｕｇｅｒスペクトルについて説明するた
めのもので、図６（ａ）は従来のエッチング工程におけ
るｕ−Ａｕｇｅｒスペクトルを示す図、図６（ｂ）はこ
の発明のエッチング工程におけるｕ−Ａｕｇｅｒスペク
トルを示す図である。図示するように、Ｃのピークが下
がっており、従来の側壁ポリマーで問題となったＣ，Ｃ
−Ｃｌを含むポリマーが少なく、配線層の腐食や剥離の
し難さ等を軽減できる。
【００４９】ポリマー２６を除去し、第１層目のＡｌ−
Ｃｕ配線層の形成後、プラズマＴＥＯＳ（ＳｉＯ2 ）膜
を６０００オングストロームの厚さに堆積形成し、この
ＴＥＯＳ膜上に形成される第２層目の配線層とのコンタ
クトを取るためのコンタクトホールを形成するためにリ
ソグラフを行う（ステップ１２）。
【００５０】上記リソグラフ後、プラズマＴＥＯＳ膜の
エッチングを行い、コンタクトホールを形成する（ステ
ップ１３）。この際、第１層目の配線層１０をエッチン
グしないように、配線層１０の最上層のＴｉＮ膜１６を
エッチングのストッパとして用い、エッチングを終了す
る。それ故、このエッチング工程ではＴｉＮとの選択比
が高いことが望ましい。
【００５１】コンタクトホール形成後、コンタクトホー
ルを形成するために用いたレジストマスクを灰化除去す
る（ステップ１４）。フォトレジストの灰化除去後、第
２層目の配線層の形成を行う。配線層の形成は、スパッ
タリング法により、厚さ２００オングストロームのＴｉ
膜、厚さ２００オングストロームのＴｉＮ膜、厚さ１μ
ｍのＡｌ−Ｃｕ膜（０．５％Ｃｕ）、及び厚さ４００オ
ングストロームのＴｉＮ膜を蒸着して積層膜を堆積形成
する（ステップ１５）。
【００５２】その後、第２層目の配線層をパターニング
するためのマスクを形成するためにリソグラフを行う
（ステップ１６）。上記マスクを用いて第２層目の配線
層を選択的にエッチングし、配線パターンを形成する
（ステップ１７）。この第２層目の配線層のパターニン
グは、第１層目の配線層に比べて、ライン幅やスペース
幅は大きくて良いので、従来の配線層のエッチング技術
を用いて行うことができる。
【００５３】第２層目の配線層の加工終了後、一定時間
内にフォトレジストを灰化除去する（ステップ１８）。
これは、残留塩素によるコロージョンを防ぐためであ
る。そして、フォトレジストの灰化除去後、反応生成物
から成るポリマーを除去するために、溶液処理を行う
（ステップ１９）。
【００５４】上記のような製造工程により２層配線のパ
ターニングが終了する。本発明者等は、上述した０．２
５μｍデザインルールと０．３５μｍデザインルールの
Ａｌ−Ｃｕ膜のパターニングを行って側壁を調べたが、
どちらの場合にもボイドやアンダーカットは観測されな
かった。しかも、厚さ１μｍのＡｌ−Ｃｕ膜のパターニ
ングも十分に可能であることを確認しており、高アスペ
クトのエッチングができる。
【００５５】なお、この発明は上記実施の形態に限定さ
れるものではなく、要旨を逸脱しない範囲内で種々変形
して実施することが可能である。例えば、上記実施の形
態では、Ａｌを基材とする金属としてＡｌ−Ｃｕを例に
取って説明したが、Ａｌ−Ｓｉ等他のＡｌ合金を用いて
も良く、Ａｌそのものを用いても同様な作用効果が得ら
れる。また、エッチングストッパやマイグレーションの
防止のためにＴｉとＴｉＮを用いたが、Ｗ等の他の金属
層をＡｌやＡｌ合金膜との積層構造を採用することもで
きる。５層構造の配線層をパターニングする場合につい
て説明したが、例えばＡｌ合金膜を２層のＴｉＮ膜で挟
んだ３層構造の配線層にも適用できるのは勿論であり、
Ａｌを基材として用いた配線層であれば何層であっても
適用できる。
【００５６】上述したように、この発明では、配線層中
のＡｌまたはＡｌ合金のエッチングのために、ＩＣＰ装
置を用い、且つエッチングガスとしてＨＣｌとＢＣｌ3
とを含む混合ガスを用いている。ＩＣＰ装置は、平行平
板型電極構造のプラズマエッチング装置（ＥＣＲ：Ｅｌ
ｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃ
ｅ）のようにプラズマの発生とイオンの引き込みを１つ
の高周波電源で行うのではなく、プラズマの発生用とイ
オンの引き込み用の２つの高周波電源を備えており、従
来の装置ではエッチングが不可能であったＨＣｌガスと
ＢＣｌ3 ガスとの混合ガスを用いてＡｌまたはＡｌ合金
膜のエッチングが可能となる。そして、このＩＣＰ装置
によるエッチング工程は、Ｃｌ2 ガスを使わずＨＣｌま
たはＢＣｌ3 のいずれかからＣｌイオン、Ｃｌ活性種を
分離し、このＣｌイオン、Ｃｌ活性種によって実行され
る。この際、Ｃｌイオンは、マスクとして用いているフ
ォトレジストと反応し、ＡｌまたはＡｌ合金膜の側壁に
Ａｌ2 Ｏ3 を生成する。上記Ａｌ2 Ｏ3 は、Ａｌまたは
Ａｌ合金膜の側壁を安定化させ、効果的に保護する。こ
れによって、高エッチングレート、フォトレジストと酸
化膜に対する高エッチング選択比を確保しつつ、側壁エ
ッチングやパターン形状不良を抑制できる。また、エッ
チング工程中は上記Ａｌ2 Ｏ3 によってＡｌまたはＡｌ
合金膜の側壁が保護されるので、配線層の側壁にボイド
やアンダーカットが発生するのを抑制でき、製造工程の
簡単化と製造コストの低減が図れ、高精度な半導体装置
の製造方法が得られる。
【００５７】
【発明の効果】以上説明したように、この発明によれ
ば、高エッチングレートと高エッチング選択比を維持し
つつ、側壁エッチングやパターン形状不良を抑制できる
半導体装置の製造方法が得られる。
【００５８】また、配線層の側壁に発生するボイドやア
ンダーカットを抑制できる半導体装置の製造方法が得ら
れる。更に、製造工程の簡単化と製造コストの低減が図
れ、高精度な半導体装置の製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態に係る半導体装置の製造
方法について説明するためもので、配線層のエッチング
（パターニング）工程を示すフローチャート。
【図２】図１における第１層目の配線層のエッチング工
程で用いられるエッチング装置（ＩＰＣ装置）の構成を
概略的に示す図。
【図３】図１に示した第１層目の配線層のエッチング工
程によって形成された配線層の断面図。
【図４】第１層目の配線層のエッチング工程における各
プロセスパラメータを一括して示す図。
【図５】図４に示したエッチング条件によって加工した
配線層の顕微鏡写真であり、（ａ）図はウェーハの中央
部、（ｂ）図はウェーハの周辺部。
【図６】エッチング装置による配線層の側壁ポリマーの
Ａｕｇｅｒスペクトルについて説明するためのもので、
（ａ）図は従来のエッチング工程におけるｕ−Ａｕｇｅ
ｒスペクトルを示す図、（ｂ）図はこの発明のエッチン
グ工程におけるｕ−Ａｕｇｅｒスペクトルを示す図。
【図７】従来の半導体装置の製造方法について説明する
ためのもので、ＡｌまたはＡｌ合金膜と金属バリア層と
を積層した配線構造の断面図。
【図８】配線層のエッチング工程で用いられる従来のプ
ラズマエッチング装置の概略構成を示す図。
【符号の説明】
１０…配線層、１１…半導体基体、１２…Ｔｉ膜、１３
…ＴｉＮ膜、１４’…Ａｌ−Ｃｕ膜、１５…Ｔｉ膜、１
６…ＴｉＮ膜、１７…反応室、１８，１９…平行平板電
極、２０−１，２０−２…高周波電源、２１，２１…ウ
ェーハ、２２…吸気口、２３…排気口、２４…反射防止
膜、２５…フォトレジスト、２６…側壁保護膜。
フロントページの続き (71)出願人 390009531 インターナショナル・ビジネス・マシーン ズ・コーポレイション ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮ ＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯ ＲＡＴＩＯＮ アメリカ合衆国10504、ニューヨーク州 アーモンク （番地なし) (72)発明者 ブルーノ・スプーラー アメリカ合衆国、 ニューヨーク州 12590、 ワッピンガース・フォールス、 フィールドストーン・ブールバード 13 (72)発明者 ビリンダー・グレバル アメリカ合衆国、 ニューヨーク州 12524、 ロール・コート ９ (72)発明者 成田 雅貴 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 ヤン・チーフア アメリカ合衆国、 ニューヨーク州 10598、 ファースンド・シービー・ヨー クタウン 2668

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基体上にＡｌを基材として含む金
    属層を形成する工程と、 前記金属層上にフォトレジストを塗布し、リソグラフを
    行ってレジストパターンを形成する工程と、 前記半導体基体をＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃ
    ｏｕｐｌｅｄ Ｐｌａｓｍａ）装置の反応室内に収容
    し、この反応室にＨＣｌとＢＣｌ3 とを含む混合ガスを
    導入し、前記レジストパターンをマスクにして前記金属
    層をエッチングする工程とを具備することを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 前記金属層は、ＡｌまたはＡｌ合金膜
    と、金属バリア層とを含むことを特徴とする請求項１に
    記載の半導体装置の製造方法。
  3. 【請求項３】 前記金属層を形成する工程は、前記半導
    体基体上に、スパッタリング法によりＴｉ膜、ＴｉＮ
    膜、Ａｌ合金膜、Ｔｉ膜及びＴｉＮ膜を順次蒸着して積
    層膜を形成するものであることを特徴とする請求項１ま
    たは２に記載の半導体装置の製造方法。
  4. 【請求項４】 前記金属層をエッチングする工程は、前
    記レジストパターンをマスクにして前記Ａｌ合金膜上の
    Ｔｉ膜及びＴｉＮ膜をエッチングする第１の工程と、前
    記レジストパターンをマスクにして前記ＨＣｌとＢＣｌ
    3 とを含む混合ガスを用いて前記Ａｌ合金膜をエッチン
    グする第２の工程と、前記レジストパターンをマスクに
    して前記Ｔｉ膜及びＴｉＮ膜を前記半導体基体に到達す
    るまでエッチングする第３の工程とを含むことを特徴と
    する請求項３に記載の半導体装置の製造方法。
  5. 【請求項５】 半導体基体上にＡｌを基材として含む第
    １の金属層を形成する工程と、 前記第１の金属層上にフォトレジストを塗布し、リソグ
    ラフを行って第１のレジストパターンを形成する工程
    と、 前記半導体基体をＩＣＰ装置の反応室内に収容し、この
    反応室にＨＣｌとＢＣｌ3 とを含む混合ガスを導入し、
    前記第１のレジストパターンをマスクにして前記第１の
    金属層をエッチングする工程と、 前記第１の金属層上に絶縁膜を形成する工程と、 前記絶縁膜の前記第１の金属層の一部上にコンタクトホ
    ールを形成する工程と、 前記絶縁膜上に、前記コンタクトホールを介して前記第
    １の金属層と電気的に接続された第２の金属層を形成す
    る工程と、 前記第２の金属層上にフォトレジストを塗布し、リソグ
    ラフを行って第２のレジストパターンを形成する工程
    と、 前記第２のレジストパターンをマスクにして前記第２の
    金属層をエッチングする工程とを具備することを特徴と
    する半導体装置の製造方法。
JP10281253A 1997-11-14 1998-10-02 半導体装置の製造方法 Pending JPH11176805A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US97116697A 1997-11-14 1997-11-14
US971166 1997-11-14

Publications (1)

Publication Number Publication Date
JPH11176805A true JPH11176805A (ja) 1999-07-02

Family

ID=25518008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10281253A Pending JPH11176805A (ja) 1997-11-14 1998-10-02 半導体装置の製造方法

Country Status (4)

Country Link
EP (1) EP0917187A3 (ja)
JP (1) JPH11176805A (ja)
KR (1) KR19990045274A (ja)
TW (1) TW400578B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6472329B1 (en) * 1999-08-16 2002-10-29 Applied Komatsu Technology, Inc. Etching aluminum over refractory metal with successive plasmas
CN107331786A (zh) * 2017-06-23 2017-11-07 安徽熙泰智能科技有限公司 Oled微显示器件阳极结构及该阳极结构的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384009A (en) * 1993-06-16 1995-01-24 Applied Materials, Inc. Plasma etching using xenon
US5783101A (en) * 1994-09-16 1998-07-21 Applied Materials, Inc. High etch rate residue free metal etch process with low frequency high power inductive coupled plasma
US5779926A (en) * 1994-09-16 1998-07-14 Applied Materials, Inc. Plasma process for etching multicomponent alloys
EP0785572A2 (en) * 1996-01-22 1997-07-23 Matsushita Electric Industrial Co., Ltd. Dry etching method for aluminium alloy and etching gas therefor

Also Published As

Publication number Publication date
EP0917187A2 (en) 1999-05-19
TW400578B (en) 2000-08-01
EP0917187A3 (en) 2000-01-26
KR19990045274A (ko) 1999-06-25

Similar Documents

Publication Publication Date Title
US5840200A (en) Method of manufacturing semiconductor devices
JP5134363B2 (ja) プラズマ加工システムによる基板エッチング法
JP3257533B2 (ja) 無機反射防止膜を使った配線形成方法
KR100267106B1 (ko) 반도체 소자의 다층 배선 형성방법
JP3538970B2 (ja) 配線形成法
JPH09266200A (ja) 半導体装置の製造方法
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
US6627554B1 (en) Semiconductor device manufacturing method
US20040166691A1 (en) Method of etching a metal line
US5741742A (en) Formation of aluminum-alloy pattern
JPH07201986A (ja) 半導体装置の製造方法
JPH08321545A (ja) 配線形成法
JPH11176805A (ja) 半導体装置の製造方法
JP2003338608A (ja) 強誘電体キャパシタ及びその製造方法
US6815222B2 (en) Method for protecting capacitive elements during production of a semiconductor device
KR100327580B1 (ko) 반도체 소자의 금속배선 형성 방법
US7598137B2 (en) Method for manufacturing semiconductor device including MIM capacitor
JP2006521687A (ja) フェロキャパシタの組立プロセス
JP2000232107A (ja) 半導体装置のパターン形成方法
JPH11111693A (ja) コンタクトホール形成方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JP2003282839A (ja) 強誘電体メモリ装置の製造方法
JPH10223753A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP2001358145A (ja) 配線と配線形成方法及び半導体装置
KR100307489B1 (ko) 반도체디바이스의다층배선방법