JP2006521687A - フェロキャパシタの組立プロセス - Google Patents
フェロキャパシタの組立プロセス Download PDFInfo
- Publication number
- JP2006521687A JP2006521687A JP2005518790A JP2005518790A JP2006521687A JP 2006521687 A JP2006521687 A JP 2006521687A JP 2005518790 A JP2005518790 A JP 2005518790A JP 2005518790 A JP2005518790 A JP 2005518790A JP 2006521687 A JP2006521687 A JP 2006521687A
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- mask element
- layer
- bottom electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Abstract
Description
1つ以上のフェロキャパシタを含むフェロ電気デバイスのための組立プロセスおよび組立プロセスによって生成されたフェロ電気デバイスに関する。
基板(しばしばバリアフィルムを含む)上に以下の層を堆積することにより形成されたフェロ電気キャパシタを含むFeRAMデバイスおよび高いkのDRAMデバイスのようなフェロ電気デバイスを提供することは公知である。底部の電極層、フェロ電気層、およびトップの電極層、ハードマスク要素、典型的に形成される Tetraethyl Orthosilicate (TEOS)が、電極層上に堆積され、そして、ハードマスクの下に位置しない、底部の電極層、フェロ電気層およびトップの電極層の部分を除去すべく、その構造をエッチングするために用いられる。そのエッチングは、トップの電極を切り離し、複数のトップの電極にする。底部の電極も切り離し、複数の底部の電極にする。また、フェロ電気層を切り離し、トップの電極と底部の電極とのそれぞれの一対により積層されるフェロ電気要素にする。
この発明は、上の問題に対処すること目的とする。一般的な用語で述べると、この発明は、2つのステージのエッチングプロセスは、底部の電極エッチングの前に、第2のハードマスク要素を丸くするためのプロセスを含んで、実行されるべきである。底部の電極のエッチングが開始する時、第2のハードマスク要素は、75°から87°の範囲のテーパー角度を持つ。
この発明の第1の実施例は図2(a)から(d)に示され、対応するアイテムの記述のためにこれらは図1(a)から1(f)で用いた参照番号に対応する。各々が第2のハードマスク要素9のもとにある2つのフェロキャパシタが形成されているが、この発明は当然、この点に制限されず、各々の第2のハードマスク要素9のもとに、単一のキャパシタが形成されてもよい。図2(a)では、バリア層14(これは図1(a)の基板の上の層である)が示される。
3:フェロ電気層
4:ハードマスク層
5:トップの電極
8:レジスト要素
9:第2のハードマスク要素
14:バリア層
15:コーナー
17:丸いコーナー
Claims (10)
- フェロキャパシタの形成のための方法であり、
基板、底部の電極層、フェロ電気層およびトップの電極層の順で含む構造に対して第1のハードマスク要素を堆積するステップ、
トップの電極層およびフェロ電気層をエッチングするステップ、
第1のハードマスク要素上に、それよりも幅の広い第2のハードマスク要素を形成するステップ、
第2のハードマスク要素のそれらのコーナーを丸くするために、その第2のハードマスク要素の形状を変形するステップ、および
底部の電極層をエッチングするステップを備える方法。 - ハードマスク層上にレジストを堆積すること、およびレジストにより覆われていないハードマスク層の部分をエッチングすることを含むプロセスにより、第2のハードマスク要素が形成され、第2のハードマスク要素の形状を変形するステップは、レジストを除去し、そしてそのハードマスク要素を、底部の電極層がエッチングされる前に、別のエッチングステップに供する請求項1記載の方法。
- ハードマスク層上にレジストを堆積すること、およびレジストにより覆われていないハードマスク層の部分をエッチングすることを含むプロセスにより、第2のハードマスク要素が形成され、そのエッチングは、底部の電極層がエッチングされる前に、そのエッチングで第2のハードマスク要素の形状を変形するレベルに、レジストの厚さを減じる請求項1記載の方法。
- 底部の電極層がエッチングされる時、第2のハードマスク要素が、それらのエッジで75から87°の範囲の初期のテーパー角を有する請求項1記載の方法。
- 底部の電極層がエッチングされる時、第2のハードマスク要素が、それらのエッジで78から83°の範囲の初期のテーパー角を有する請求項1記載の方法。
- 底部の電極がエッチングされる前に、第2のハードマスク要素のテーパー角を変更するステップを備える請求項4記載の方法。
- 第2のハードマスク要素のテーパー角が、エッチングプロセスの間に、エッチングガスの流速および圧力を制御することにより変更される請求項6記載の方法。
- 第2のハードマスク要素のテーパー角が、追加のエッチングステップにより低減される請求項6記載の方法。
- 第2のハードマスク要素の形状の変更の間、第2のハードマスク要素のトップの2から35%が丸くされる請求項1記載の方法。
- 請求項1による方法で形成されたフェロキャパシタを含むフェロ電気デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/417,526 US6762064B1 (en) | 2003-04-17 | 2003-04-17 | Process for fabrication of a ferrocapacitor |
PCT/SG2004/000074 WO2004093169A1 (en) | 2003-04-17 | 2004-03-30 | Process for fabrication of a ferrocapacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006521687A true JP2006521687A (ja) | 2006-09-21 |
Family
ID=32681888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005518790A Pending JP2006521687A (ja) | 2003-04-17 | 2004-03-30 | フェロキャパシタの組立プロセス |
Country Status (4)
Country | Link |
---|---|
US (1) | US6762064B1 (ja) |
JP (1) | JP2006521687A (ja) |
DE (1) | DE112004000665B4 (ja) |
WO (1) | WO2004093169A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7015049B2 (en) * | 2003-09-03 | 2006-03-21 | Infineon Technologies Ag | Fence-free etching of iridium barrier having a steep taper angle |
US6924156B2 (en) * | 2003-09-30 | 2005-08-02 | Infineon Technologies Ag | Method for forming a ferroelectric capacitor device |
JP2006093451A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Corp | 半導体装置 |
JP2008078417A (ja) * | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
EP2128703A1 (en) | 2008-05-28 | 2009-12-02 | ASML Netherlands BV | Lithographic Apparatus and a Method of Operating the Apparatus |
CN105023835B (zh) * | 2015-06-17 | 2019-04-02 | 泰科天润半导体科技(北京)有限公司 | 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3122579B2 (ja) * | 1994-07-27 | 2001-01-09 | シャープ株式会社 | Pt膜のエッチング方法 |
JPH1098162A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US6020233A (en) * | 1997-06-30 | 2000-02-01 | Hyundai Electronics Industries Co., Ltd. | Ferroelectric memory device guaranteeing electrical interconnection between lower capacitor electrode and contact plug and method for fabricating the same |
US6611014B1 (en) * | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
US6603161B2 (en) * | 2000-03-10 | 2003-08-05 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and method for manufacturing the same |
KR100825130B1 (ko) * | 2001-07-06 | 2008-04-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법 |
US6500678B1 (en) * | 2001-12-21 | 2002-12-31 | Texas Instruments Incorporated | Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing |
US6835665B2 (en) * | 2002-03-06 | 2004-12-28 | Hitachi High-Technologies Corporation | Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method |
-
2003
- 2003-04-17 US US10/417,526 patent/US6762064B1/en not_active Expired - Fee Related
-
2004
- 2004-03-30 JP JP2005518790A patent/JP2006521687A/ja active Pending
- 2004-03-30 DE DE112004000665T patent/DE112004000665B4/de not_active Expired - Fee Related
- 2004-03-30 WO PCT/SG2004/000074 patent/WO2004093169A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
DE112004000665T5 (de) | 2006-05-11 |
WO2004093169A1 (en) | 2004-10-28 |
DE112004000665B4 (de) | 2008-10-16 |
US6762064B1 (en) | 2004-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5840200A (en) | Method of manufacturing semiconductor devices | |
US7511940B2 (en) | Formation of metal-insulator-metal capacitor simultaneously with aluminum metal wiring level using a hardmask | |
US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
US6573167B2 (en) | Using a carbon film as an etch hardmask for hard-to-etch materials | |
JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
US20060024883A1 (en) | Method for fabricating semiconductor memory device having cylinder type storage node | |
JP2004274056A (ja) | 強誘電体メモリキャパシタの形成方法 | |
JP2006521687A (ja) | フェロキャパシタの組立プロセス | |
US6995093B2 (en) | Polysilicon etching method | |
KR100919674B1 (ko) | 반도체 소자의 제조 방법 | |
JP2004023104A (ja) | Mimキャパシタ及びその製造方法 | |
JP2007013081A (ja) | 深いコンタクトホールを有する半導体素子の製造方法 | |
US7045837B2 (en) | Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing | |
US20060281319A1 (en) | Etch aided by electrically shorting upper and lower sidewall portions during the formation of a semiconductor device | |
KR20060001362A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
JP2006093451A (ja) | 半導体装置 | |
KR100643568B1 (ko) | 반도체소자의 깊은 콘택홀 형성 방법 | |
JPH09270495A (ja) | 容量素子およびその製造方法 | |
KR100948092B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
US6617221B1 (en) | Method of making capacitors | |
US20100248456A1 (en) | Method of manufacturing semiconductor device | |
JPH11176805A (ja) | 半導体装置の製造方法 | |
US20100124811A1 (en) | Method for fabricating capacitor in semiconductor device | |
KR20060000872A (ko) | 반도체 메모리장치의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090318 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |