JPH09266200A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09266200A JPH09266200A JP9002835A JP283597A JPH09266200A JP H09266200 A JPH09266200 A JP H09266200A JP 9002835 A JP9002835 A JP 9002835A JP 283597 A JP283597 A JP 283597A JP H09266200 A JPH09266200 A JP H09266200A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- titanium
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の一部を構成する強誘電体や白金
の微細加工を容易に実現できるようにする。 【解決手段】 半導体基板１の上にデバイス絶縁膜２を
形成し、その上に下層白金膜３、強誘電体膜４、上層白
金膜５及びチタン膜６を順次形成し、更にその上に所望
のパターンのフォトレジストマスク７を形成する。この
際、チタン膜６の厚さを、上層白金膜５と強誘電体膜４
と下層白金膜３とからなる積層膜の厚さの合計の十分の
一以上に設定する。次に、ドライエッチング法でチタン
膜６をエッチングし、フォトレジストマスク７を灰化処
理により除去する。このようにしてパターン化されたチ
タン膜６をマスクとし、かつ酸素ガスの体積濃度を４０
％に設定した塩素と酸素との混合ガスのプラズマを用い
たドライエッチング法により、３層の積層膜３〜５をエ
ッチングする。更に、塩素ガスのプラズマを用いたドラ
イエッチング法でチタン膜６を除去する。
の微細加工を容易に実現できるようにする。 【解決手段】 半導体基板１の上にデバイス絶縁膜２を
形成し、その上に下層白金膜３、強誘電体膜４、上層白
金膜５及びチタン膜６を順次形成し、更にその上に所望
のパターンのフォトレジストマスク７を形成する。この
際、チタン膜６の厚さを、上層白金膜５と強誘電体膜４
と下層白金膜３とからなる積層膜の厚さの合計の十分の
一以上に設定する。次に、ドライエッチング法でチタン
膜６をエッチングし、フォトレジストマスク７を灰化処
理により除去する。このようにしてパターン化されたチ
タン膜６をマスクとし、かつ酸素ガスの体積濃度を４０
％に設定した塩素と酸素との混合ガスのプラズマを用い
たドライエッチング法により、３層の積層膜３〜５をエ
ッチングする。更に、塩素ガスのプラズマを用いたドラ
イエッチング法でチタン膜６を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に強誘電体、高誘電率材料及び白金のエ
ッチング方法に関するものである。
方法に関し、特に強誘電体、高誘電率材料及び白金のエ
ッチング方法に関するものである。
【０００２】
【従来の技術】半導体基板の上に形成された強誘電体膜
の自発分極を利用した不揮発性メモリが知られている。
また、高誘電率材料からなるキャパシタを半導体基板上
に備えたＤＲＡＭ（ダイナミックＲＡＭ）が知られてい
る。これらの種類のメモリの製造過程では、強誘電体及
び高誘電率材料や、それらの電極として使用される白金
（Ｐｔ）の微細加工が必要である。
の自発分極を利用した不揮発性メモリが知られている。
また、高誘電率材料からなるキャパシタを半導体基板上
に備えたＤＲＡＭ（ダイナミックＲＡＭ）が知られてい
る。これらの種類のメモリの製造過程では、強誘電体及
び高誘電率材料や、それらの電極として使用される白金
（Ｐｔ）の微細加工が必要である。
【０００３】従来、フォトレジストをマスクとし、かつ
塩素（Ｃｌ2 ）ガスのプラズマを用いたドライエッチン
グ法で強誘電体や高誘電率材料を加工する方法が知られ
ている。
塩素（Ｃｌ2 ）ガスのプラズマを用いたドライエッチン
グ法で強誘電体や高誘電率材料を加工する方法が知られ
ている。
【０００４】
【発明が解決しようとする課題】ところが、強誘電体や
高誘電率材料は、高融点かつ高沸点の金属の複合酸化物
であるためエッチング速度が遅い。つまり、上記従来の
エッチング方法では十分な選択比が得られないので、フ
ォトレジストマスクを無駄に厚くする必要があった。し
たがって、微細加工が困難であった。
高誘電率材料は、高融点かつ高沸点の金属の複合酸化物
であるためエッチング速度が遅い。つまり、上記従来の
エッチング方法では十分な選択比が得られないので、フ
ォトレジストマスクを無駄に厚くする必要があった。し
たがって、微細加工が困難であった。
【０００５】本発明の目的は、強誘電体、高誘電率材料
及び白金の微細加工を容易に実現できるようにすること
にある。
及び白金の微細加工を容易に実現できるようにすること
にある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、強誘電体、高誘電率材料及び白金のう
ちの少なくとも１つからなるエッチング対象膜の上に酸
化しやすい金属膜をマスクとしてパターン形成し、ハロ
ゲンガスと酸素ガスとの混合ガスのプラズマでエッチン
グ対象膜を選択的にエッチングすることとしたものであ
る。この方法によれば、マスクとして形成された金属膜
はプラズマによって酸化される。この結果、マスクのエ
ッチング速度は小さくなる。これとは対照的に、エッチ
ング対象膜については、大きいエッチング速度が確保さ
れる。したがって、エッチングの高い選択比が実現し、
エッチング対象膜の微細加工が容易になる。
めに、本発明は、強誘電体、高誘電率材料及び白金のう
ちの少なくとも１つからなるエッチング対象膜の上に酸
化しやすい金属膜をマスクとしてパターン形成し、ハロ
ゲンガスと酸素ガスとの混合ガスのプラズマでエッチン
グ対象膜を選択的にエッチングすることとしたものであ
る。この方法によれば、マスクとして形成された金属膜
はプラズマによって酸化される。この結果、マスクのエ
ッチング速度は小さくなる。これとは対照的に、エッチ
ング対象膜については、大きいエッチング速度が確保さ
れる。したがって、エッチングの高い選択比が実現し、
エッチング対象膜の微細加工が容易になる。
【０００７】また、本発明によれば、強誘電体及び高誘
電率材料のうちの少なくとも１つからなるエッチング対
象膜の上に絶縁物からなる下層マスクと酸化しやすい金
属からなる上層マスクとをパターン形成し、ハロゲンガ
スと酸素ガスとの混合ガスのプラズマでエッチング対象
膜を選択的にエッチングした後に、下層マスクを残存さ
せながら上層マスクを除去する。この方法によれば、上
層マスクとして形成された金属膜はプラズマによって酸
化される。この結果、マスクのエッチング速度は小さく
なる。これとは対照的に、エッチング対象膜について
は、大きいエッチング速度が確保される。したがって、
エッチングの高い選択比が実現し、エッチング対象膜の
微細加工が容易になる。しかも、上層マスクの除去の際
には、エッチング対象膜が下層マスクで覆われているの
で、該エッチング対象膜がエッチングガスにさらされる
ことがない。したがって、強誘電体特性や高誘電率特性
のばらつきや劣化が抑制される。更に、上層マスクの残
滓発生を防止するためには、還元性を有するガスのプラ
ズマ、例えば三塩化ホウ素のガスプラズマを用いて上層
マスクをエッチングする。
電率材料のうちの少なくとも１つからなるエッチング対
象膜の上に絶縁物からなる下層マスクと酸化しやすい金
属からなる上層マスクとをパターン形成し、ハロゲンガ
スと酸素ガスとの混合ガスのプラズマでエッチング対象
膜を選択的にエッチングした後に、下層マスクを残存さ
せながら上層マスクを除去する。この方法によれば、上
層マスクとして形成された金属膜はプラズマによって酸
化される。この結果、マスクのエッチング速度は小さく
なる。これとは対照的に、エッチング対象膜について
は、大きいエッチング速度が確保される。したがって、
エッチングの高い選択比が実現し、エッチング対象膜の
微細加工が容易になる。しかも、上層マスクの除去の際
には、エッチング対象膜が下層マスクで覆われているの
で、該エッチング対象膜がエッチングガスにさらされる
ことがない。したがって、強誘電体特性や高誘電率特性
のばらつきや劣化が抑制される。更に、上層マスクの残
滓発生を防止するためには、還元性を有するガスのプラ
ズマ、例えば三塩化ホウ素のガスプラズマを用いて上層
マスクをエッチングする。
【０００８】また、本発明によれば、強誘電体及び高誘
電率材料のうちの少なくとも１つからなるエッチング対
象膜の上に絶縁物をマスクとしてパターン形成し、ガス
プラズマでエッチング対象膜を選択的にエッチングした
後に、絶縁物からなるマスクのうちの上層部分のみを除
去する。この方法によれば、絶縁物からなるマスクを用
いたドライエッチング法の採用により、フォトレジスト
マスクを用いる場合に比べてエッチング対象膜の微細加
工が容易になる。しかも、マスクを部分的に除去するこ
ととしたので、該マスク除去の際にエッチング対象膜が
保護される結果、強誘電体特性や高誘電率特性のばらつ
きや劣化が抑制される。
電率材料のうちの少なくとも１つからなるエッチング対
象膜の上に絶縁物をマスクとしてパターン形成し、ガス
プラズマでエッチング対象膜を選択的にエッチングした
後に、絶縁物からなるマスクのうちの上層部分のみを除
去する。この方法によれば、絶縁物からなるマスクを用
いたドライエッチング法の採用により、フォトレジスト
マスクを用いる場合に比べてエッチング対象膜の微細加
工が容易になる。しかも、マスクを部分的に除去するこ
ととしたので、該マスク除去の際にエッチング対象膜が
保護される結果、強誘電体特性や高誘電率特性のばらつ
きや劣化が抑制される。
【０００９】
【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法の具体例について、図面を参照しながら説明す
る。
製造方法の具体例について、図面を参照しながら説明す
る。
【００１０】図１（ａ）〜図１（ｅ）は、本発明に係る
半導体装置の製造方法の工程を示している。図１（ａ）
〜図１（ｅ）において、１はシリコン（Ｓｉ）単結晶か
らなる半導体基板、２は酸化シリコン（ＳｉＯ2 ）から
なるデバイス絶縁膜、３は下層白金（Ｐｔ）膜、４はＳ
ＢＴすなわちＳｒＢｉ2 Ｔａ3 Ｏ9 からなる強誘電体
膜、５は上層白金（Ｐｔ）膜、６はチタン（Ｔｉ）膜、
７はフォトレジストマスクである。
半導体装置の製造方法の工程を示している。図１（ａ）
〜図１（ｅ）において、１はシリコン（Ｓｉ）単結晶か
らなる半導体基板、２は酸化シリコン（ＳｉＯ2 ）から
なるデバイス絶縁膜、３は下層白金（Ｐｔ）膜、４はＳ
ＢＴすなわちＳｒＢｉ2 Ｔａ3 Ｏ9 からなる強誘電体
膜、５は上層白金（Ｐｔ）膜、６はチタン（Ｔｉ）膜、
７はフォトレジストマスクである。
【００１１】順を追って説明すると、半導体基板１の上
にデバイス絶縁膜２を形成し、その上に下層白金膜３、
強誘電体膜４、上層白金膜５及びチタン膜６を順次形成
し、更にその上にフォトリソグラフィを用いて所望のパ
ターンのフォトレジストマスク７を形成する（図１
（ａ））。デバイス絶縁膜２はＣＶＤ法により、下層白
金膜３、上層白金膜５及びチタン膜６はスパッタ法によ
り、強誘電体膜４はゾルゲル法（詳細には、スピン塗布
法、ミスト法など）によりそれぞれ形成される。各々の
膜厚は、例えばデバイス絶縁膜２が２００ｎｍ、下層白
金膜３が３００ｎｍ、強誘電体膜４が２００ｎｍ、上層
白金膜５が２００ｎｍ、チタン膜６が２００ｎｍ、フォ
トレジストマスク７が１２００ｎｍである。この際、チ
タン膜６の厚さは、上層白金膜５と強誘電体膜４と下層
白金膜３とからなる積層膜の厚さの合計の十分の一以上
に設定される。
にデバイス絶縁膜２を形成し、その上に下層白金膜３、
強誘電体膜４、上層白金膜５及びチタン膜６を順次形成
し、更にその上にフォトリソグラフィを用いて所望のパ
ターンのフォトレジストマスク７を形成する（図１
（ａ））。デバイス絶縁膜２はＣＶＤ法により、下層白
金膜３、上層白金膜５及びチタン膜６はスパッタ法によ
り、強誘電体膜４はゾルゲル法（詳細には、スピン塗布
法、ミスト法など）によりそれぞれ形成される。各々の
膜厚は、例えばデバイス絶縁膜２が２００ｎｍ、下層白
金膜３が３００ｎｍ、強誘電体膜４が２００ｎｍ、上層
白金膜５が２００ｎｍ、チタン膜６が２００ｎｍ、フォ
トレジストマスク７が１２００ｎｍである。この際、チ
タン膜６の厚さは、上層白金膜５と強誘電体膜４と下層
白金膜３とからなる積層膜の厚さの合計の十分の一以上
に設定される。
【００１２】次に、塩素（Ｃｌ2 ）ガスのプラズマを用
いたドライエッチング法でチタン膜６をエッチングし
（図１（ｂ））、フォトレジストマスク７を酸素
（Ｏ2 ）プラズマによる灰化処理で除去する（図１
（ｃ））。
いたドライエッチング法でチタン膜６をエッチングし
（図１（ｂ））、フォトレジストマスク７を酸素
（Ｏ2 ）プラズマによる灰化処理で除去する（図１
（ｃ））。
【００１３】続いて、パターン化されたチタン膜６をマ
スクとし、かつ塩素（Ｃｌ2 ）と酸素（Ｏ2 ）との混合
ガスのプラズマを用いたドライエッチング法により、上
層白金膜５と強誘電体膜４と下層白金膜３とからなる積
層膜をエッチングする（図１（ｄ））。この際、ドライ
エッチングのためのチャンバーを用いて、例えば、塩素
ガスの流量を１２ｃｃ／分に、酸素ガスの流量を８ｃｃ
／分にそれぞれ設定し、チャンバー内の圧力を２Ｐａに
保持し、かつ１３．５６ＭＨｚの高周波電力を５Ｗ／ｃ
ｍ2 の密度で印加することにより、塩素と酸素との混合
ガスのプラズマを発生させる。この場合の塩素と酸素と
の混合ガス中に占める酸素ガスの体積濃度は４０％であ
る。
スクとし、かつ塩素（Ｃｌ2 ）と酸素（Ｏ2 ）との混合
ガスのプラズマを用いたドライエッチング法により、上
層白金膜５と強誘電体膜４と下層白金膜３とからなる積
層膜をエッチングする（図１（ｄ））。この際、ドライ
エッチングのためのチャンバーを用いて、例えば、塩素
ガスの流量を１２ｃｃ／分に、酸素ガスの流量を８ｃｃ
／分にそれぞれ設定し、チャンバー内の圧力を２Ｐａに
保持し、かつ１３．５６ＭＨｚの高周波電力を５Ｗ／ｃ
ｍ2 の密度で印加することにより、塩素と酸素との混合
ガスのプラズマを発生させる。この場合の塩素と酸素と
の混合ガス中に占める酸素ガスの体積濃度は４０％であ
る。
【００１４】更に、塩素ガスのプラズマを用いたドライ
エッチング法でチタン膜６をエッチングすることによ
り、該チタン膜６を除去する（図１（ｅ））。この際、
例えば、塩素ガスの流量を３０ｃｃ／分に設定し、チャ
ンバー内の圧力を２０Ｐａに保持し、かつ１３．５６Ｍ
Ｈｚの高周波電力を０．７Ｗ／ｃｍ2 の密度で印加する
ことにより、塩素ガスのプラズマを発生させる。以上の
工程により、半導体基板１の上にデバイス絶縁膜２を介
して強誘電体キャパシタが形成される。そして、図１
（ｅ）の工程の後に不図示の配線工程が実施される。
エッチング法でチタン膜６をエッチングすることによ
り、該チタン膜６を除去する（図１（ｅ））。この際、
例えば、塩素ガスの流量を３０ｃｃ／分に設定し、チャ
ンバー内の圧力を２０Ｐａに保持し、かつ１３．５６Ｍ
Ｈｚの高周波電力を０．７Ｗ／ｃｍ2 の密度で印加する
ことにより、塩素ガスのプラズマを発生させる。以上の
工程により、半導体基板１の上にデバイス絶縁膜２を介
して強誘電体キャパシタが形成される。そして、図１
（ｅ）の工程の後に不図示の配線工程が実施される。
【００１５】図２は、塩素と酸素との混合ガスのプラズ
マによるドライエッチングを実施した場合の、該混合ガ
ス中の酸素ガスの体積濃度と、白金、強誘電体及びチタ
ンの各々のエッチング速度との関係を示している。図２
において、横軸は塩素と酸素との混合ガス中に占める酸
素ガスの体積濃度を示し、縦軸は白金、強誘電体及びチ
タンの各々のエッチング速度の相対値を示している。こ
の相対値は、酸素ガス０％（塩素ガス１００％）の場合
の白金のエッチング速度を１としたものである。エッチ
ングのためのプラズマは、チャンバー内の圧力を２Ｐａ
に保持し、かつ１３．５６ＭＨｚの高周波電力を５Ｗ／
ｃｍ2 の密度で印加することにより生成した。
マによるドライエッチングを実施した場合の、該混合ガ
ス中の酸素ガスの体積濃度と、白金、強誘電体及びチタ
ンの各々のエッチング速度との関係を示している。図２
において、横軸は塩素と酸素との混合ガス中に占める酸
素ガスの体積濃度を示し、縦軸は白金、強誘電体及びチ
タンの各々のエッチング速度の相対値を示している。こ
の相対値は、酸素ガス０％（塩素ガス１００％）の場合
の白金のエッチング速度を１としたものである。エッチ
ングのためのプラズマは、チャンバー内の圧力を２Ｐａ
に保持し、かつ１３．５６ＭＨｚの高周波電力を５Ｗ／
ｃｍ2 の密度で印加することにより生成した。
【００１６】図２によれば、酸素ガスの体積濃度が２７
％以上になるとチタンのエッチング速度が急激に減少す
る。これは、チタンがプラズマによって酸化され、エッ
チングされにくくなったことを意味している。酸素ガス
の体積濃度を３０％以上に設定すると、チタンのエッチ
ング速度は、白金や強誘電体のエッチング速度の十分の
一以下になる。つまり、前記のようにチタン膜６の厚さ
を上層白金膜５と強誘電体膜４と下層白金膜３とからな
る積層膜の厚さの合計の十分の一以上に設定しておけ
ば、図１（ｄ）に示すように、パターン化されたチタン
膜６とその下に位置する積層膜３〜５の所要部分とを残
しながら、該積層膜３〜５の不要部分をエッチングによ
り除去できる。
％以上になるとチタンのエッチング速度が急激に減少す
る。これは、チタンがプラズマによって酸化され、エッ
チングされにくくなったことを意味している。酸素ガス
の体積濃度を３０％以上に設定すると、チタンのエッチ
ング速度は、白金や強誘電体のエッチング速度の十分の
一以下になる。つまり、前記のようにチタン膜６の厚さ
を上層白金膜５と強誘電体膜４と下層白金膜３とからな
る積層膜の厚さの合計の十分の一以上に設定しておけ
ば、図１（ｄ）に示すように、パターン化されたチタン
膜６とその下に位置する積層膜３〜５の所要部分とを残
しながら、該積層膜３〜５の不要部分をエッチングによ
り除去できる。
【００１７】以上のとおり、本方法によれば、白金と強
誘電体との積層膜３〜５の上にチタン膜６をマスクとし
てパターン形成し、塩素と酸素との混合ガスのプラズマ
で積層膜３〜５を選択的にエッチングすることとしたの
で、該積層膜３〜５の加工精度が向上する。また、チタ
ン膜６のパターン化のためにのみフォトレジストマスク
７を用いることとしたので、フォトレジストマスク７の
厚さを低減できる結果、フォトリソグラフィの解像度や
光学系の焦点深度余裕の向上に寄与できる。これらの利
点を活かすと、従来加工性が悪いために採用が見送られ
てきた種々の強誘電体材料が使用可能となり、半導体装
置の特性や、信頼性、歩留まりを向上させることができ
る。デバイス絶縁膜２と下層白金膜３との間に、接着層
としてチタン層、窒化チタン層、酸化チタン層のいずれ
かを介在させてもよい。また、上層白金膜５とチタン膜
６との間に同様の接着層を介在させておき、チタン膜６
の除去後に残る該接着層を、上層白金膜５と図１（ｅ）
の工程後に形成される酸化シリコン膜との密着性の確保
に利用することとしてもよい。
誘電体との積層膜３〜５の上にチタン膜６をマスクとし
てパターン形成し、塩素と酸素との混合ガスのプラズマ
で積層膜３〜５を選択的にエッチングすることとしたの
で、該積層膜３〜５の加工精度が向上する。また、チタ
ン膜６のパターン化のためにのみフォトレジストマスク
７を用いることとしたので、フォトレジストマスク７の
厚さを低減できる結果、フォトリソグラフィの解像度や
光学系の焦点深度余裕の向上に寄与できる。これらの利
点を活かすと、従来加工性が悪いために採用が見送られ
てきた種々の強誘電体材料が使用可能となり、半導体装
置の特性や、信頼性、歩留まりを向上させることができ
る。デバイス絶縁膜２と下層白金膜３との間に、接着層
としてチタン層、窒化チタン層、酸化チタン層のいずれ
かを介在させてもよい。また、上層白金膜５とチタン膜
６との間に同様の接着層を介在させておき、チタン膜６
の除去後に残る該接着層を、上層白金膜５と図１（ｅ）
の工程後に形成される酸化シリコン膜との密着性の確保
に利用することとしてもよい。
【００１８】なお、図２から明らかなように、上記Ｐｔ
とＳＢＴとの積層膜に限らず、Ｐｔの単層膜や、ＳＢＴ
の単層膜でも高い選択比が得られる。ゾルゲル法又はス
パッタ法により形成された、強誘電体膜の一種であるＰ
ＺＴ膜すなわちＰｂＴｉＯ3−ＰｂＺｒＯ3 膜や、高誘
電率膜の一種であるＢＳＴ膜すなわちＢａＴｉＯ3 −Ｓ
ｒＴｉＯ3 膜のエッチングに本方法を適用することも可
能である。上記の例ではマスクとしてチタン（Ｔｉ）膜
を採用したが、チタン化合物、あるいはチタンを含む合
金からなるマスクを採用してもよい。あるいは、クロム
（Ｃｒ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）な
どの酸化しやすい他の金属からなるマスクを採用しても
よい。エッチングガスとして、Ｃｌ2 とＯ2 との混合ガ
スに代えて、ＨＢｒ、ＳＦ6 、ＨＣｌなどの他のハロゲ
ンガスとＯ2 との混合ガスを選定してもよい。ただし、
白金（Ｐｔ）の塩化物はそのフッ化物に比べて蒸気圧が
高いので、Ｐｔのエッチングにはフッ素系ガスよりも塩
素系ガスが好ましい。
とＳＢＴとの積層膜に限らず、Ｐｔの単層膜や、ＳＢＴ
の単層膜でも高い選択比が得られる。ゾルゲル法又はス
パッタ法により形成された、強誘電体膜の一種であるＰ
ＺＴ膜すなわちＰｂＴｉＯ3−ＰｂＺｒＯ3 膜や、高誘
電率膜の一種であるＢＳＴ膜すなわちＢａＴｉＯ3 −Ｓ
ｒＴｉＯ3 膜のエッチングに本方法を適用することも可
能である。上記の例ではマスクとしてチタン（Ｔｉ）膜
を採用したが、チタン化合物、あるいはチタンを含む合
金からなるマスクを採用してもよい。あるいは、クロム
（Ｃｒ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）な
どの酸化しやすい他の金属からなるマスクを採用しても
よい。エッチングガスとして、Ｃｌ2 とＯ2 との混合ガ
スに代えて、ＨＢｒ、ＳＦ6 、ＨＣｌなどの他のハロゲ
ンガスとＯ2 との混合ガスを選定してもよい。ただし、
白金（Ｐｔ）の塩化物はそのフッ化物に比べて蒸気圧が
高いので、Ｐｔのエッチングにはフッ素系ガスよりも塩
素系ガスが好ましい。
【００１９】さて、上記のとおり、強誘電体キャパシタ
は、強誘電体膜を上層白金膜と下層白金膜とで挟んだ構
造を持っている。半導体装置の使用時における強誘電体
膜の側面での表層リークを防ぐため、上層白金膜の面積
を強誘電体膜の面積より小さくすることが好ましい。以
下、上層白金膜とは別に強誘電体膜と下層白金膜とをエ
ッチングする方法について説明する。
は、強誘電体膜を上層白金膜と下層白金膜とで挟んだ構
造を持っている。半導体装置の使用時における強誘電体
膜の側面での表層リークを防ぐため、上層白金膜の面積
を強誘電体膜の面積より小さくすることが好ましい。以
下、上層白金膜とは別に強誘電体膜と下層白金膜とをエ
ッチングする方法について説明する。
【００２０】図３（ａ）〜図３（ｄ）は、本発明に係る
半導体装置の製造方法の他の工程を示している。図３
（ａ）〜図３（ｄ）において、１１はシリコン（Ｓｉ）
単結晶からなる半導体基板、１２は酸化シリコン（Ｓｉ
Ｏ2 ）からなるデバイス絶縁膜、１３は下層白金（Ｐ
ｔ）膜、１４はＳＢＴすなわちＳｒＢｉ2 Ｔａ3 Ｏ9 か
らなる強誘電体膜、１５は上層白金（Ｐｔ）膜、１６は
酸化シリコンの一種であるＮＳＧ（non-doped silicate
glass）からなるマスク絶縁膜、１７はチタン（Ｔｉ）
膜である。
半導体装置の製造方法の他の工程を示している。図３
（ａ）〜図３（ｄ）において、１１はシリコン（Ｓｉ）
単結晶からなる半導体基板、１２は酸化シリコン（Ｓｉ
Ｏ2 ）からなるデバイス絶縁膜、１３は下層白金（Ｐ
ｔ）膜、１４はＳＢＴすなわちＳｒＢｉ2 Ｔａ3 Ｏ9 か
らなる強誘電体膜、１５は上層白金（Ｐｔ）膜、１６は
酸化シリコンの一種であるＮＳＧ（non-doped silicate
glass）からなるマスク絶縁膜、１７はチタン（Ｔｉ）
膜である。
【００２１】順を追って説明すると、半導体基板１１の
上にデバイス絶縁膜１２を形成し、その上に下層白金膜
１３、強誘電体膜１４及び上層白金膜１５を順次形成し
た後、上層白金膜１５を所望のパターンにエッチングす
る（図３（ａ））。デバイス絶縁膜１２はＣＶＤ法によ
り、下層白金膜１３及び上層白金膜１５はスパッタ法に
より、強誘電体膜１４はゾルゲル法（詳細には、スピン
塗布法、ミスト法など）によりそれぞれ形成される。各
々の膜厚は、例えばデバイス絶縁膜１２が１００ｎｍ、
下層白金膜１３が２００ｎｍ、強誘電体膜１４が２００
ｎｍ、上層白金膜１５が２００ｎｍである。ここでは上
層白金膜１５のみをエッチングするので、そのエッチン
グにはフォトレジストマスクを用いたドライエッチング
法を適用できる。エッチングガスは、例えば塩素（Ｃｌ
2 ）ガスである。フォトレジストマスクは、酸素
（Ｏ2 ）プラズマによる灰化処理で除去される。
上にデバイス絶縁膜１２を形成し、その上に下層白金膜
１３、強誘電体膜１４及び上層白金膜１５を順次形成し
た後、上層白金膜１５を所望のパターンにエッチングす
る（図３（ａ））。デバイス絶縁膜１２はＣＶＤ法によ
り、下層白金膜１３及び上層白金膜１５はスパッタ法に
より、強誘電体膜１４はゾルゲル法（詳細には、スピン
塗布法、ミスト法など）によりそれぞれ形成される。各
々の膜厚は、例えばデバイス絶縁膜１２が１００ｎｍ、
下層白金膜１３が２００ｎｍ、強誘電体膜１４が２００
ｎｍ、上層白金膜１５が２００ｎｍである。ここでは上
層白金膜１５のみをエッチングするので、そのエッチン
グにはフォトレジストマスクを用いたドライエッチング
法を適用できる。エッチングガスは、例えば塩素（Ｃｌ
2 ）ガスである。フォトレジストマスクは、酸素
（Ｏ2 ）プラズマによる灰化処理で除去される。
【００２２】次に、パターン化された上層白金膜１５を
覆うようにマスク絶縁膜１６をＣＶＤ法により形成し、
その上にチタン膜１７をスパッタ法により形成した後、
チタン膜１７及びマスク絶縁膜１６を上層白金膜１５よ
り大きいパターンにエッチングする（図３（ｂ））。各
々の膜厚は、例えばマスク絶縁膜１６が１００ｎｍ、チ
タン膜１７が２００ｎｍである。このエッチングにも、
フォトレジストマスクを用いたドライエッチング法を適
用できる。エッチングガスは、例えばチタン膜１７に対
しＣｌ2 ガス、マスク絶縁膜１６に対しＣＦ4 ガスであ
る。フォトレジストマスクは、酸素（Ｏ2 ）プラズマに
よる灰化処理で除去される。
覆うようにマスク絶縁膜１６をＣＶＤ法により形成し、
その上にチタン膜１７をスパッタ法により形成した後、
チタン膜１７及びマスク絶縁膜１６を上層白金膜１５よ
り大きいパターンにエッチングする（図３（ｂ））。各
々の膜厚は、例えばマスク絶縁膜１６が１００ｎｍ、チ
タン膜１７が２００ｎｍである。このエッチングにも、
フォトレジストマスクを用いたドライエッチング法を適
用できる。エッチングガスは、例えばチタン膜１７に対
しＣｌ2 ガス、マスク絶縁膜１６に対しＣＦ4 ガスであ
る。フォトレジストマスクは、酸素（Ｏ2 ）プラズマに
よる灰化処理で除去される。
【００２３】続いて、パターン化されたチタン膜１７及
び絶縁膜１６をマスクとし、かつ塩素（Ｃｌ2 ）と酸素
（Ｏ2 ）との混合ガスのプラズマを用いたドライエッチ
ング法により、強誘電体膜１４をエッチングする（図３
（ｃ））。この際、チタン膜１７は、部分的に酸化チタ
ン（ＴｉＯ2 ）に変化する。
び絶縁膜１６をマスクとし、かつ塩素（Ｃｌ2 ）と酸素
（Ｏ2 ）との混合ガスのプラズマを用いたドライエッチ
ング法により、強誘電体膜１４をエッチングする（図３
（ｃ））。この際、チタン膜１７は、部分的に酸化チタ
ン（ＴｉＯ2 ）に変化する。
【００２４】更に、還元性を有する三塩化ホウ素（ＢＣ
ｌ3 ）ガスのプラズマを用いたドライエッチング法でチ
タン膜１７をエッチングすることにより、絶縁膜１６を
残しながらチタン膜１７を除去する（図３（ｄ））。こ
の際、例えば、三塩化ホウ素ガスの流量を８０ｃｃ／分
に設定し、チャンバー内の圧力を１３．３Ｐａ（＝１０
０ｍＴｏｒｒ）に保持し、かつ１１５Ｗの高周波電力を
印加することにより、三塩化ホウ素ガスのプラズマを発
生させる。そして、図３（ｄ）の工程の後に、絶縁膜１
６の穿孔を含む不図示の配線工程が実施される。
ｌ3 ）ガスのプラズマを用いたドライエッチング法でチ
タン膜１７をエッチングすることにより、絶縁膜１６を
残しながらチタン膜１７を除去する（図３（ｄ））。こ
の際、例えば、三塩化ホウ素ガスの流量を８０ｃｃ／分
に設定し、チャンバー内の圧力を１３．３Ｐａ（＝１０
０ｍＴｏｒｒ）に保持し、かつ１１５Ｗの高周波電力を
印加することにより、三塩化ホウ素ガスのプラズマを発
生させる。そして、図３（ｄ）の工程の後に、絶縁膜１
６の穿孔を含む不図示の配線工程が実施される。
【００２５】以上のとおり、本方法によれば、強誘電体
膜１４の上にチタン膜１７をマスクとしてパターン形成
し、塩素と酸素との混合ガスのプラズマで強誘電体膜１
４を選択的にエッチングすることとしたので、該強誘電
体膜１４の加工精度が向上する。しかも、マスクとして
使用されたチタン膜１７は完全に除去され得る。
膜１４の上にチタン膜１７をマスクとしてパターン形成
し、塩素と酸素との混合ガスのプラズマで強誘電体膜１
４を選択的にエッチングすることとしたので、該強誘電
体膜１４の加工精度が向上する。しかも、マスクとして
使用されたチタン膜１７は完全に除去され得る。
【００２６】図４は、三塩化ホウ素ガスのプラズマによ
るドライエッチングを実施した場合の、チャンバー内の
圧力と、チタン及び酸化チタンの各々のエッチング速度
との関係を示している。圧力１３．３Ｐａのときにチタ
ンと酸化チタンとのエッチング速度がほぼ等しくなるこ
とが分る。つまり、上記条件でチタン膜１７をエッチン
グすると、チタン及び酸化チタンの残滓の発生がない。
したがって、配線工程に支障が生じることはない。しか
も、チタン膜１７の除去の際に強誘電体膜１４がマスク
絶縁膜１６で覆われているので、該強誘電体膜１４がエ
ッチングガスにさらされることがない。したがって、強
誘電体特性のばらつきや劣化が抑制される。実験によれ
ば、強誘電体膜１４の残留分極として１５μＣ／ｃｍ2
が、その耐圧として３０Ｖがそれぞれ得られた。デバイ
ス絶縁膜１２と下層白金膜１３との間及び上層白金膜１
５とマスク絶縁膜１６との間に、それぞれ接着層として
チタン層、窒化チタン層、酸化チタン層のいずれかを介
在させてもよい。
るドライエッチングを実施した場合の、チャンバー内の
圧力と、チタン及び酸化チタンの各々のエッチング速度
との関係を示している。圧力１３．３Ｐａのときにチタ
ンと酸化チタンとのエッチング速度がほぼ等しくなるこ
とが分る。つまり、上記条件でチタン膜１７をエッチン
グすると、チタン及び酸化チタンの残滓の発生がない。
したがって、配線工程に支障が生じることはない。しか
も、チタン膜１７の除去の際に強誘電体膜１４がマスク
絶縁膜１６で覆われているので、該強誘電体膜１４がエ
ッチングガスにさらされることがない。したがって、強
誘電体特性のばらつきや劣化が抑制される。実験によれ
ば、強誘電体膜１４の残留分極として１５μＣ／ｃｍ2
が、その耐圧として３０Ｖがそれぞれ得られた。デバイ
ス絶縁膜１２と下層白金膜１３との間及び上層白金膜１
５とマスク絶縁膜１６との間に、それぞれ接着層として
チタン層、窒化チタン層、酸化チタン層のいずれかを介
在させてもよい。
【００２７】なお、強誘電体膜の一種であるＰＺＴ膜
や、高誘電率膜の一種であるＢＳＴ膜のエッチングに本
方法を適用することも可能である。マスク絶縁膜１６
は、窒化シリコン（Ｓｉ3 Ｎ4 ）膜でもよい。ただし、
窒化シリコンの成膜時にアンモニア（ＮＨ3 ）ガス等の
水素を含むガスを用いると強誘電体膜１４に劣化が生じ
るので、成膜方法の選定が重要である。チタン膜１７に
代えて、チタン化合物、あるいはチタンを含む合金から
なるマスクを採用してもよい。あるいは、クロム（Ｃ
ｒ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などの
酸化しやすい他の金属からなるマスクを採用してもよ
い。チタン膜１７のエッチングガスとして、Ｃｌ2 、Ｃ
ＨＣｌ3 、ＨＣｌなどの塩素系ガスを使用してもよい。
ただし、残滓の発生防止の観点から三塩化ホウ素（ＢＣ
ｌ3 ）ガスが最適である。上層白金膜１５のエッチング
の際にも、ＮＳＧとチタンとの積層膜をマスクとしたド
ライエッチング法が適用可能である。チタン膜のみ又は
ＮＳＧ膜のみをマスクとして上層白金膜１５をエッチン
グしてもよい。ただし、選択比は、チタン、ＮＳＧ、フ
ォトレジストの順に低くなる。つまり、単層マスクを使
用する場合には、チタン膜からなるマスクを採用するこ
とによって、この中では最大の選択比が得られる。ま
た、強誘電体膜１４と下層白金膜１３とを同時にエッチ
ングしてもよい。
や、高誘電率膜の一種であるＢＳＴ膜のエッチングに本
方法を適用することも可能である。マスク絶縁膜１６
は、窒化シリコン（Ｓｉ3 Ｎ4 ）膜でもよい。ただし、
窒化シリコンの成膜時にアンモニア（ＮＨ3 ）ガス等の
水素を含むガスを用いると強誘電体膜１４に劣化が生じ
るので、成膜方法の選定が重要である。チタン膜１７に
代えて、チタン化合物、あるいはチタンを含む合金から
なるマスクを採用してもよい。あるいは、クロム（Ｃ
ｒ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などの
酸化しやすい他の金属からなるマスクを採用してもよ
い。チタン膜１７のエッチングガスとして、Ｃｌ2 、Ｃ
ＨＣｌ3 、ＨＣｌなどの塩素系ガスを使用してもよい。
ただし、残滓の発生防止の観点から三塩化ホウ素（ＢＣ
ｌ3 ）ガスが最適である。上層白金膜１５のエッチング
の際にも、ＮＳＧとチタンとの積層膜をマスクとしたド
ライエッチング法が適用可能である。チタン膜のみ又は
ＮＳＧ膜のみをマスクとして上層白金膜１５をエッチン
グしてもよい。ただし、選択比は、チタン、ＮＳＧ、フ
ォトレジストの順に低くなる。つまり、単層マスクを使
用する場合には、チタン膜からなるマスクを採用するこ
とによって、この中では最大の選択比が得られる。ま
た、強誘電体膜１４と下層白金膜１３とを同時にエッチ
ングしてもよい。
【００２８】図５（ａ）〜図５（ｄ）は、本発明に係る
半導体装置の製造方法の更に他の工程を示している。図
５（ａ）〜図５（ｄ）において、２１はシリコン（Ｓ
ｉ）単結晶からなる半導体基板、２２は酸化シリコン
（ＳｉＯ2 ）からなるデバイス絶縁膜、２３は下層白金
（Ｐｔ）膜、２４はＳＢＴすなわちＳｒＢｉ2 Ｔａ3 Ｏ
9からなる強誘電体膜、２５は上層白金（Ｐｔ）膜、２
６はＮＳＧからなるマスク絶縁膜である。
半導体装置の製造方法の更に他の工程を示している。図
５（ａ）〜図５（ｄ）において、２１はシリコン（Ｓ
ｉ）単結晶からなる半導体基板、２２は酸化シリコン
（ＳｉＯ2 ）からなるデバイス絶縁膜、２３は下層白金
（Ｐｔ）膜、２４はＳＢＴすなわちＳｒＢｉ2 Ｔａ3 Ｏ
9からなる強誘電体膜、２５は上層白金（Ｐｔ）膜、２
６はＮＳＧからなるマスク絶縁膜である。
【００２９】順を追って説明すると、半導体基板２１の
上にデバイス絶縁膜２２を形成し、その上に下層白金膜
２３、強誘電体膜２４及び上層白金膜２５を順次形成し
た後、上層白金膜２５を所望のパターンにエッチングす
る（図５（ａ））。この工程は、図３（ａ）の工程と同
様である。
上にデバイス絶縁膜２２を形成し、その上に下層白金膜
２３、強誘電体膜２４及び上層白金膜２５を順次形成し
た後、上層白金膜２５を所望のパターンにエッチングす
る（図５（ａ））。この工程は、図３（ａ）の工程と同
様である。
【００３０】次に、パターン化された上層白金膜２５を
覆うようにマスク絶縁膜２６をＣＶＤ法により形成した
後、該マスク絶縁膜２６を上層白金膜２５より大きいパ
ターンにエッチングする（図５（ｂ））。マスク絶縁膜
２６の厚さは、例えば５００ｎｍである。このエッチン
グには、フォトレジストマスクを用いたドライエッチン
グ法を適用できる。エッチングガスは、例えばＣＦ4 、
ＣＨＦ3 などのフッ素系ガスである。フォトレジストマ
スクは、酸素（Ｏ2 ）プラズマによる灰化処理で除去さ
れる。
覆うようにマスク絶縁膜２６をＣＶＤ法により形成した
後、該マスク絶縁膜２６を上層白金膜２５より大きいパ
ターンにエッチングする（図５（ｂ））。マスク絶縁膜
２６の厚さは、例えば５００ｎｍである。このエッチン
グには、フォトレジストマスクを用いたドライエッチン
グ法を適用できる。エッチングガスは、例えばＣＦ4 、
ＣＨＦ3 などのフッ素系ガスである。フォトレジストマ
スクは、酸素（Ｏ2 ）プラズマによる灰化処理で除去さ
れる。
【００３１】続いて、パターン化された絶縁膜２６をマ
スクとし、かつ塩素（Ｃｌ2 ）と酸素（Ｏ2 ）との混合
ガスのプラズマを用いたドライエッチング法により、強
誘電体膜２４をエッチングする（図５（ｃ））。
スクとし、かつ塩素（Ｃｌ2 ）と酸素（Ｏ2 ）との混合
ガスのプラズマを用いたドライエッチング法により、強
誘電体膜２４をエッチングする（図５（ｃ））。
【００３２】更に、ＣＦ4 、ＣＨＦ3 などのフッ素系ガ
スのプラズマを用いたドライエッチング法でマスク絶縁
膜２６をエッチングすることにより、該マスク絶縁膜２
６を一部除去する（図５（ｄ））。この際、例えば、マ
スク絶縁膜２６の厚さが１００ｎｍになるようにエッチ
ング時間を調整する。そして、図５（ｄ）の工程の後
に、絶縁膜２６の穿孔を含む不図示の配線工程が実施さ
れる。
スのプラズマを用いたドライエッチング法でマスク絶縁
膜２６をエッチングすることにより、該マスク絶縁膜２
６を一部除去する（図５（ｄ））。この際、例えば、マ
スク絶縁膜２６の厚さが１００ｎｍになるようにエッチ
ング時間を調整する。そして、図５（ｄ）の工程の後
に、絶縁膜２６の穿孔を含む不図示の配線工程が実施さ
れる。
【００３３】本方法によれば、ＮＳＧからなるマスク絶
縁膜２６を用いたドライエッチング法の採用により強誘
電体膜２４の微細加工が容易になる。しかも、図５
（ｄ）の工程において強誘電体膜２４がマスク絶縁膜２
６で覆われているので、該強誘電体膜２４がエッチング
ガスにさらされることがない。したがって、強誘電体特
性のばらつきや劣化が抑制される。実験によれば、強誘
電体膜２４の残留分極として１３〜１５μＣ／ｃｍ
2 が、その耐圧として２５〜３０Ｖがそれぞれ得られ
た。デバイス絶縁膜２２と下層白金膜２３との間及び上
層白金膜２５とマスク絶縁膜２６との間に、それぞれ接
着層としてチタン層、窒化チタン層、酸化チタン層のい
ずれかを介在させてもよい。
縁膜２６を用いたドライエッチング法の採用により強誘
電体膜２４の微細加工が容易になる。しかも、図５
（ｄ）の工程において強誘電体膜２４がマスク絶縁膜２
６で覆われているので、該強誘電体膜２４がエッチング
ガスにさらされることがない。したがって、強誘電体特
性のばらつきや劣化が抑制される。実験によれば、強誘
電体膜２４の残留分極として１３〜１５μＣ／ｃｍ
2 が、その耐圧として２５〜３０Ｖがそれぞれ得られ
た。デバイス絶縁膜２２と下層白金膜２３との間及び上
層白金膜２５とマスク絶縁膜２６との間に、それぞれ接
着層としてチタン層、窒化チタン層、酸化チタン層のい
ずれかを介在させてもよい。
【００３４】なお、強誘電体膜の一種であるＰＺＴ膜
や、高誘電率膜の一種であるＢＳＴ膜のエッチングに本
方法を適用することも可能である。マスク絶縁膜２６
は、窒化シリコン（Ｓｉ3 Ｎ4 ）膜でもよい。また、強
誘電体膜２４と下層白金膜２３とを同時にエッチングし
てもよい。
や、高誘電率膜の一種であるＢＳＴ膜のエッチングに本
方法を適用することも可能である。マスク絶縁膜２６
は、窒化シリコン（Ｓｉ3 Ｎ4 ）膜でもよい。また、強
誘電体膜２４と下層白金膜２３とを同時にエッチングし
てもよい。
【００３５】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、強誘電体、高誘電率材料及び白金のうちの少なくと
も１つからなるエッチング対象膜の上に酸化しやすい金
属膜をマスクとしてパターン形成し、ハロゲンガスと酸
素ガスとの混合ガスのプラズマでエッチング対象膜を選
択的にエッチングすることとしたので、半導体装置の一
部を構成する強誘電体、高誘電率材料及び白金の微細加
工を容易に実現できる効果が得られる。
ば、強誘電体、高誘電率材料及び白金のうちの少なくと
も１つからなるエッチング対象膜の上に酸化しやすい金
属膜をマスクとしてパターン形成し、ハロゲンガスと酸
素ガスとの混合ガスのプラズマでエッチング対象膜を選
択的にエッチングすることとしたので、半導体装置の一
部を構成する強誘電体、高誘電率材料及び白金の微細加
工を容易に実現できる効果が得られる。
【００３６】また、本発明によれば、強誘電体及び高誘
電率材料のうちの少なくとも１つからなるエッチング対
象膜の上に絶縁物からなる下層マスクと酸化しやすい金
属からなる上層マスクとをパターン形成し、ハロゲンガ
スと酸素ガスとの混合ガスのプラズマでエッチング対象
膜を選択的にエッチングした後に、下層マスクを残存さ
せながら上層マスクを除去することとしたので、強誘電
体及び高誘電率材料の微細加工を容易に実現できるだけ
でなく、強誘電体特性や高誘電率特性のばらつきや劣化
が抑制される。更に、還元性を有するガスのプラズマ、
例えば三塩化ホウ素のガスプラズマを用いて上層マスク
をエッチングすることとすれば、上層マスクの残滓発生
を防止できる。
電率材料のうちの少なくとも１つからなるエッチング対
象膜の上に絶縁物からなる下層マスクと酸化しやすい金
属からなる上層マスクとをパターン形成し、ハロゲンガ
スと酸素ガスとの混合ガスのプラズマでエッチング対象
膜を選択的にエッチングした後に、下層マスクを残存さ
せながら上層マスクを除去することとしたので、強誘電
体及び高誘電率材料の微細加工を容易に実現できるだけ
でなく、強誘電体特性や高誘電率特性のばらつきや劣化
が抑制される。更に、還元性を有するガスのプラズマ、
例えば三塩化ホウ素のガスプラズマを用いて上層マスク
をエッチングすることとすれば、上層マスクの残滓発生
を防止できる。
【００３７】また、本発明によれば、強誘電体及び高誘
電率材料のうちの少なくとも１つからなるエッチング対
象膜の上に絶縁物をマスクとしてパターン形成し、ガス
プラズマでエッチング対象膜を選択的にエッチングした
後に、絶縁物からなるマスクのうちの上層部分のみを除
去することとしたので、フォトレジストマスクを用いる
場合に比べてエッチング対象膜の微細加工が容易になる
だけでなく、強誘電体特性や高誘電率特性のばらつきや
劣化が抑制される。
電率材料のうちの少なくとも１つからなるエッチング対
象膜の上に絶縁物をマスクとしてパターン形成し、ガス
プラズマでエッチング対象膜を選択的にエッチングした
後に、絶縁物からなるマスクのうちの上層部分のみを除
去することとしたので、フォトレジストマスクを用いる
場合に比べてエッチング対象膜の微細加工が容易になる
だけでなく、強誘電体特性や高誘電率特性のばらつきや
劣化が抑制される。
【図１】（ａ）〜（ｅ）は、本発明に係る半導体装置の
製造方法の工程を示す断面図である。
製造方法の工程を示す断面図である。
【図２】塩素と酸素との混合ガスのプラズマによるドラ
イエッチングを実施した場合の、混合ガス中の酸素ガス
の体積濃度と、白金、強誘電体及びチタンの各々のエッ
チング速度との関係を示す図である。
イエッチングを実施した場合の、混合ガス中の酸素ガス
の体積濃度と、白金、強誘電体及びチタンの各々のエッ
チング速度との関係を示す図である。
【図３】（ａ）〜（ｄ）は、本発明に係る半導体装置の
製造方法の他の工程を示す断面図である。
製造方法の他の工程を示す断面図である。
【図４】三塩化ホウ素ガスのプラズマによるドライエッ
チングを実施した場合の、チャンバー内の圧力と、チタ
ン及び酸化チタンの各々のエッチング速度との関係を示
す図である。
チングを実施した場合の、チャンバー内の圧力と、チタ
ン及び酸化チタンの各々のエッチング速度との関係を示
す図である。
【図５】（ａ）〜（ｄ）は、本発明に係る半導体装置の
製造方法の更に他の工程を示す断面図である。
製造方法の更に他の工程を示す断面図である。
１ 半導体基板 ２ デバイス絶縁膜 ３ 下層白金膜 ４ 強誘電体膜 ５ 上層白金膜 ６ チタン膜 ７ フォトレジストマスク １１，２１ 半導体基板 １２，２２ デバイス絶縁膜 １３，２３ 下層白金膜 １４，２４ 強誘電体膜 １５，２５ 上層白金膜 １６，２６ マスク絶縁膜 １７ チタン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 29/792 (72)発明者 長野 能久 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (11)
- 【請求項１】 半導体基板の上に、強誘電体、高誘電率
材料及び白金のうちの少なくとも１つからなるエッチン
グ対象膜を形成する工程と、 前記エッチング対象膜の上に、酸化しやすい金属からな
るパターン化されたマスクを形成する工程と、 酸化性とハロゲン化性とを有するガスプラズマで前記エ
ッチング対象膜を選択的にエッチングする工程とを備え
たことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記マスクを形成する工程は、チタンとチタン化合物と
チタンを含む合金とのうちの少なくとも１つからなる膜
を形成する工程を備えたことを特徴とする半導体装置の
製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記エッチング対象膜を選択的にエッチングする工程
は、塩素と酸素との混合ガスのプラズマを選定する工程
を備えたことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、 前記塩素と酸素との混合ガスのプラズマを選定する工程
は、該混合ガス中の酸素ガスの体積濃度を３０％以上に
設定する工程を備えたことを特徴とする半導体装置の製
造方法。 - 【請求項５】 半導体基板の上に、強誘電体及び高誘電
率材料のうちの少なくとも１つからなるエッチング対象
膜を形成する工程と、 前記エッチング対象膜の上に、絶縁物からなる下層マス
クと、該下層マスクの上の酸化しやすい金属からなる上
層マスクとを備えかつパターン化された積層マスクを形
成する工程と、 酸化性とハロゲン化性とを有するガスプラズマで前記エ
ッチング対象膜を選択的にエッチングする工程と、 前記下層マスクを残存させながら前記上層マスクを除去
する工程とを備えたことを特徴とする半導体装置の製造
方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、 前記下層マスクを形成する工程は、酸化シリコンからな
る膜を形成する工程を備えたことを特徴とする半導体装
置の製造方法。 - 【請求項７】 請求項５記載の半導体装置の製造方法に
おいて、 前記上層マスクを形成する工程は、チタンとチタン化合
物とチタンを含む合金とのうちの少なくとも１つからな
る膜を形成する工程を備えたことを特徴とする半導体装
置の製造方法。 - 【請求項８】 請求項７記載の半導体装置の製造方法に
おいて、 前記上層マスクを除去する工程は、還元性を有するガス
プラズマを用い、かつチタンと酸化チタンとのエッチン
グ速度が等しくなる条件で前記上層マスクをエッチング
する工程を備えたことを特徴とする半導体装置の製造方
法。 - 【請求項９】 請求項８記載の半導体装置の製造方法に
おいて、 前記上層マスクを除去する工程は、還元性を有する三塩
化ホウ素のガスプラズマを選定する工程を備えたことを
特徴とする半導体装置の製造方法。 - 【請求項１０】 半導体基板の上に、強誘電体及び高誘
電率材料のうちの少なくとも１つからなるエッチング対
象膜を形成する工程と、 前記エッチング対象膜の上に、絶縁物からなるパターン
化されたマスクを形成する工程と、 ガスプラズマで前記エッチング対象膜を選択的にエッチ
ングする工程と、 前記マスクのうちの上層部分のみを除去する工程とを備
えたことを特徴とする半導体装置の製造方法。 - 【請求項１１】 請求項１０記載の半導体装置の製造方
法において、 前記マスクを形成する工程は、酸化シリコンからなる膜
を形成する工程を備えたことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09002835A JP3108374B2 (ja) | 1996-01-26 | 1997-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-11481 | 1996-01-26 | ||
| JP1148196 | 1996-01-26 | ||
| JP09002835A JP3108374B2 (ja) | 1996-01-26 | 1997-01-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266200A true JPH09266200A (ja) | 1997-10-07 |
| JP3108374B2 JP3108374B2 (ja) | 2000-11-13 |
Family
ID=26336306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09002835A Expired - Fee Related JP3108374B2 (ja) | 1996-01-26 | 1997-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108374B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1008071C2 (nl) * | 1997-12-23 | 1999-07-21 | United Microelectronics Corp | Werkwijze voor het vervaardigen van een Dynamic Random Access Memory-inrichting. |
| US6326218B1 (en) | 1998-12-11 | 2001-12-04 | Hitachi, Ltd. | Semiconductor integrated circuit and its manufacturing method |
| JP2001339053A (ja) * | 2000-05-29 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR100323711B1 (ko) * | 1999-06-10 | 2002-02-07 | 구자홍 | 강유전체 메모리 제조방법 |
| JP2002510142A (ja) * | 1998-01-20 | 2002-04-02 | ティーガル コーポレイション | 臨界寸法増大抑制のためにハードマスクを使用する方法 |
| KR100321721B1 (ko) * | 1998-12-30 | 2002-06-20 | 박종섭 | 강유전체막과전극을이루는이중막을동시에식각하는강유전체캐패시터제조방법 |
| KR20020058566A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 캐패시터 형성 방법 |
| JP2002280528A (ja) * | 1999-05-14 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6586790B2 (en) | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2003258203A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6764896B2 (en) | 2002-01-30 | 2004-07-20 | Renesas Technology Corp. | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching |
| JP2004214544A (ja) * | 2003-01-08 | 2004-07-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004241679A (ja) * | 2003-02-07 | 2004-08-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100546273B1 (ko) * | 1998-04-21 | 2006-04-21 | 삼성전자주식회사 | 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법 |
| JP2007335897A (ja) * | 2007-08-29 | 2007-12-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7371588B2 (en) | 2004-09-13 | 2008-05-13 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device |
| WO2011016381A1 (ja) * | 2009-08-06 | 2011-02-10 | 株式会社アルバック | 圧電素子の製造方法 |
| JP2011086783A (ja) * | 2009-10-16 | 2011-04-28 | Sumitomo Precision Prod Co Ltd | プラズマエッチング方法 |
| JP2018092202A (ja) * | 2015-07-03 | 2018-06-14 | ウシオ電機株式会社 | グリッド偏光素子 |
-
1997
- 1997-01-10 JP JP09002835A patent/JP3108374B2/ja not_active Expired - Fee Related
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1008071C2 (nl) * | 1997-12-23 | 1999-07-21 | United Microelectronics Corp | Werkwijze voor het vervaardigen van een Dynamic Random Access Memory-inrichting. |
| JP2009278142A (ja) * | 1998-01-20 | 2009-11-26 | Tegal Corp | エッチングすべき構造物の幅の臨界寸法増大を抑制する方法 |
| JP2002510142A (ja) * | 1998-01-20 | 2002-04-02 | ティーガル コーポレイション | 臨界寸法増大抑制のためにハードマスクを使用する方法 |
| KR100546273B1 (ko) * | 1998-04-21 | 2006-04-21 | 삼성전자주식회사 | 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법 |
| US6982444B2 (en) | 1998-07-24 | 2006-01-03 | Kabushiki Kaisha Toshiba | Ferroelectric memory device having a hydrogen barrier film |
| US6586790B2 (en) | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6326218B1 (en) | 1998-12-11 | 2001-12-04 | Hitachi, Ltd. | Semiconductor integrated circuit and its manufacturing method |
| US6451665B1 (en) | 1998-12-11 | 2002-09-17 | Hitachi, Ltd. | Method of manufacturing a semiconductor integrated circuit |
| KR100321721B1 (ko) * | 1998-12-30 | 2002-06-20 | 박종섭 | 강유전체막과전극을이루는이중막을동시에식각하는강유전체캐패시터제조방법 |
| JP2002280528A (ja) * | 1999-05-14 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100323711B1 (ko) * | 1999-06-10 | 2002-02-07 | 구자홍 | 강유전체 메모리 제조방법 |
| JP2001339053A (ja) * | 2000-05-29 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR20020058566A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 캐패시터 형성 방법 |
| US6764896B2 (en) | 2002-01-30 | 2004-07-20 | Renesas Technology Corp. | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching |
| JP2003258203A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7763545B2 (en) | 2002-02-28 | 2010-07-27 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
| JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004214544A (ja) * | 2003-01-08 | 2004-07-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004241679A (ja) * | 2003-02-07 | 2004-08-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7371588B2 (en) | 2004-09-13 | 2008-05-13 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2007335897A (ja) * | 2007-08-29 | 2007-12-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2011016381A1 (ja) * | 2009-08-06 | 2011-02-10 | 株式会社アルバック | 圧電素子の製造方法 |
| KR101281429B1 (ko) * | 2009-08-06 | 2013-07-02 | 가부시키가이샤 알박 | 압전 소자의 제조 방법 |
| JP5800710B2 (ja) * | 2009-08-06 | 2015-10-28 | 株式会社アルバック | 圧電素子の製造方法 |
| JP2011086783A (ja) * | 2009-10-16 | 2011-04-28 | Sumitomo Precision Prod Co Ltd | プラズマエッチング方法 |
| JP2018092202A (ja) * | 2015-07-03 | 2018-06-14 | ウシオ電機株式会社 | グリッド偏光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3108374B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5840200A (en) | Method of manufacturing semiconductor devices | |
| JP3108374B2 (ja) | 半導体装置の製造方法 | |
| US6296777B1 (en) | Structuring process | |
| JP4562482B2 (ja) | 強誘電体キャパシタ構造およびその作製方法 | |
| US6670233B2 (en) | Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor | |
| JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| US20020175142A1 (en) | Method of forming capacitor element | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| JP2003298022A (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2001036024A (ja) | 容量及びその製造方法 | |
| JP4853057B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP2003338608A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| US6764896B2 (en) | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching | |
| US6277760B1 (en) | Method for fabricating ferroelectric capacitor | |
| JP2006005152A (ja) | 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法 | |
| JP3166747B2 (ja) | キャパシタの製造方法及びキャパシタ | |
| US7371588B2 (en) | Method of manufacturing a semiconductor device | |
| JPH11354505A (ja) | 誘電体薄膜素子の製造方法 | |
| JPH11289055A (ja) | 半導体素子のキャパシタ製造方法 | |
| US20010055884A1 (en) | Method for fabricating semiconductor device | |
| JP2003282839A (ja) | 強誘電体メモリ装置の製造方法 | |
| JP2007242928A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 | |
| JP2003174095A (ja) | 容量素子の製造方法 | |
| KR100844937B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |