KR100546273B1 - 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법 - Google Patents

듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법 Download PDF

Info

Publication number
KR100546273B1
KR100546273B1 KR1019980014237A KR19980014237A KR100546273B1 KR 100546273 B1 KR100546273 B1 KR 100546273B1 KR 1019980014237 A KR1019980014237 A KR 1019980014237A KR 19980014237 A KR19980014237 A KR 19980014237A KR 100546273 B1 KR100546273 B1 KR 100546273B1
Authority
KR
South Korea
Prior art keywords
etching
platinum film
adhesive layer
film
platinum
Prior art date
Application number
KR1019980014237A
Other languages
English (en)
Other versions
KR19990080768A (ko
Inventor
김현우
주병선
강창진
문주태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980014237A priority Critical patent/KR100546273B1/ko
Publication of KR19990080768A publication Critical patent/KR19990080768A/ko
Application granted granted Critical
Publication of KR100546273B1 publication Critical patent/KR100546273B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

커패시터 전극(electrode)용 백금막의 식각경사도를 개선할 수 있는 반도체 장치의 백금막 식각방법에 관해 개시한다. 이를 위해 본 발명은 자장(magnetic field)을 이용한 반응성 이온 식각장치(MERIE)에서, 두 개 이상의 RF 전력(power)을 챔버(chamber)로 합성시켜 공급함으로써, 백금막을 식각하는 전자, 이온 및 레디컬(radical)과 같은 에천트(etchant)를 고에너지 상태로 만들어 접착층 패턴의 소실(erosion)을 최소화시킴으로써 백금막을 식각경사도를 개선할 수 있는 백금막 식각방법을 제공한다.

Description

듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법{Method for Pt layer etching using MERIE equipment having dual RF power}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자에 포함되는 백금막의 식각방법에 관한 것이다.
반도체 소자가 고집적화 되면서 반도체 메모리 셀(Memory Cell)의 면적은 빠른 속도로 감소하지만, 신뢰성있는 소자 동작을 위해서 메모리 셀당 요구되는 커패시턴스(Capacitance)는 매우 높다. 따라서 축소된 메모리 셀 면적에서 요구되는 커패시턴스를 달성하기 위해, ① 커패시터 전극을 표면적을 넓히거나, ② 커패시터의 유전체막으로 유전상수가 높은 고유전물질을 사용하거나, ③ 커패시터 유전체막의 두께를 감소하는 방법등이 연구되고 있다. 이중에서 커패시터의 유전체막으로 고유전물질인 BaSrTiO3(이하 'BST'라 칭함)을 사용할 경우, 커패시터 전극은 기존에 사용되던 폴리실리콘을 사용할 수 없다. 그 이유는 BST막의 증착을 위해 필연적으로 수반되는 열처리(Annealing) 공정에서, 폴리실리콘으로 구성된 하부전극과 유전체막인 BST의 계면에서 저유전물질이 형성되어 전체적인 커패시터의 커패시턴스(Capacitance)를 저하시키기 때문이다. 이러한 저유전물질이 생성되는 문제를 해결하기 위해서 커패시터의 하부 및 상부전극으로 산화(Oxidation)에 대해 내성이 강한 특성을 지닌 백금(Pt) 및 이리듐(Ir)과 같은 신물질을 사용해서 커패시터의 전극을 형성하고 있다. 그러나 백금막을 커패시터 하부전극으로 사용하면 식각이 매우 어려운 단점이 있다. 왜냐하면 백금은 비반응성 금속이므로 다른 화학물질과 반응하기가 어렵기 때문이다. 그러므로 백금막을 식각할 경우에는 포토레지스트 패턴 대신에 하드마스크(Hard mask)인 산화막 패턴을 식각마스크(etch mask)로 이용하여 식각을 진행하고 있다. 또한 하드마스크인 산화막과 백금막간의 접착력을 증가시키기 위해 Ti막을 중간에 삽입한 후, 반응성 이온식각 방식을 이용하여 백금막의 식각이 수행된다.
그러나 상술한 식각방법은 백금막 식각이 이루어진 후에 식각잔류물(Etching residue)이 발생하는 문제점과, 이로 인해 백금막의 식각경사도(etching slope)가 완만해져서 커패시터 하부전극 및 상부전극이 경사지게 형성되는 문제점이 발생한다. 결국, 이러한 경사진 커패시터 전극구조는 전극의 표면적을 축소시키고, 유전체막이 형성되는 공간을 축소시켜서 전체적인 커패시턴스(capacitance) 향상에 도움이 되지 못하는 실정이다.
이때, 상기 백금막의 식각을 위한 반응성 이온식각(RIE) 공정에서 반도체 기판 온도를 120∼300℃ 범위로 가열하여 접착층의 Ti 성분과 마스크층의 O2성분을 서로 반응시켜 TiOx계통의 부산물을 생성시켜 이를 백금막 식각을 위한 부가적인 마스크로 사용하여 백금막에 대한 식각경사도를 개선하려는 특허가 대한민국 특허 97-23660호(출원제목: 반도체 장치의 백금막 식각방법, 출원일자: 1996'. June 09)로 출원된 바 있다.
그러나, 상기 종래기술은 고온에서 티타늄(Ti)과 산소(O2)의 반응이 촉진되는 현상을 이용한 것인데, 상용화를 위해서는 반도체 기판 온도를 120∼300℃로 가열시킬 수 있는 고온 척(Chuck)의 개발등 추가 비용이 소요되는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 기판에 외부로부터 열에너지를 공급하지 않고, 반응성 이온 식각장치의 챔버내에서 전자, 이온 및 레디컬(radical)과 같은 에천트(Etchant)가 듀얼 RF 전력(Dual Radio Frequency Power)에 의해 고에너지를 갖도록 함으로써 TiOx계열의 부가적인 마스크를 생성하고, 이를 이용해 마스크층 및 접착층의 소실(erosion)을 최소화시켜 백금막의 식각경사도를 향상시킬 수 있는 반도체 장치의 백금막 식각방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 하지막이 형성된 반도체 기판에 백금막을 형성하는 제1 단계와, 상기 백금막 위에 접착층을 적층하는 제2 단계와, 상기 접착층을 패터닝하여 접착층 패턴을 형성하는 제3 단계와, 상기 결과물을 두 개 이상의 RF 전력(Power)을 합성하여 챔버내로 공급하는 플라즈마 식각 설비에서 상기 접착층 패턴을 식각마스크로 하부 백금막을 식각하는 제4 단계와, 상기 접착층 패턴을 제거하는 제5 단계를 구비하는 것을 특징으로 반도체 장치의 백금막 식각방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제2 단계의 접착층은 Ti 혹은 Ti를 포함하는 화합물로 이루어진 군(group)에서 선택된 하나의 물질을 사용하여 형성하는 것이 적합하고, 상기 접착층을 형성한 후에 접착층 위에 마스크층을 적층하고 이를 패터닝하여 마스크 패턴을 형성하는 단계를 더 구비하는 것이 적합하며, 이러한 마스크층은 한 개 이상의 복합막으로 적어도 한 개의 산화막을 포함하는 것이 적합하다.
바람직하게는, 상기 제4 단계의 두 개 이상의 RF 전력은 두 개를 사용하는 것이 적합하며, 이때 두 개의 RF 전력은 한 개는 13.56㎒, 그리고 나머지 한 개는 100∼900㎑ 영역의 주파수를 사용하는 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 제5 단계의 백금막을 식각하는 방법은 반응성 이온 식각(RIE) 방식을 사용하여 식각하는 것이 적합하며, 이러한 반응성 이온 식각(RIE)은 자장을 적용하여 전자, 이온, 레디컬(radical)이 고에너지 상태로 반도체 기판 근방에 집중되도록 식각을 진행하는 것이 적합하다.
상기 백금막을 식각하기 위한 식각은 산소를 50% 이상 포함하는 식각가스(Etchant), 예컨대 브롬화수소(HBr)를 사용하는 것이 적합하며, 제4 단계의 백금막을 식각한 후에, 상기 마스크 패턴을 제거하는 단계를 더 진행하는 것이 적합하다.
상기 마스크 패턴을 제거하는 방법은 백금막의 식각이 이루어진 후에도 일정시간 동안 식각을 추가로 수행하여 오버 에칭(Over Etching)을 진행함으로써 제거하는데, 오버에칭 시간은 백금막의 식각종말점(EPD)까지 식각시간에 대하여 50∼400% 범위를 추가로 오버에칭(overetching)하는 것이 바람직하다.
또한, 상기 제5 단계의 접착층 패턴을 제거하는 방법은 아르곤과 염소의 혼합가스(Ar/Cl2)를 식각가스로 사용하여 제거하는 것이 적합하다.
본 발명에 따르면, 자장을 이용한 반응성 식각장치(MERIE: Magnetically Enhanced RIE)에서 백금막을 식각할 때, RF 전력을 두 개 이상으로 합성시켜 챔버의 아노오드(anode)로 공급함으로써 백금막을 식각하는 전자, 이온 및 레디컬(radical)과 같은 에천트(etchant)를 고에너지 상태로 만들어 반도체 기판 근방에 집중시킴으로써 백금막에 대한 식각경사도를 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명은 그 정신 및 필수의 특징사항으로부터 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 본 발명의 바람직한 실시예에 있어서는 반응성 이온 식각장치의 RF 전력을 2개로 구성하였지만, 이는 두 개 이상으로 구성해도 본 발명이 추구하는 목적을 달성할 수 있다. 따라서, 아래의 바람직한 실시예에 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
도 1 내지 도 7은 본 발명의 바람직한 일 실시예에 의한 반도체 장치의 백금막 식각방법을 설명하기 위해 도시한 도면들이다.
도 1을 참조하면, 트랜지스터(transistor)나 비트라인(bit line)과 같은 하부구조가 형성된 반도체 기판(100)에 하지막을 형성한다. 여기서, 상기 하지막은 반도체 기판(100)에 층간절연막(ILD: Inter Layer Dielectric, 102)을 적층하고 패터닝을 진행하여 콘택홀(Contact hole)을 형성한 후, 상기 콘택홀 내부를 폴리실리콘(polysilicon)으로 구성된 플러그(plug, 104)로 매립한 막을 의미한다. 이어서, 상기 하지막 위에 플러그(104)와 커패시터 하부전극용 백금막의 상호확산을 억제하기 위한 장벽층(106)을 TiN 또는 TiN을 포함하는 복합막을 이용하여 300∼500Å의 두께로 적층한다. 상기 장벽층(106)의 상부에 화학기상증착(CVD: Chemical Mechanical Polishing) 또는 스퍼터링(sputtering)과 같은 방법을 사용하여 백금막(108)을 1500∼2500Å의 두께로 적층한다.
도 2를 참조하면, 상기 백금막(108)이 형성된 결과물 위에 백금막(108)과 마스크층(112)의 접착력(Adhesion)을 증가시키기 위한 접착층(110)을 Ti막 또는 Ti를 포함하는 막을 이용하여 적층한다. 이어서, 상기 접착층(112) 위에 산화막 또는 산화막을 포함하는 복합막을 이용하여 마스크층(112)을 형성하고, 이를 패터닝하여 마스크 패턴(112) 및 접착층 패턴(110)을 형성한다. 이때, 패터닝을 위한 식각가스로 아르곤과 염소의 혼합가스(Ar/Cl2)를 사용하는 것이 적합하다.
도 3을 참조하면, 상기 마스크 패턴(112)과 접착층 패턴(110)이 형성된 결과물을 자장을 이용한 반응성 이온 식각장치(MERIE)에서 두 개의 RF 전력(Dual Radio Frequency Power)이 합성되어 공급되도록 한 후, 상기 마스크 패턴(112) 및 접착층 패턴(110)을 식각마스크로 하부의 백금막(108)을 식각한다. 이때, 한 개의 RF 전력은 13.56㎒, 나머지 한 개는 100∼900㎑ 영역의 주파수를 사용하여 자장을 이용한 반응성 이온 식각장치(MERIE)의 챔버로 공급한다. 상기 백금막(108)의 식각은 백금이 비반응성 물질이기 때문에 주로 물리적인 이온 스퍼터링(ion sputtering)에 의해 행해지는데, 두 개의 RF 전력(power)은 백금막을 식각시키는 에천트(etchant)인 전자, 이온 및 레디컬의 이온 포격(ion bombardment) 에너지를 고에너지 상태로 반도체 기판 근방에 집중시키는 중요한 역할을 한다. 따라서, 높은 에너지를 갖고 반도체 기판 표면에 이온 포격(Ion bombardment)된 에천트(etchant)는 최상부에 있는 마스크 패턴(112)의 가장자리에 소실(erosion)을 야기시키면서 백금막(108)의 식각경사도가 다소 떨어지게 한다.
도 4 내지 도6을 참조하면, 도 4는 상기 도3의 결과물에 백금막(108) 식각조건과 동일하게 오버에칭을 진행하여 마스크 패턴(112)을 제거하였을 때의 단면도이고, 도 5는 백금막 식각시 두 개의 RF 전력이 자장을 이용한 반응성 이온 식각장치(MERIE)의 아노오드 전극(Anode)으로 공급되는 개략도이고, 도 6은 도 5의 아노오드 전극으로 공급되는 2개의 RF 전력이 합성된 파형이다.
상기 오버에칭(overetching)의 시간 범위는 백금막 식각종말점까지 식각시간에 대하여 50∼400%의 범위로 진행하는데, 이때 마스크 패턴은 완전히 침식( erosion)되어 제거된다. 그리고 산소가 풍부한 식각가스, 예컨대 산화와 브롬화수소의 혼합가스(O2/HBr)에 포함된 산소성분과 접착층에 포함된 티타늄 성분이 서로 반응하여 TiOx 계열의 부가적인 마스크(도4 110A)를 형성시킴으로써 백금막 식각을 위한 마스크층 패턴 가장자리의 소실을 최소화시킨다.
상기 TiOx계열의 부가적 마스크(도4 110A)와 함께 본 발명의 목적인 백금막 식각경사도(도4 θ1) 개선에 크게 영향을 끼치는 것은 반도체 기판(도5의 100)에 놓이는 챔버 내부의 아노오드(anode, 도5의 120)에 공급되는 두 개 이상의 RF 전력(power, 122, 124)이다. 하나의 RF 전력 발생기(도5의 122)에서는 13.56㎒ 주파수 영역의 전력(power)이 공급되고, 다른 하나의 RF 전력 발생기(도5의 124)에서는 100∼900㎑ 주파수 영역의 전력이 공급된다. 이러한 두 개의 RF 주파수 발생기에서 생성된 전력은 주파수를 매칭(matching)시키는 컴바인너(Combiner, 126)에서 새로운 형태의 파형을 갖는 전력(도6)으로 변환되어 챔버 내부의 아노오드(도5의 120)로 공급된다. 여기서 RF전력이 마이너스 영역으로 작용하면 백금막 에칭을 위한 에천트(etchant), 예컨대 양(+)으로 대전된 전자, 이온 및 레디컬(radical)이 챔버 내부에서 더욱 높은 에너지를 갖고 활성화된 상태로 반도체 기판에 집중되어 백금막을 이온포격(ion bombardment)을 한다. 따라서 최상부에 있는 마스크층 패턴을 침식(erosion)함과 동시에 백금막(도4 118A)의 식각 경사도(θ1)를 수직에 가깝도록 개선하게 된다.
또한, 식각가스로 사용되는 산소를 포함하는 식각가스, 예컨대 산소와 브롬화수소(O2/HBr)의 혼합가스에서 산소의 비율도 대단히 중요한 의미를 갖는다. 일 예로 산소를 80%로 혼합한 식각가스를 사용하면 백금막(108A)의 식각경사도는 68˚, 90%로 혼합한 식각가스를 사용하면 76˚, 100%에 가깝게 혼합한 식각가스를 사용하면 백금막(108A)의 식각경사도가 80˚로 개선되는 것이 관찰되었다. 따라서, 50% 이상의 범위에서 산소의 혼합비율을 가급적 높게 하는 것이 유리하다.
도 7은 상기 백금막(108A)을 위한 오버에칭(overetching)을 진행하여 마스크 패턴이 제거된 결과물에서 접착층 패턴(110A)을 아르곤과 염소의 혼합가스(Ar/Cl2)를 식각가스로 사용하여 제거한다. 그리고, 장벽층을 백금막 패턴(108A)을 식각마스크로 패터닝하여 장벽층 패턴(106A)을 형성하여 본 발명에 의한 백금막 식각을 완료한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 자장을 이용한 반응성 식각장치(MERIE: Magnetically Enhanced RIE)에서 백금막을 식각할 때, RF 전력을 두 개 이상으로 합성시켜 챔버의 아노오드(anode)로 공급함으로써 백금막을 식각하는 전자, 이온 및 레디컬(radical)과 같은 에천트(etchant)를 고에너지 상태로 만들어 반도체 기판 근방에 집중시킴으로써 백금막에 대한 식각경사도를 개선할 수 있다.
도 1 내지 도 7은 본 발명의 바람직한 실시예에 의한 반도체 장치의 백금막 식각방법을 설명하기 위해 도시한 도면들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 기판, 102: 제1 절연막,
104: 폴리실리콘 플러그, 106: 장벽층.
108: 백금막, 110: 접착층,
112: 마스크층.

Claims (11)

  1. 하지막이 형성된 반도체 기판에 백금막을 형성하는 제1 단계;
    상기 백금막 위에 접착층을 적층하는 제2 단계;
    상기 접착층 위에 산화막을 포함하는 복합막으로 이루어진 마스크층을 적층하고 이를 패터닝하여 접착층 패턴을 형성하는 제3 단계;
    상기 결과물을 두 개 이상의 RF 전력(Power)을 합성하여 챔버내로 공급하는 플라즈마 식각 설비에서 산소와 브롬화수소(O2/HBr)를 식각가스로 사용하고 상기 접착층 패턴을 식각마스크로 하부 백금막을 식각하는 제4 단계;
    상기 접착층 패턴을 제거하는 제5 단계를 구비하는 것을 특징으로 반도체 장치의 백금막 식각방법.
  2. 제 1항에 있어서, 상기 제2 단계의 접착층은 Ti 혹은 Ti를 포함하는 화합물로 이루어진 군(group)에서 선택된 하나의 물질을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  3. 제 1항에 있어서, 상기 제4 단계의 두 개 이상의 RF 전력은 두 개를 사용하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  4. 제 3항에 있어서, 상기 두 개의 RF 전력은 한 개는 13.56㎒, 그리고 나머지 한 개는 100∼900㎑ 영역의 주파수를 사용하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  5. 제 1항에 있어서, 상기 제5 단계의 백금막을 식각하는 방법은 반응성 이온 식각(RIE) 방식을 사용하여 식각하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  6. 제 5항에 있어서, 상기 반응성 이온 식각 방식은 자장을 적용하여 전자, 이온, 레디컬(radical)이 반도체 기판 근방에 집중되도록 식각을 진행하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  7. 제1항에 있어서, 상기 산소와 브롬화수소의 혼합가스는 산소가 50% 이상 혼합된 혼합가스인 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  8. 제 1항에 있어서, 상기 제4 단계의 백금막을 식각한 후에, 상기 마스크 층을 제거하는 단계를 더 진행하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  9. 제 8항에 있어서, 상기 마스크 층을 제거하는 방법은 백금막의 식각이 이루어진 후에도 일정시간 동안 식각을 추가로 수행하여 오버 에칭(Over Etching)을 진행함으로써 제거하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  10. 제 9항에 있어서, 상기 오버 에칭을 진행하는 방법은 백금막의 식각종말점(EPD)까지 식각시간에 대하여 50∼400% 범위를 추가로 오버에칭(overetching)하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  11. 제 1항에 있어서, 상기 제5 단계의 접착층 패턴을 제거하는 방법은 아르곤과 염소의 혼합가스(Ar/Cl2)를 식각가스로 사용하여 제거하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
KR1019980014237A 1998-04-21 1998-04-21 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법 KR100546273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980014237A KR100546273B1 (ko) 1998-04-21 1998-04-21 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980014237A KR100546273B1 (ko) 1998-04-21 1998-04-21 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법

Publications (2)

Publication Number Publication Date
KR19990080768A KR19990080768A (ko) 1999-11-15
KR100546273B1 true KR100546273B1 (ko) 2006-04-21

Family

ID=37180702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980014237A KR100546273B1 (ko) 1998-04-21 1998-04-21 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법

Country Status (1)

Country Link
KR (1) KR100546273B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266200A (ja) * 1996-01-26 1997-10-07 Matsushita Electron Corp 半導体装置の製造方法
JPH09312283A (ja) * 1996-05-21 1997-12-02 Tokyo Electron Ltd 処理装置
JPH1041281A (ja) * 1996-07-23 1998-02-13 Tokyo Electron Ltd プラズマ処理装置
KR980005630A (ko) * 1996-06-29 1998-03-30 김광호 반도체 장치의 백금전극 제조방법
KR19980043423A (ko) * 1996-12-03 1998-09-05 문정환 금속 패턴 형성방법
KR19980067518A (ko) * 1997-02-05 1998-10-15 김광호 커패시터의 스토리지 전극 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266200A (ja) * 1996-01-26 1997-10-07 Matsushita Electron Corp 半導体装置の製造方法
JPH09312283A (ja) * 1996-05-21 1997-12-02 Tokyo Electron Ltd 処理装置
KR980005630A (ko) * 1996-06-29 1998-03-30 김광호 반도체 장치의 백금전극 제조방법
JPH1041281A (ja) * 1996-07-23 1998-02-13 Tokyo Electron Ltd プラズマ処理装置
KR19980043423A (ko) * 1996-12-03 1998-09-05 문정환 금속 패턴 형성방법
KR19980067518A (ko) * 1997-02-05 1998-10-15 김광호 커패시터의 스토리지 전극 형성 방법

Also Published As

Publication number Publication date
KR19990080768A (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
JP4454148B2 (ja) 改良式の酸化層エッチング方法
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
CA1160761A (en) Fabrication of microminiature devices using plasma etching of silicon and resultant products
US5658820A (en) Method for manufacturing ferroelectric thin-film capacitor
EP0954877B1 (en) Method for reducing plasma-induced charging damage
TW201436033A (zh) 利用採用非腐蝕性蝕刻劑之電漿蝕刻腔室之二氧化矽－多晶矽多層堆疊蝕刻
KR20010013723A (ko) 고밀도 저압 플라즈마 반응기에서 금속 및 금속 규화물질화방법
EP0718876B1 (en) Improved plasma etching method
JPH0950986A (ja) 接続孔の形成方法
JP4852213B2 (ja) 高選択性のｓａｃのエッチングの方法
US8420545B2 (en) Plasma etching method and plasma etching apparatus for preparing high-aspect-ratio structures
US8501628B2 (en) Differential metal gate etching process
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
JPH11186229A (ja) ドライエッチング方法及び半導体装置の製造方法
JP3350973B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR100546273B1 (ko) 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법
KR100414948B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
JP2000306894A (ja) 基板のプラズマ処理方法
US6399497B2 (en) Semiconductor manufacturing process and semiconductor device
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JP3732079B2 (ja) 試料の表面加工方法
US7217652B1 (en) Method of forming highly conductive semiconductor structures via plasma etch
KR100333127B1 (ko) 반도체소자의캐패시터제조방법
JP2006186389A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee