JP2003258203A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003258203A JP2003258203A JP2002054439A JP2002054439A JP2003258203A JP 2003258203 A JP2003258203 A JP 2003258203A JP 2002054439 A JP2002054439 A JP 2002054439A JP 2002054439 A JP2002054439 A JP 2002054439A JP 2003258203 A JP2003258203 A JP 2003258203A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- conductive film
- capacitor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 101
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims abstract description 78
- 239000003990 capacitor Substances 0.000 claims abstract description 77
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims abstract description 39
- 239000012298 atmosphere Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000001301 oxygen Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims abstract description 12
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052794 bromium Inorganic materials 0.000 claims abstract description 12
- 239000003989 dielectric material Substances 0.000 claims abstract description 7
- 229910000510 noble metal Inorganic materials 0.000 claims description 17
- 239000007772 electrode material Substances 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 323
- 239000007789 gas Substances 0.000 description 51
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 31
- 239000011229 interlayer Substances 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 239000012535 impurity Substances 0.000 description 17
- 229910052741 iridium Inorganic materials 0.000 description 16
- 238000000151 deposition Methods 0.000 description 15
- 230000008021 deposition Effects 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052697 platinum Inorganic materials 0.000 description 12
- 239000010936 titanium Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 230000009257 reactivity Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 7
- 229910000457 iridium oxide Inorganic materials 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000003963 antioxidant agent Substances 0.000 description 6
- 230000003078 antioxidant effect Effects 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 230000006837 decompression Effects 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 239000003292 glue Substances 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000003449 preventive effect Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000003064 anti-oxidating effect Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 101150042515 DA26 gene Proteins 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 101100244894 Sus scrofa PR39 gene Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- MUMZUERVLWJKNR-UHFFFAOYSA-N oxoplatinum Chemical compound [Pt]=O MUMZUERVLWJKNR-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- -1 that is Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
成する電極材料膜のエッチング工程を有する半導体装置
の製造方法に関し、キャパシタの側面にフェンスを形成
させずにその側面を下地絶縁膜に対して垂直に近い形状
にエッチングすること。 【解決手段】半導体基板1の上方に形成されるキャパシ
タQの電極15aとなる導電膜15のエッチングは、臭
素を含む雰囲気内で行われ且つ半導体基板1の加熱温度
を300℃〜600℃の範囲に設定されるか、又は、少
なくも導電膜15のエッチングは、臭化水素と酸素のみ
を外部から供給した雰囲気内で行われることを含む。
Description
方法に関し、より詳しくは、強誘電体又は高誘電体を用
いるキャパシタを構成する電極材料膜のエッチング工程
を有する半導体装置の製造方法に関する。
ャパシタを用いた半導体メモリが有望視されている。例
えば、強誘電体キャパシタは次のような工程によって形
成される。
1の上に第1金属膜102、強誘電体膜103及び第2
金属膜104を順に形成した後に、第2金属膜104の
上にキャパシタ形状のレジストパターン105を形成す
る。
して、第2金属膜104、強誘電体膜103、第1金属
膜102を順にエッチングする。このパターニングによ
り、図1(b) に示すように、第2金属膜104はキャパ
シタ106の上部電極104aとなり、強誘電体膜10
3はキャパシタ106の誘電体膜103aとなり、第1
金属膜102はキャパシタ106の下部電極102aと
なる。
1金属膜102は、イリジウム、プラチナ等の貴金属や
その酸化物から構成されるために常温での反応性に乏し
く、主にスパッタ反応によってエッチングしていた。ス
パッタの際のエッチングガスとしては、主にアルゴンな
どの不活性ガスと塩素の混合ガスを使用していた。
ッチングすると、キャパシタ106の側面に導電性の強
固な側壁デポジション(フェンス)が付着してしまう。
に、レジストパターン105の側面を後退させることに
よりキャパシタ106の側面の傾斜角度を緩くしたり、
キャパシタ106の形状を階段状にするなどの構造が採
用されている。
下部電極側面の傾斜角度を緩くしたりキャパシタを階段
状にすることは、所望の容量を得るためのキャパシタの
寸法が大きくなるので、キャパシタを有する半導体装置
の微細化に支障をきたす。
ンスを形成させず、キャパシタの下部電極の側面を下地
絶縁膜に対してより垂直に近い形状にする半導体装置の
製造方法を提供することにある。
基板上に絶縁膜を形成する工程と、前記絶縁膜上に貴金
属又はその酸化物からなる導電膜を形成する工程と、前
記半導体基板を加熱しながら、臭素を含む雰囲気で前記
導電膜をエッチングする工程とを含むことを特徴とする
半導体装置の製造方法によって解決される。
に絶縁膜を形成する工程と、前記絶縁膜上に第1導電膜
を形成する工程と、前記第1導電膜の上に強誘電体材料
と高誘電体材料からなる誘電体膜を形成する工程と、前
記誘電体膜の上に第2導電膜を形成する工程と、前記第
2導電膜上にキャパシタ形状のマスクを形成する工程
と、前記マスクから露出している前記第2導電膜、前記
誘電体膜及び前記第1導電膜を順にエッチングすること
により、前記第2導電膜をキャパシタ上部電極とし、前
記第1導電体膜をキャパシタ下部電極とする工程を有
し、少なくも前記第1導電膜のエッチングは、臭素を含
む雰囲気内で行われ且つ前記半導体基板の加熱温度を3
00℃〜600℃の範囲に設定されることを特徴とする
か、又は、少なくも前記第1導電膜のエッチングは、臭
化水素と酸素のみを外部から供給した雰囲気内で行われ
ることを特徴とする半導体装置の製造方法によって解決
される。
及びO2の混合ガスをエッチングガスとしてエッチング雰
囲気に供給するとともに、半導体ウェハーを300℃以
上で加熱して反応性を高めることにより、貴金属あるい
は貴金属の酸化物などを用いた導電膜をマスクとエッチ
ングを用いて電極にパターニングしている。
て形成される電極の側面を下地面に対して77度以上
と、垂直に近い形状が得られる。
混合ガス又はBr2 のみの単体ガスを反応雰囲気に供給す
るようにしている。これにより、強誘電体又は高誘電体
キャパシタを劣化させず且つキャパシタ側壁に導電性フ
ェンスを形成させることなく貴金属やその酸化物を用い
た電極を垂直又は従来よりも垂直に近い形状とすること
ができる。
基づいて説明する。
導体装置の製造工程を示す断面図である。
までの工程を説明する。
リコン(半導体)基板1のトランジスタ形成領域の周囲
にフォトリソグラフィー法により素子分離用溝を形成し
た後に、素子分離用溝の中に酸化シリコン(SiO2)を埋め
込んで素子分離絶縁膜2を形成する。そのような構造の
素子分離絶縁膜2は、STI(Shallow Trench Isolatio
n)と呼ばれる。なお、LOCOS(Local Oxidation of
Silicon)法により形成した絶縁膜を素子分離絶縁膜と
して採用してもよい。
成領域にp型不純物を導入してpウェル1aを形成す
る。さらに、シリコン基板1のトランジスタ形成領域表
面を熱酸化して、ゲート絶縁膜3となるシリコン酸化膜
を形成する。
又は多結晶のファスシリコン膜及びタングステンシリサ
イド膜を順次形成し、これらのシリコン膜及びタングス
テンシリサイド膜をフォトリソグラフィ法によりパター
ニングして、ゲート電極4a,4bを形成する。
ート電極4a,4bが並列に形成され、それらのゲート
電極4a,4bはワード線の一部を構成する。
a,4bの両側にn型不純物をイオン注入してソース/
ドレインとなる第1〜第3のn型不純物拡散領域5a〜
5cを形成する。
化シリコン(SiO2)膜をシリコン基板1の全面に形成し
た後に、その絶縁膜をエッチバックしてゲート電極4
a,4bの両側部分に絶縁性のサイドウォールスペーサ
6として残す。
ォールスペーサ6をマスクに使用して、第1〜第3のn
型不純物拡散領域5a〜5cに再びn型不純物をイオン
注入することにより、第1〜第3のn型不純物拡散領域
5a〜5cをLDD構造にする。
る2つのゲート電極4a,4bの間の第1のn型不純物
拡散領域5aはビット線に電気的に接続され、トランジ
スタ形成領域の両端側の第2、第3のn型不純物拡散領
域5b,5cはキャパシタの下部電極に電気的に接続さ
れる。
ト電極4a,4bとLDD構造のn型不純物拡散層5a
〜5cを有する2つのMOSトランジスタT1 ,T2 が
形成される。
うカバー絶縁膜7として約200nmの厚さの酸窒化シ
リコン(SiON)膜をプラズマCVD法によりシリコン基
板1の全面に形成する。その後、TEOSガスを用いる
プラズマCVD法により、膜厚1.0μm程度の酸化シ
リコン(SiO2)を第1層間絶縁膜8としてカバー膜7の
上に形成する。
して、例えば常圧の窒素雰囲気中で第1層間絶縁膜8を
700℃の温度で30分間熱処理する。その後に、第1
層間絶縁膜8の上面を化学機械研磨(CMP)法により
平坦化する。
の工程を説明する。
絶縁膜7と第1層間絶縁膜8をパターニングして、第1
の不純物拡散領域5aに到達する深さの第1のコンタク
トホール8aを形成する。その後、第1層間絶縁膜8上
面とコンタクトホール8a内面に、グルー膜として膜厚
30nmのチタン(Ti)膜と膜厚50nmの窒化チタン
(TiN )膜をスパッタ法により順に形成する。さらに、
WF6 を用いるCVD法によってタングステン(W)膜を
TiN 膜上に成長して第1のコンタクトホール8a内を完
全に埋め込む。
により研磨して第1層間絶縁膜8の上面上から除去す
る。第1のコンタクトホール8a内に残されたタングス
テン膜、TiN 膜及びTi膜は第1導電性プラグ9として使
用される。
間絶縁膜8上と第1導電性プラグ9上に、膜厚100n
mの窒化シリコン(Si3N4)よりなる酸化防止絶縁膜10
aと膜厚100nmのSiO2よりなる下地絶縁膜10bを
プラズマCVD法により順に形成する。そのSiO2膜はT
EOSを用いてプラズマCVDにより成長される。酸化
防止絶縁膜10aは、後のアニール等による熱処理の際
にプラグ9が異常酸化してコンタクト不良を起こさない
ようにするために形成され、その膜厚を例えば70nm
以上にすることが望ましい。
ターン(不図示)を用いて酸化防止絶縁膜10a、下地
絶縁膜10b及び第1層間絶縁膜8をエッチングするこ
とにより、第2及び第3の不純物拡散領域5b,5cの
上に第2及び第3のコンタクトホール8b,8cを形成
する。
3のコンタクトホール8b,8c内面に、グルー膜とし
て膜厚30nmのTi膜と膜厚50nmのTiN 膜をスパッ
タ法により順に形成する。さらに、CVD法によりW膜
をTiN 膜上に成長して第2、第3のコンタクトホール8
b,8c内を完全に埋め込む。
N 膜及びTi膜をCMP法により研磨して下地絶縁膜10
bの上面上から除去する。これにより第2、第3のコン
タクトホール8b,8c内に残されたタングステン膜、
TiN 膜及びTi膜をそれぞれ第2、第3導電性プラグ11
a,11bとする。
の工程を説明する。
1b上と下地絶縁膜10b上に第1導電膜15として例
えば膜厚300nmのイリジウム(Ir)膜、プラチナ
(Pt)膜、酸化プラチナ(PtO) 膜、酸化イリジウム(Ir
O x ) 膜、又はSRO(ストロンチウムルテニウム酸
素)膜を形成する。
に例えば膜剥がれ防止のために下地絶縁膜10bをアニ
ールする。アニール方法として、例えば、アルゴン雰囲
気中で600〜750℃のRTA(rapid thermal annea
ling) を採用する。
6として例えば膜厚100nmのPZT膜をスパッタ法
により形成する。強誘電体膜16の形成方法は、その他
に、MOD(metal organic deposition)法、MOCVD
( 有機金属CVD)法、ゾル・ゲル法などがある。ま
た、強誘電体膜16の材料としては、PZTの他に、P
LCSZT、PLZTのような他のPZT系材料や、Sr
Bi2Ta2O9、SrBi2(Ta,Nb) 2O9 等のBi層状構造化合物材
料、その他の金属酸化物強誘電体であってもよい。
アニールにより結晶化する。アニールとして、例えばア
ルゴンと酸素の混合ガス雰囲気中で基板温度600℃、
時間90秒の条件を第1ステップ、酸素雰囲気中で基板
温度750℃、時間60秒の条件を第2ステップとする
2ステップのRTA処理を採用する。
膜17として例えば膜厚200nmの酸化イリジウム(I
rO2)をスパッタ法により形成する。
スク18としてTiN 膜とSiO2膜を順に形成する。そのハ
ードマスク18は、フォトリソグラフィー法により第2
及び第3導電性プラグ11a,11bの上方にキャパシ
タ平面形状となるようにパターニングされる。
ク18に覆われない領域の第2導電膜17、強誘電体膜
16、第1導電膜15を順次エッチングする。この場
合、強誘電体膜16は、塩素とアルゴンを含む雰囲気中
でスパッタ反応によりエッチングされる。また、第2導
電膜17と第1導電膜15は、臭素(Br2)導入雰囲気
中、Brを含む雰囲気中、又は HBrと酸素のみを導入した
雰囲気中でスパッタ反応によりエッチングされる。
は、第1導電膜15よりなるキャパシタQの下部電極1
5aと、強誘電体膜16よりなるキャパシタQの誘電体
膜16aと、第2導電膜17よりなるキャパシタQの上
部電極17aが形成される。そして、トランジスタ形成
領域において、1つの下部電極15aは第2導電性プラ
グ11aを介して第2不純物拡散領域5bに電気的に接
続され、また、別の下部電極15aは第3導電性プラグ
11bを介して第3不純物拡散領域5cに電気的に接続
される。また、下部電極15aとキャパシタQの側面の
テーパ角θは約80度になった。
のダメージを回復するために、回復アニールを行う。こ
の場合の回復アニールは、例えば、基板温度650℃、
60分間の条件で酸素雰囲気中で行われる。
Qを覆う保護膜19として膜厚50nmのアルミナをス
パッタにより下地絶縁膜10bの上に形成した後に、酸
素雰囲気中で650℃で60分間の条件でキャパシタQ
をアニールする。この保護膜19は、プロセスダメージ
からキャパシタQを保護するものである。
VD法により、第2層間絶縁膜20として膜厚1.0μ
m程度の酸化シリコン(SiO2)を保護膜19上に形成す
る。さらに、第2層間絶縁膜20の上面をCMP法によ
り平坦化する。この例では、CMP後の第2層間絶縁膜
20の残りの膜厚は、キャパシタQの上部電極17a上
で300nm程度とする。
て、図5(a) に示すように、第2層間絶縁膜20、保護
膜19、酸化防止絶縁膜10a及び下地絶縁膜10bを
エッチングすることにより第1導電プラグ9の上にホー
ル20aを形成する。
20上に、グルー膜として膜厚50nmのTiN 膜をスパ
ッタ法により順に形成する。さらに、CVD法によりW
膜をグルー層上に成長するとともにホール20a内を完
全に埋め込む。
研磨して第2層間絶縁膜20の上面上から除去する。そ
して、ホール20a内に残されたタングステン膜及びグ
ルー層を、第4導電性プラグ21とする。この第4導電
性プラグ21は、第1導電性プラグ9を介して第1不純
物拡散領域5aに電気的に接続される。
の工程を説明する。
絶縁膜20上に、第2の酸化防止膜(不図示)としてSi
ON膜をCVD法により形成する。さらに、第2の酸化防
止膜(不図示)と第2層間絶縁膜20をフォトリソグラ
フィー法によりパターニングしてキャパシタQの上部電
極17a上にコンタクトホール20bを形成する。
よりダメージを受けたキャパシタQはアニールによって
回復される。そのアニールは、例えば酸素雰囲気中で基
板温度550℃として60分間行われる。
れた酸化防止膜をエッチバックによって除去するととも
に、第4導電性プラグ21の表面を露出させる。
コンタクトホール20b内と第2層間絶縁膜20の上に
多層金属膜を形成する。その後に、多層金属膜をパター
ニングすることにより、コンタクトホール20bを通し
て上部電極17aに接続される一層目金属配線21aと
第4導電性プラグ21に接続される導電性パッド21b
を形成する。その多層金属膜として、例えば、膜厚60
nmのTi、膜厚30nmのTiN 、膜厚400nmのAl-C
u 、膜厚5nmのTi、及び膜70nmのTiN を順に形成
した構造を採用する。
て、多層金属膜の上に反射防止膜を形成し、さらに反射
防止膜上にレジストを塗布した後に、レジストを露光、
現像して配線形状等のレジストパターンを形成し、その
レジパターンを用いて反射防止膜と多層金属膜をエッチ
ングする方法を採用する。
配線21a及び導電性パッド21bの上に第3層間絶縁
膜22を形成する。続いて、第3層間絶縁膜22をパタ
ーニングして導電性パッド21bの上にホール22aを
形成し、そのホール22a内に下から順にTiN 膜及びW
膜からなる第5導電性プラグ23を形成する。
含む二層目配線を第3層間絶縁膜上に形成する。そのビ
ット線は、第5導電性プラグ23、導電性パッド21
b、第4導電性プラグ21及び第1導電性プラグ9を介
して第1不純物拡散領域5aに電気的に接続される。そ
れに続いて、二層目配線層を覆う絶縁膜等が形成される
が、その詳細は省略する。
域の形成工程である。次に、キャパシタの下部電極とな
る第1導電膜のエッチングを中心にして詳細に説明す
る。
下地絶縁膜10b上面に対して垂直に近い形状にするた
めには、エッチングガスと被エッチング材料との化学反
応性を高めることが有効と考えられる。
ガスと被エッチング材料が化学反応を起こして揮発性の
物質を生成し排気されることで被エッチング材料がエッ
チングされる。揮発性の反応生成物はエッチング側面に
付着せずに排気されるため垂直に近いエッチング形状が
得られる。
された膜側面(エッチング側面)にエッチング生成物が
付着し、そのエッチング生成物がマスクとなるためにエ
ッチング側面が垂直形状になり難い。特に、第1導電膜
15、強誘電体膜16及び第2導電膜16をスパッタ作
用によりエッチングしてエッチング側面を垂直に近い形
状にしようとすると、導電性フェンスがエッチング側面
に形成されてキャパシタの特性を著しく低下させてしま
う。
からなる第1、第2導電膜15,17を垂直に近い形状
にし且つエッチング側面にフェンスを形成させずにエッ
チングするためには、シリコン基板1を高温にするなど
の方法によりエッチングガスと被エッチング材料との化
学反応性を高めることが重要である。シリコン基板1を
高温にする場合、フォトレジストは耐熱性に乏しいため
マスク材料としてはフォトレジスト以外の材料からなる
ハードマスクを使用し、最適なエッチングガスを用いる
必要がある。
ングに使用されるエッチング装置を図6に基づいて説明
する。
チング装置である。
テージ32が配置されている。そのウェハステージ32
は、ヒータ32a上に静電チャック32bを搭載した構
造を有し、その静電チャック32bには第1高周波電源
33が接続されている。
32を囲む略円筒形の防着板34が配置され、その防着
板34の上部は石英板34aによって塞がれている。ま
た、石英板34a上には、第2高周波電源35が印加さ
れるアンテナコイル36が取り付けられており、アンテ
ナコイル36に高周波電力を印加することによって防着
板34内でプラズマが発生される。そのような防着板3
4と石英板34aに囲まれたエッチング雰囲気内にはガ
ス導入管40が接続されていて、図3(c) と図4(a) に
示したようなエッチング工程で、第1導電膜15、強誘
電体膜16、第2導電膜17のそれぞれのエッチングに
適したガスが導入される。なお、第1導電膜15、第2
導電膜17を構成する材料としては、化学的に安定なI
r、Ptなどの貴金属やその酸化物が用いられている。
続され、また、防着板34のうち排気管31aに近い部
分には開口34bが形成されている。減圧室31にはゲ
ートバルブ37を介してロードロック室38が隣接され
ている。そして、防着板34のうちロードロック室39
に近い部分には、シャッタ34cにより開閉されるウェ
ハ搬送口34dが形成されている。
て電極材料膜をエッチングすることについて説明する。
をエッチングしてエッチングレートと温度の関係を調べ
た。そのエッチング条件は、防着板34内の圧力を0.
5Paとし、第2高周波電源35からアンテナコイル3
6へのソースパワーを800wattとし、第1高周波電源
33からのバイアスパワーを300wattとして、ウェハ
ステージ32の温度を250℃〜400℃まで変化させ
た。
HBr とArの混合ガス、SF6 とArの混合ガスおよびCl2 と
Arの混合ガスの各々によるIr膜のエッチレートとそのス
テージ温度依存性を示す。
の温度依存性があったが、Cl2 についてはエッチレート
の温度依存性は無かった。これによりCl2 についてはウ
ェハーステージ32を高温にしても化学反応性の向上は
期待できないが、SF6 やHBrについてはウェハーステー
ジ32を高温とすることで化学反応性を向上させること
ができるといえる。
テージ32を高温にすることによりIr、Ptなどの貴金属
やその酸化物を垂直に近い形状で化学反応によるエッチ
ングが可能と考えられる。しかしSF6 は反応性が強すぎ
てハードマスク材料がエッチングされて保持されないこ
とや、エッチレートを安定に制御することが難しいなど
の問題点があった。そこでHBr ガスに注目して実験を行
った。以下に実験の内容を示す。
んだガスを用いると、エッチングガスに含有する水素の
影響により、強誘電体膜16を構成するPZTなどの強
誘電体材料のキャパシタ性能を劣化させる懸念がある。
いては、水素を酸素と反応させて水とすることで除去で
きると考えた。水は沸点が低く減圧下で高温とすること
で容易に揮発する。そのため水素が強誘電体キャパシタ
に取り込まれなくなると考えた。
た強誘電体キャパシタ特性測定用のサンプルをウェハス
テージ32上に置き、ウェハステージ32を400℃の
温度に設定してHBr プラズマに晒すことによりキャパシ
タの性能を調査した。
0.5Paとし、第2高周波電源35からアンテナコイ
ル36へのソースパワーを800wattとし、第1高周波
電源33から電極36へのバイアスパワーを0wattとし
て、防着板34内に供給される酸素の濃度を0%〜50
%まで変化させたところ、図8に示すような結果が得ら
れた。
体キャパシタの性能を表す分極電荷量Qswの関係を示
し、HBr プラズマに晒されることにより強誘電体キャパ
シタの性能が著しく低下してしまうことがわかる。しか
し、O2を10%以上添加することによりキャパシタの劣
化が抑えられることがわかった。なお、図8に示す分極
電荷量Qswは、キャパシタに印加する電圧を±5Vとし
て得られた。
合させると、エッチレートの極端な低下が懸念される。
そこでHBr-O2ガス中のO2の濃度を変化させて図6に示す
エッチング装置を用いてエッチレートを測定した。
を0.5Paとし、第2高周波電源35からアンテナコ
イル36へのソースパワーを800wattとし、第1高周
波電源33のバイアスパワーを300wattとして、防着
板34内に流すHBr-O2ガス中のO2の濃度を50%〜90
%まで変化させた。
せた場合のIr、IrO x 、Pt、SiO2のそれぞれのエッチレ
ートを示す。O2濃度を80%以上としても十分なエッチ
レートが得られたので、懸念されたようなエッチレート
の極端な低下は無かった。これによりHBr とO2の混合ガ
スにはエッチャントとして十分な能力があることがわか
った。
るHBr-O2プラズマ中のO2濃度を80%に固定してバイア
スパワーを変化させた場合のIr、IrO x 、Pt、SiO2の各
々のエッチレートを示す。
ング雰囲気内の圧力を0.5Paとし、第2高周波電源
35からアンテナコイル36へのソースパワーを800
wattとし、円筒状の防着板34内に流すHBr-O2ガス中の
O2の濃度を80%とし、第1高周波電源33のバイアス
パワーを200wattから400wattまで変化させた。こ
れにより、バイアスパワーの増加によりIr、IrO x 、Pt
の各々のエッチレートが向上した。
化膜(SiO2)のエッチレートが増加しシリコン酸化膜に
対する導電膜のエッチング選択比の低下が懸念された
が、図10からわかるようにバイアスパワーを増加させ
てもシリコン酸化膜のエッチレートはそれほど増加しな
かった。その結果、バイアスパワーを増加させることに
よりシリコン酸化膜に対する選択比が向上することがわ
かった。
ーを増加させるとシリコン酸化膜に対する導電膜のエッ
チング選択比は著しく低下する。
酸化膜に対する導電膜のエッチング選択比の関係は通常
とは逆の現象になったが、これについても高温エッチン
グの特長と考えることができる。
用いてバイアスパワーなどを調整することで貴金属やそ
の酸化物の高速かつ高選択なエッチングが可能であるこ
とがわかる。HBr-O2混合ガス中のO2の濃度は、キャパシ
タの性能の劣化抑制の観点から少なくとも10%に設定
する必要がある。さらに、エッチレートの観点からはO2
の濃度を90%以下にすることが望ましいと考えられ
る。
ステージ温度を300℃以上の高温とすると、強誘電体
キャパシタや高誘電体キャパシタの電極材料として使用
されているIr、Ptなどの貴金属やその酸化物を高エッチ
ングレートで、且つSiO2に対して選択的にエッチングす
ることが可能になることがわかった。
ッチングできることがわかったので、実際の電極材料に
ついてエッチング行った。この場合、HBr-O2ガス中のO2
の濃度としては、キャパシタ性能の劣化抑制の観点から
少なくとも10%とする必要がある。
ことにより、パターニングされた導電膜のフェンスや側
壁デポの付着も抑制できることを発見し酸素の濃度が高
いほどフェンスや側壁デポジションの抑制効果が大きい
ことがわかった。
観点からはHBr-O2混合ガス中のO2の濃度を80%以上と
することが望ましい。エッチレートの観点からはO2の濃
度を90%以下とすることが望ましい。従って、HBr-O2
混合ガス中のO2の濃度としては80%〜90%が適して
いると考えられる。
0%に固定してステージ温度を変化させた場合のIr、Ir
O x 、Pt、SiO2の各々のエッチレートを示す。
て、円筒状の防着板34内の圧力を0.5Paとし、第
2高周波電源35からアンテナコイル36へのソースパ
ワーを800wattとし、第1高周波電源33のバイアス
パワーを300wattとして、エッチング雰囲気内に流す
HBr-O2ガス中のO2の濃度を80%に設定して、ウェハス
テージ34の温度を250℃〜400℃まで変化させ
た。その結果、IrとPtのそれぞれのエッチングレートに
はステージ温度依存性があり、化学反応的なエッチング
が期待できる。
学反応的にエッチングできることがわかったので、膜厚
300nmのIr膜、膜厚200nmのIrO x 膜、膜厚3
00nmのPt膜をサンプルとして順次エッチングを行
い、それらの膜のエッチング部分のテーパー角度とウェ
ハステージ温度の関係を調査した。その結果が図12で
ある。
4内の圧力を0.5Paとし、第2高周波電源35から
アンテナコイル36へのソースパワーを800wattと
し、第1高周波電源33のバイアスパワーを700watt
として、防着板34内に流すHBr-O2ガス中のO2の濃度を
80%に設定して、ウェハステージ32の温度を250
℃〜400℃まで変化させてエッチングした後に各膜の
エッチング部分のテーパー角度を測定した。Ir膜、IrO
x 膜、Pt膜の各々についてのテーパー角度にはステージ
温度依存性があった。Ir膜とIrO x 膜のそれぞれについ
てはステージ温度を250℃以上とすることでテーパー
角度が77度以上となって一応の目標値である80度に
近づいた。Pt膜については300℃以上とする必要があ
った。ウェハステージ34の温度を400℃とすること
で何れの材料膜にもほぼ80度のテーパー角度が得られ
た。ウェハステージ温度を400℃よりも大きくするこ
とにより、テーパー角はさらに90度に近づくことがわ
かった。
てウェハステージ32の温度を高温とすることで、強誘
電体キャパシタや高誘電体キャパシタの電極材料として
使用されているIr、Ptなどの貴金属やその酸化物につい
てフェンスを形成させずに垂直に近い形状でエッチング
することが可能となった。
材料のエッチレートが低下し、しかもエッチング選択比
が低下するのでマスクが保持されないし、テーパー形状
も緩くなってしまう。ステージ温度を450℃以上とす
るとウェハーを静電チャック35により安定して保持す
ることができないなどの問題がある。従ってステージ温
度の温度範囲としては、300〜450℃が望ましいと
考えられる。各材料についてステージ温度の最適値を求
め、各材料毎にエッチングチャンバーを変更してエッチ
ングする方法も考えられる。
ICP型に限定されず、しかも静電チャックを使用する
ものに限定されるものではない。静電チャックを使用し
ないエッチング装置においては、ステージ温度の上限は
450℃とならず、600℃である。誘電体膜をPZT
系の材料を使用する場合には、その膜中のPbが600℃
で揮発するので、上部電極に覆われてること等を考慮し
て誘電体膜の膜質劣化の防止の観点からウェハステージ
の温度を600℃を上限とするのが好ましい。
す状態で、ハードマスク18を使用してIr、IrO x 、Pt
などの材料からなる導電膜15,16をエッチングする
工程では、ウェハステージ34の温度を高温、例えば3
00〜450℃としてHBr ガスあるいはHBr とO2の混合
ガスを用いて導電膜15,16をエッチングする。エッ
チング条件については膜種や膜厚に応じて最適化する。
の条件でのエッチレートを示す。この場合のエッチング
装置として、図6に例示したICP型のプラズマエッチ
ング装置を使用した。
囲気の圧力を0.5Paとし、第2高周波電源35から
アンテナコイル36へのソースパワーを800wattと
し、第1高周波電源33のバイアスパワーを700watt
として、さらに、エッチング雰囲気内にHBr を10scc
m、O2を40sccmの流量で流し、ウェハステージ32の
温度を400℃に設定する。この場合、オーバーエッチ
ング量を100%とする。このようなエッチング条件に
よれば、IrO x 膜のエッチレートは372nm/min、Pt膜
のエッチレートは331nm/min、Ir膜のエッチレートは
322nm/min、SiO2膜のエッチレートは49nm/minとな
った。
件により下地絶縁膜41の上のIr膜42、IrO x 膜4
3、Pt膜44を別々にエッチングしたときの形状を示
す。
を構成する第1導電膜、強誘電体膜、第2導電膜は1つ
のハードマスク18により連続してエッチングしたが、
複数のマスクを用いて別々にエッチングしてもよい。ま
た、キャパシタの形状は、段差を持ったキャパシタの形
状にしてもよい。
セルの形成について説明したが、高誘電体材料を誘電体
膜とするキャパシタの電極を形成する場合にも上記した
エッチング方法を用いてもよい。 (付記1)半導体基板上に絶縁膜を形成する工程と、前
記絶縁膜上に貴金属又はその酸化物からなる導電膜を形
成する工程と、前記半導体基板を加熱しながら、臭素を
含む雰囲気で前記導電膜をエッチングする工程とを含む
ことを特徴とする半導体装置の製造方法。 (付記2)前記臭素を含む雰囲気は、臭化水素と酸素か
らなることを特徴とする付記1に記載の半導体装置の製
造方法。 (付記3)前記半導体基板の加熱は、300℃から60
0℃の範囲であることを特徴とする付記1又は付記2に
記載の半導体装置の製造方法。 (付記4)半導体基板の上方に絶縁膜を形成する工程
と、前記絶縁膜上に第1導電膜を形成する工程と、前記
第1導電膜の上に強誘電体材料と高誘電体材料からなる
誘電体膜を形成する工程と、前記誘電体膜の上に第2導
電膜を形成する工程と、前記第2導電膜上にキャパシタ
形状のマスクを形成する工程と、前記マスクから露出し
ている前記第2導電膜、前記誘電体膜及び前記第1導電
膜を順にエッチングすることにより、前記第2導電膜を
キャパシタ上部電極とし、前記第1導電体膜をキャパシ
タ下部電極とする工程を有し、少なくも前記第1導電膜
のエッチングは、臭素を含む雰囲気内で行われ且つ前記
半導体基板の加熱温度を300℃〜600℃の範囲に設
定されることを特徴とする半導体装置の製造方法。 (付記5)前記雰囲気には、臭素のみ、臭化水素及び酸
素のみのいずれかが外部から供給されることを特徴とす
る付記5に記載の半導体装置の製造方法。 (付記6)前記加熱温度は、350℃〜450℃である
ことを特徴とする付記4又は付記5に記載の半導体装置
の製造方法。 (付記7)半導体基板の上方に絶縁膜を形成する工程
と、前記絶縁膜上に第1導電膜を形成する工程と、前記
第1導電膜の上に強誘電体材料と高誘電体材料からなる
誘電体膜を形成する工程と、前記誘電体膜の上に第2導
電膜を形成する工程と、前記第2導電膜上にキャパシタ
形状のマスクを形成する工程と、前記マスクから露出し
ている前記第2導電膜、前記誘電体膜及び前記第1導電
膜を順にエッチングすることにより、前記第2導電膜を
キャパシタ上部電極とし、前記第1導電体膜をキャパシ
タ下部電極とする工程を有し、少なくも前記第1導電膜
のエッチングは、臭化水素と酸素のみを外部から供給し
た雰囲気内で行われることを特徴とする半導体装置の製
造方法。 (付記8)前記雰囲気に供給される前記臭化水素と前記
酸素のうち、前記酸素の濃度は10%〜90%の範囲内
にあることを特徴とする付記4乃至付記7のいずれかに
記載の半導体装置の製造方法。 (付記9)前記第1導電膜は、貴金属又はその酸化物か
ら形成されていることを特徴とする付記4乃至付記8に
記載の半導体装置の製造方法。 (付記10)前記マスクは、ハードマスクであることを
特徴とする付記4乃至付記9のいずれかに記載の半導体
装置の製造方法。
体ウェハーを加熱して反応性を高めることにより貴金属
あるいは貴金属の酸化物を用いた導電膜をマスクとエッ
チングを用いて電極にパターニングする際に、電極の側
面を77度以上と、垂直又は垂直に近い形状を得ること
ができる。
混合ガス又はBr2 ガスを反応雰囲気に供給するようにし
たので、強誘電体又は高誘電体キャパシタを劣化させず
且つキャパシタ側壁に導電性フェンスを形成させること
なく貴金属やその酸化物を用いた電極の側面を垂直又は
垂直に近い形状とすることができ半導体デバイスの高集
積化を促進することができる。
を示す断面図である。
導体装置の形成工程を示す断面図(その1)である。
導体装置の形成工程を示す断面図(その2)である。
体装置の形成工程を示す断面図(その3)である。
導体装置の形成工程を示す断面図(その4)である。
形成に用いられるエッチング装置の一例を示す構成図で
ある。
キャパシタ用電極に使用されるイリジウムのエッチング
レートとステージ温度との関係を示す図である。
キャパシタをHBr と酸素の混合ガスプラズマに曝した場
合の分極電荷量と酸素濃度の関係を示す図である。
キャパシタ用電極に使用されるイリジウム膜、酸化イリ
ジウム膜及びプラチナ膜と、絶縁膜として使用されるシ
リコン酸化膜のそれぞれをHBr と酸素の混合ガスプラズ
マでエッチングした場合のエッチングレートとHBr(又は
O2)濃度の関係を示す図である。
置のキャパシタ用電極に使用されるイリジウム膜、酸化
イリジウム膜及びプラチナ膜と、絶縁膜として使用され
るシリコン酸化膜のそれぞれをHBr と酸素の混合ガスプ
ラズマでエッチングした場合のエッチングレートとバイ
アスパワーの関係を示す図である。
置のキャパシタ用電極に使用されるイリジウム膜、酸化
イリジウム膜及びプラチナ膜と、絶縁膜として使用され
るシリコン酸化膜のそれぞれをHBr と酸素の混合ガスプ
ラズマでエッチングした場合のエッチングレートとウェ
ハステージ温度の関係を示す図である。
置のキャパシタ用電極に使用されるイリジウム膜、酸化
イリジウム膜及びプラチナ膜をHBr とO2の混合ガスプラ
ズマでエッチングした場合のエッチング側面のテーパー
角とウェハステージ温度の関係を示す図である。
体装置のキャパシタ用電極に使用されるイリジウム膜の
エッチング後の写真に基づいて描いた斜視図、図13
(b)はその断面図である。
体装置のキャパシタ用電極に使用される酸化イリジウム
膜のエッチング後の写真に基づいて描いた斜視図、図1
4(b) はその断面図である。
体装置のキャパシタ用電極に使用されるプラチナ膜のエ
ッチング後の写真に基づいて描いた斜視図、図15(b)
はその断面図である。
…ゲート絶縁膜、4a,4b…ゲート電極、5a,5
b,5c…不純物拡散領域、6…サイドウォールスペー
サ、7…カバー絶縁膜、8…層間絶縁膜、9…導電性プ
ラグ、10a…酸化防止絶縁膜、10b…下地絶縁膜、
11a,11b…導電性プラグ、15…第1導電膜、1
5a…上部電極、16…強誘電体膜、16a…誘電体
膜、17…第2導電膜、17a…上部電極、18…ハー
ドマスク、19…保護膜、20…層間絶縁膜、21…導
電性プラグ、22…層間絶縁膜、23…プラグ、31…
減圧室、32…ウェハステージ、32a…ヒータ、32
b…静電チャック、33…高周波電源、34…防着板、
35…高周波電源、36…アンテナコイル、37…ゲー
トバルブ、38…ロードロック室、40…ガス導入管。
Claims (10)
- 【請求項1】半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上に貴金属又はその酸化物からなる導電膜を
形成する工程と、 前記半導体基板を加熱しながら、臭素を含む雰囲気で前
記導電膜をエッチングする工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項2】前記臭素を含む雰囲気は、臭化水素と酸素
からなることを特徴とする請求項1に記載の半導体装置
の製造方法。 - 【請求項3】前記半導体基板の加熱は、300℃から6
00℃の範囲であることを特徴とする請求項1又は請求
項2に記載の半導体装置の製造方法。 - 【請求項4】半導体基板の上方に絶縁膜を形成する工程
と、 前記絶縁膜上に第1導電膜を形成する工程と、 前記第1導電膜の上に強誘電体材料と高誘電体材料から
なる誘電体膜を形成する工程と、 前記誘電体膜の上に第2導電膜を形成する工程と、 前記第2導電膜上にキャパシタ形状のマスクを形成する
工程と、 前記マスクから露出している前記第2導電膜、前記誘電
体膜及び前記第1導電膜を順にエッチングすることによ
り、前記第2導電膜をキャパシタ上部電極とし、前記第
1導電体膜をキャパシタ下部電極とする工程を有し、 少なくも前記第1導電膜のエッチングは、臭素を含む雰
囲気内で行われ且つ前記半導体基板の加熱温度を300
℃〜600℃の範囲に設定されることを特徴とする半導
体装置の製造方法。 - 【請求項5】前記雰囲気には、臭素のみ、臭化水素及び
酸素のみのいずれかが外部から供給されることを特徴と
する請求項4に記載の半導体装置の製造方法。 - 【請求項6】前記加熱温度は、350℃〜450℃であ
ることを特徴とする請求項4又は請求項5に記載の半導
体装置の製造方法。 - 【請求項7】半導体基板の上方に絶縁膜を形成する工程
と、 前記絶縁膜上に第1導電膜を形成する工程と、 前記第1導電膜の上に強誘電体材料と高誘電体材料から
なる誘電体膜を形成する工程と、 前記誘電体膜の上に第2導電膜を形成する工程と、 前記第2導電膜上にキャパシタ形状のマスクを形成する
工程と、 前記マスクから露出している前記第2導電膜、前記誘電
体膜及び前記第1導電膜を順にエッチングすることによ
り、前記第2導電膜をキャパシタ上部電極とし、前記第
1導電体膜をキャパシタ下部電極とする工程を有し、 少なくも前記第1導電膜のエッチングは、臭化水素と酸
素のみを外部から供給した雰囲気内で行われることを特
徴とする半導体装置の製造方法。 - 【請求項8】前記雰囲気に供給される前記臭化水素と前
記酸素のうち、前記酸素の濃度は10%〜90%の範囲
内にあることを特徴とする請求項7に記載の半導体装置
の製造方法。 - 【請求項9】前記第1導電膜は、貴金属又はその酸化物
から形成されていることを特徴とする請求項4乃至請求
項8のいずれか記載の半導体装置の製造方法。 - 【請求項10】前記マスクは、ハードマスクであること
を特徴とする請求項4乃至請求項9のいずれかに記載の
半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002054439A JP4865978B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
EP03251108A EP1341220A3 (en) | 2002-02-28 | 2003-02-25 | Semiconductor device manufacturing method |
US10/372,275 US7763545B2 (en) | 2002-02-28 | 2003-02-25 | Semiconductor device manufacturing method |
TW092104069A TWI233160B (en) | 2002-02-28 | 2003-02-26 | Semiconductor device manufacturing method |
KR1020030012277A KR100851480B1 (ko) | 2002-02-28 | 2003-02-27 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002054439A JP4865978B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003258203A true JP2003258203A (ja) | 2003-09-12 |
JP2003258203A5 JP2003258203A5 (ja) | 2005-08-11 |
JP4865978B2 JP4865978B2 (ja) | 2012-02-01 |
Family
ID=27678568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002054439A Expired - Fee Related JP4865978B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7763545B2 (ja) |
EP (1) | EP1341220A3 (ja) |
JP (1) | JP4865978B2 (ja) |
KR (1) | KR100851480B1 (ja) |
TW (1) | TWI233160B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007020686A1 (ja) * | 2005-08-15 | 2007-02-22 | Fujitsu Limited | 半導体装置とその製造方法 |
JP2016037625A (ja) * | 2014-08-06 | 2016-03-22 | キヤノン株式会社 | エッチング方法及び液体吐出ヘッド用基板の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006243579A (ja) * | 2005-03-07 | 2006-09-14 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
JP2007036126A (ja) * | 2005-07-29 | 2007-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5527729A (en) * | 1994-03-30 | 1996-06-18 | Matsushita Electronics Corporation | Method of manufacturing a capacitor having metal electrodes |
JPH09266200A (ja) * | 1996-01-26 | 1997-10-07 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH10223604A (ja) * | 1997-02-05 | 1998-08-21 | Samsung Electron Co Ltd | 半導体装置の白金膜蝕刻方法 |
JPH10247724A (ja) * | 1997-03-05 | 1998-09-14 | Nec Corp | 半導体メモリの製造方法 |
JPH11354505A (ja) * | 1998-06-08 | 1999-12-24 | Sharp Corp | 誘電体薄膜素子の製造方法 |
JP2000164567A (ja) * | 1998-11-24 | 2000-06-16 | Sony Corp | プラズマエッチング法 |
WO2000049650A1 (en) * | 1999-02-17 | 2000-08-24 | Applied Materials, Inc. | Iridium etching methods for anisotrophic profile |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4107006A1 (de) * | 1991-03-05 | 1992-09-10 | Siemens Ag | Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen |
KR970004484B1 (ko) * | 1993-12-16 | 1997-03-28 | 금성일렉트론 주식회사 | 반도체 소자의 ldd mosfet 제조방법 |
JP3122579B2 (ja) * | 1994-07-27 | 2001-01-09 | シャープ株式会社 | Pt膜のエッチング方法 |
JP2956485B2 (ja) * | 1994-09-07 | 1999-10-04 | 日本電気株式会社 | 半導体装置の製造方法 |
US5605637A (en) * | 1994-12-15 | 1997-02-25 | Applied Materials Inc. | Adjustable dc bias control in a plasma reactor |
JP2953974B2 (ja) * | 1995-02-03 | 1999-09-27 | 松下電子工業株式会社 | 半導体装置の製造方法 |
KR100413649B1 (ko) * | 1996-01-26 | 2004-04-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의제조방법 |
KR100252889B1 (ko) * | 1997-11-14 | 2000-04-15 | 김영환 | 백금식각방법 |
US6635185B2 (en) * | 1997-12-31 | 2003-10-21 | Alliedsignal Inc. | Method of etching and cleaning using fluorinated carbonyl compounds |
EP1048064A1 (en) * | 1998-01-13 | 2000-11-02 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
KR100269323B1 (ko) * | 1998-01-16 | 2000-10-16 | 윤종용 | 반도체장치의백금막식각방법 |
US6027861A (en) * | 1998-03-20 | 2000-02-22 | Taiwan Semiconductor Manufacturing Company | VLSIC patterning process |
KR100319879B1 (ko) | 1998-05-28 | 2002-08-24 | 삼성전자 주식회사 | 백금족금속막식각방법을이용한커패시터의하부전극형성방법 |
JP2000133633A (ja) | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法 |
KR100300053B1 (ko) | 1998-09-30 | 2001-10-19 | 김영환 | 반도체소자의자기정렬콘택홀형성방법 |
JP2001036024A (ja) | 1999-07-16 | 2001-02-09 | Nec Corp | 容量及びその製造方法 |
US6548414B2 (en) * | 1999-09-14 | 2003-04-15 | Infineon Technologies Ag | Method of plasma etching thin films of difficult to dry etch materials |
US6504203B2 (en) * | 2001-02-16 | 2003-01-07 | International Business Machines Corporation | Method of forming a metal-insulator-metal capacitor for dual damascene interconnect processing and the device so formed |
JP2003257942A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2002
- 2002-02-28 JP JP2002054439A patent/JP4865978B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-25 EP EP03251108A patent/EP1341220A3/en not_active Withdrawn
- 2003-02-25 US US10/372,275 patent/US7763545B2/en not_active Expired - Fee Related
- 2003-02-26 TW TW092104069A patent/TWI233160B/zh not_active IP Right Cessation
- 2003-02-27 KR KR1020030012277A patent/KR100851480B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5527729A (en) * | 1994-03-30 | 1996-06-18 | Matsushita Electronics Corporation | Method of manufacturing a capacitor having metal electrodes |
JPH09266200A (ja) * | 1996-01-26 | 1997-10-07 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH10223604A (ja) * | 1997-02-05 | 1998-08-21 | Samsung Electron Co Ltd | 半導体装置の白金膜蝕刻方法 |
JPH10247724A (ja) * | 1997-03-05 | 1998-09-14 | Nec Corp | 半導体メモリの製造方法 |
JPH11354505A (ja) * | 1998-06-08 | 1999-12-24 | Sharp Corp | 誘電体薄膜素子の製造方法 |
JP2000164567A (ja) * | 1998-11-24 | 2000-06-16 | Sony Corp | プラズマエッチング法 |
WO2000049650A1 (en) * | 1999-02-17 | 2000-08-24 | Applied Materials, Inc. | Iridium etching methods for anisotrophic profile |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007020686A1 (ja) * | 2005-08-15 | 2007-02-22 | Fujitsu Limited | 半導体装置とその製造方法 |
KR100965502B1 (ko) | 2005-08-15 | 2010-06-24 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치와 그 제조 방법 |
US8044447B2 (en) | 2005-08-15 | 2011-10-25 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
JP4809354B2 (ja) * | 2005-08-15 | 2011-11-09 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP2016037625A (ja) * | 2014-08-06 | 2016-03-22 | キヤノン株式会社 | エッチング方法及び液体吐出ヘッド用基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1341220A3 (en) | 2007-08-01 |
US20030162401A1 (en) | 2003-08-28 |
JP4865978B2 (ja) | 2012-02-01 |
TWI233160B (en) | 2005-05-21 |
TW200305215A (en) | 2003-10-16 |
US7763545B2 (en) | 2010-07-27 |
KR20030071553A (ko) | 2003-09-03 |
KR100851480B1 (ko) | 2008-08-08 |
EP1341220A2 (en) | 2003-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8956881B2 (en) | Method of manufacturing a FeRAM device | |
US20060157762A1 (en) | Semiconductor device having ferroelectric capacitor and its manufacture method | |
JP4746357B2 (ja) | 半導体装置の製造方法 | |
JP4690234B2 (ja) | 半導体装置及びその製造方法 | |
JP2003347517A (ja) | 半導体装置及びその製造方法 | |
KR100832683B1 (ko) | 반도체 장치의 제조 방법 | |
KR100848240B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20030235944A1 (en) | Semiconductor device manufacturing method | |
JP2006352016A (ja) | 強誘電体素子の製造方法 | |
JP2004095755A (ja) | 半導体装置の製造方法 | |
JP4865978B2 (ja) | 半導体装置の製造方法 | |
JP2008186926A (ja) | 半導体装置とその製造方法 | |
JP5412754B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4551725B2 (ja) | 半導体装置の製造方法 | |
JP2003273217A (ja) | 半導体装置及びその製造方法 | |
JP4718193B2 (ja) | 半導体装置の製造方法 | |
JP2006279083A (ja) | 半導体装置の製造方法 | |
JP2008159951A (ja) | 半導体装置の製造方法 | |
JP2007242730A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070717 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090818 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090827 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4865978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |