TWI233160B

TWI233160B - Semiconductor device manufacturing method

Info

Publication number: TWI233160B
Application number: TW092104069A
Authority: TW
Inventors: Hideaki Kikuchi; Genichi Komuro; Mitsuhiro Endo; Naoki Hirai
Original assignee: Fujitsu Ltd; Ulvac Inc
Priority date: 2002-02-28
Filing date: 2003-02-26
Publication date: 2005-05-21
Also published as: TW200305215A; US20030162401A1; US7763545B2; EP1341220A3; JP2003258203A; EP1341220A2; JP4865978B2; KR100851480B1; KR20030071553A

Description

1233160 玖、發明說明 (發明說明應欽明.發明所属之技術領域先前技術内容實施方式及圖式簡單說明）【發明所屬之技術領域】發明領域本發明係有關一種半導體裝置製造方法，且更有關— 種具有一電極材料膜之蝕刻步驟之半導體裝置製造方法，該電極材料膜係構成一電容器，其具有強誘電物質或高介電物質。

t先前技J 相關技藝之說明 10 於近幾年中，已斷定該使用強誘電電容器或高介電電谷器之半導體記憶體係大有可為。例如，該由下列步驟所形成之強誘電電容器。首先，如第1A圖所示，該第一金屬薄膜1〇2、強誘電薄膜103及第二金屬薄膜1〇4係依序形成於該絕緣薄膜 15 上，而後，該具有電容器形狀之光阻圖案105係形成於第二金屬薄膜104上。而後，藉使用光阻圖案105作為一罩幕，而依序蝕刻第二金屬薄膜104、強誘電薄膜103與第一金屬膜ι〇2。依照此一蝕刻（如第1B圖所示），該第二金屬薄膜1〇4係成形 20成電容器1〇6之上電極l〇4a，該強誘電薄膜1〇3係成形成電容器106之介電薄膜l〇3a，且該第一金屬膜1〇2係成形成電容器106之下電極l〇2a。同時，由於該構成下電極l〇2a之第一金屬膜1〇2係由貴金屬（諸如，銥、鉑、其等之類似物）或其等之氧化物所 1233160 玖、發明說明形成，故於室溫下，該第一金屬膜102具有差的反應性，且因此，其主要係藉濺鍍反應而蝕刻。於濺鍍之蝕刻氣體中，主要係使用由惰性氣體（諸如氬）與氣之混合氣體。假若此種金屬薄膜係藉濺鑛反應而餘刻，傳導性牢固 5 側壁沈積（隔壁，fence)係黏附至該電容器1〇6之側面。因此，為了防止隔壁的形成，故使用下列之結構，即，該電容器106之側面的錐角係藉緩緩凹陷光阻圖案1〇5 之側面而緩緩形成，否則電容器106之形狀會呈階梯式地形成。 10 然而，假若電容器之下電極側面的錐角係和緩地形成或者電谷裔係呈階梯式地形成’則電容器之尺寸需增加，以獲得所欲之電容。因此，具有電容器之半導體裝置的微型化係受到阻礙。

L 明内 J 15 發明概要本發明之一目的係在提供一種半導體裝置之製造方法 ’其將電容器下電極之側面形成為一構形，該構形係更接近垂直於一下絕緣薄膜，而不於電容器之側面上形成隔壁〇 20 依據本發明之一目的，其提供一種半導體裝置之製造方法，其包含下列步驟··於一半導體基材上形成一絕緣薄膜’於该絕緣薄膜上形成一傳導性薄膜，該傳導性薄膜係由貝金屬或其氧化物所製成；以及於一含漠之大氣下，餘刻該傳導性薄膜，並加熱該半導體基材。 1233160 玖、發明說明同樣地，前述目的係可藉提供一半導體裝置製造方法來克服，該方法包含下列步驟：於一半導體基材上形成一絕緣薄膜；於該絕緣薄膜上形成一第-傳導性薄膜；於該第-傳導性薄膜上形成一由強誘電材料或高介電材料所製成之介電薄膜；於該介電薄膜上形成―第二傳導性薄膜；於”亥第一傳導性薄膜上形成一具有一電容器形狀之罩幕；以及餘刻該第二傳導性薄膜、該介電薄膜以及該第一傳導性薄膜’其等係自罩幕而暴露於外，而後將該第二傳導性薄膜成形成-電容器上電極’且將該第一傳導性薄膜成形成-電容器下電極；其中至少該第一傳導性薄膜之姓刻步驟係在-含演之大氣下進行，且將半導體基材之加熱溫度設定為300°C至600°C之範圍間，或至少該第—傳導性薄膜之蚀刻步驟係在-大氣下進行’其中僅自外界供給漠化氣與氧至該大氣中。 15 接下來將說明本發明之優點。依據本發明，雖然僅供給之單一氣體或僅供給由 HBr與〇2所構成之混合氣體至該作為蝕刻氣體之蝕刻大氣中，且亦加熱該半導體晶圓至超過300cc ,以增加其反應性，但該由貴金屬或其等之氧化物所製成之傳導性薄膜係 20可藉使用罩幕與蝕刻技術而被圖案化成電極。因此，該藉圖案化傳導性薄膜所形成之電極側面係可被成形成接近於垂直的形狀，以相對於下表面具有超過77 度的角度。此外，依據本發明，Br*2之單一氣體或僅由HBr與〇 1233160 玖、發明說明所構成之混合氣體係被供給至該反應大氣中。因此，使用貴金屬或其氧化物之電極係可被構形成垂直形狀或接近垂直的形狀，而非如習知之會惡化強誘電或高介電電容器且於電容器之侧面上形成傳導性隔壁。 5 圖式簡單說明第1A與1B圖係為顯示習知技藝之電容器形成步驟的截面圖；第2A至2J圖係為顯示本發明之一具體實施例之半導 10 體裝置形成步驟的截面圖；第3圖係為一顯示一蝕刻設備之實施例的配置圖，該餘刻設備係適用以形成本發明之具體實施例之半導體裝置第4圖係為一顯示該適用於本發明之具體實施例之半 15導體裝置之電容器電極的銥蝕刻速率與平台溫度間之關係圖，第5圖係為一顯示當本發明之具體實施例之半導體裝置之電容器暴露至該由HBr與氧所構成之混合氣體電聚中時，極化電荷量與氧密度間的關係圖； 2〇第6圖係為一顯不當錶薄膜、一氧化錶薄膜與一始薄膜（其使用於本發明之半導體裝置之電容器電極中）與一作為絕緣薄膜之氧化石夕薄膜分別以一由HBr與氧所構成之混合氣體電漿蝕刻時，蝕刻速率與HBr(或〇2)密度間之關係 rgl · 團， 10 1233160 玖、發明說明第7圖係為一顯示當銥薄膜、氧化銥薄膜與鉑薄膜（其使用於本發明之半導體裝置之電容器電極中）與一作為絕緣薄膜之氧化矽薄膜分別以一由HBr與氧所構成之混合氣體電漿蝕刻時，蝕刻速率與一偏壓功率間之關係圖； 5 第8圖係為一顯示當銥薄膜、氧化銥薄膜與鉑薄膜（其使用於本發明之半導體裝置之電容器電極中）與一作為絕緣薄膜之氧化矽薄膜分別以一由HBr與氧所構成之混合氣體電漿蝕刻時，蝕刻速率與晶圓平台溫度間之關係圖；第9圖係為一顯示當銥薄膜、氧化銥薄膜與鉑薄膜（其 10 使用於本發明之半導體裝置之電容器電極中）與一作為絕緣薄膜之氧化矽薄膜分別以一由HBr與02所構成之混合氣體電漿蝕刻時，蝕刻側面之錐角與晶圓平台溫度間之關係圖；第10A圖係為一透視圖，其係以一說明一銥薄膜（其使 15 用於本發明之具體實施例之半導體裝置的電容器電極中）蝕刻後之微影圖，且第10B圖係為其截面圖；第11A圖係為一透視圖，其係以一說明一氧化銥薄膜（其使用於本發明之具體實施例之半導體裝置的電容器電極中）蝕刻後之微影圖，且第11B圖係為其截面圖；以及 20 第12A圖係為一透視圖，其係以一說明一鉑薄膜（其使用於本發明之具體實施例之半導體裝置的電容器電極中）蝕刻後之微影圖，且第12B圖係為其截面圖。 I：實施方式3 較佳實施例之詳細說明 1233160 玖、發明說明以下將參照所附之圖式來說明本發明之具體實施例。第2A至2J圖係為顯示本發明之具體實施例之半導體裝置之形成步驟的截面圖。首先’將於後說明該形成第2A所示之截面結構所需 5 之步驟。如第2A圖所示，一元件隔離凹槽係藉微影法形成於 p-型矽（半導體）基材1之n•型的電晶體形成區域周圍，而後，一元件隔離絕緣薄膜2係藉將二氧化矽（Si〇2)包埋於該元件隔離凹槽中而形成。該具有此一結構之元件隔離絕 10緣薄膜2係稱為STI(淺槽分離元件）。於此例子中，一藉 LOCOS(料部氧化仙）法所形成之絕緣薄膜制以作為元件隔離絕緣薄膜而後，P-型井la係藉將p-型雜質引入矽基材丨之電晶體形成區域中而形成

而後，-非晶石夕或聚石夕薄膜及一石夕化鶴薄膜係依序形成於矽基材1的整個上表面上。而後，閘極電極4&、朴係藉微影法®案㈣#薄敍魏料膜而形成。、4b係平行形成於一 p—型 4b係構成字元線的一部份於此例子中，二閘極電極4a、井la上，且此等閘極電極4a、第一至第三雜質擴散區域至该位於閘極電極4a、4b 而後，該作為源極/汲極之第 5a_5c係藉將n-型雜質離子植入 12 1233160 玖、發明說明一側上之p-型井1 a甲而形成。而後，一絕緣薄膜（如，二氧化矽（si〇2)薄膜）係藉 CVD法而形成於矽基材丨的整個表面上。而後，回蝕該絕緣薄膜，且遺留於閘極電極4a、4b之二側部位上之絕緣薄 5 膜係作為絕緣側壁空間6。而後，使用閘極電極4a、4b與側壁空間6作為一罩幕，再次將η-型雜質離子植入至該第一至第三雜質擴散區域 5a-5c，藉此該第一至第三雜質擴散區域5a-5c係具有ldd 結構。 10 於此例子中，該形成於一電晶體形成區域中之二閘極電極4a、4b間之第一 n-型雜質擴散區域5a係電氣連接至該位元線，而該形成於電晶體形成區域二端側上之第二與第三雜質擴散區域5b、5c係電氣連接至各電容器之下電極〇 15 依據前述步驟，二具有閘極電極4a、4b與η-型雜質擴散區域5a-5c(其具有LDD結構）之MOS電晶體、Τ2係形成於Ρ-型井la中。而後，藉使用電漿CVD法，於該矽基材1之整體表面上形成一約200 nm厚度之氮氧化矽（SiON)薄膜，以作為 20 一覆蓋絕緣薄膜7，其覆蓋M0S電晶體几、T2。而後，藉使用TEOS氣體之電漿CVD法，於覆蓋絕緣薄膜7上形成一約1.0/zm厚度之二氧化矽（Si02)薄膜，以作為一第一介層絕緣薄膜8。而後，例如，於第一介層絕緣薄膜8之致密化製程時 13 1233160 玖、發明說明，此一第一介層絕緣薄膜8係在700°C，於常壓之氮大氣中，加熱處理3 0分鐘。而後，第一介層絕緣薄膜8之一上表面係藉化學機械拋光（CMP)法而平坦化。接下來，將解釋形成第2B圖所示之結構所需之步驟 5 〇首先，一具有一深度達該第一 η-型雜質擴散區域5a之第一接觸孔8a係藉微影法以圖案化該覆蓋絕緣薄膜7與第一介層絕緣薄膜8而形成。而後，一 30 nm厚度之鈦（Ti) 薄膜與一 50 nm厚度之氮化鈦(TiN)薄膜係藉濺鍍法，依序 10 形成於該第一介層絕緣薄膜8之上表面與第一接觸孔8a之内表面上，以作為黏合薄膜。而後，一鎢（W)薄膜係藉使用WF62 CVD法，而長成於該TiN薄膜上，以完全包埋該第一接觸孔8a。而後，藉CMP法拋光W薄膜、TiN薄膜與Ti薄膜， 15 以自第一介層絕緣薄膜8之上表面移除之。該遺留於第一接觸孔8a中之W薄膜、TiN薄膜與Ti薄膜係使用以作為第一傳導性插塞9。而後，如第2C圖所示，一由氮化矽（Si3N4)所製成之約100 nm厚度之防止氧化絕緣薄膜10a與一由Si02所製 20 造之約100 nm厚度之下層絕緣薄膜10b係藉電漿CVD法，依序形成於第一介層絕緣薄膜8與第一傳導性插塞9上。Si02薄膜係藉使用TEOS之電漿CVD法而長成。防止氧化絕緣薄膜l〇a係被形成，以避免於加熱製程（諸如後續之回火製程）中，因第一傳導性插塞9之缺陷氧化而造成的接 14 1233160 玖、發明說明 - 觸故障。防止氧化絕緣薄膜10a之厚度理想上需設定為超過如70 nm。而後，如第2D圖所示，第二與第三接觸孔8b、8c係、 — 藉餘刻該防止氧化絕緣薄膜1〇a、下層絕緣薄膜⑽與第 · 5 -介層絕緣薄膜8,並使用光阻圖案（未顯示）作為一罩幕，而形成於第二與第三雜質擴散區域5b、化上。而後，藉使用濺鍍法，於下層絕緣薄膜1〇b之上表面與第二與第三接觸孔8b、8c之内表面上，依序形成3〇 nm # 厚度之Ti薄膜與50 nm厚度之TiN薄膜，以作為一黏合 ίο薄膜。而後，w薄膜係藉CVD法長成於TiN薄膜上，以完全包埋該第二與第三接觸孔8b、8c。而後，如第2E圖所示，藉使用CMP法，拋光W薄膜、TiN薄膜與Ti薄膜，以自下層絕緣薄膜1〇b之上表面移除之。因此，該遺留於第二與第三接觸孔8b、8e中之w 15薄膜、TiN薄膜與Ti薄膜係分別使用以作為第二與第三傳導性插塞11a、lib。 _ 接下來，將解釋形成第2F圖所示之結構所需之步驟。首先，一如銥（Ir)薄膜、鉑（pt)薄膜、氧化鉑（pt0)薄膜 · 、氧化銥（IrOx)薄膜或一 SR0(氧化锶釕）薄膜（其具有3〇〇 · 20 nm之厚度）係形成於第二與第三傳導性插塞ila、llb與下層絕緣薄膜1 Ob上，以作為第一傳導性薄膜15。於此狀況下，為了避免薄膜的脫落，該下層絕緣薄膜 ’ 10b係在第一傳導性薄膜15形成之前或之後回火。當進行 · 回火製程時，係使用如RTA(快速熱回火），其係在600-750 15 1233160 玖、發明說明 - °c下，於氬大氣中進行。而後，一如100 nm厚度之Ρζτ薄膜係藉濺鍍法，而形成於第-傳導性薄膜15上，以作為一強誘電薄膜16。於進行形成強誘電薄膜16之製程時，除了上述方法外，尚 5有MOD(金屬有機沈積）法、MOCVD (金屬有機CVD)法、溶膠-凝膠法等。同樣地，該作為強誘電薄膜16之材料有 :PZT材料（諸如，PLCST、PLZT等）、Bi-層結構化合物材料(諸如，SrBi2Ta2〇9、SrBi2(Ta，Nb)2〇9 等）、金屬氧化物強 · 誘電物質及除了 PZT外之其他材料。 10 而後，強誘電薄膜16係藉於氧大氣中回火而結晶。於回火時，係使用如2-步驟RTA方法，其具有第一與第二步驟’其中於第一步驟中，回火係在由氬及氧所構成之混合氣體中’於600 C之基材溫度下，進行9〇秒；而於第二步驟中，回火係在氧大氣中，於75〇t之基材溫度下，進行 15 6 〇秒。此外，-如200 nm厚度之氧化銀⑽2)薄膜係藉減鍍 _ 法’形成於強誘電薄膜16上，以作為第二傳導性薄膜17 Ο 而後，於第二傳導性薄冑17上依序形成一⑽薄膜與 2〇 - Si02薄膜，以作為金屬罩幕18。此金屬罩幕18係藉微影法，而於第二與第三傳導性插塞Ua、爪上，被圖案化成一電容器平面形狀。 · 而後，如第2G圖所示，依序蝕刻該位於不被金屬罩 . 幕18所遮蔽之區域中的第二傳導性薄膜17、強誘電薄膜 16 1233160 玖、發明說明 16與第-傳導性薄膜15。於此狀況下，強誘電薄膜^係在含有氣及氬之大氣下，藉濺鍵反應而姓刻。同樣地，第二傳導性薄膜17與第一傳導性薄臈15係在引入溴（By之大氣、含Br之大氣或僅引入HBr與氧之大氣中，藉濺鍍 5 反應而餘刻。於上述中，該由第一傳導性薄膜15所製成之電容器Q 的下電極15a、由強誘電薄膜16所製成之電容器Q的介電薄膜16a以及由第二傳導性薄膜17所製成之電容器Q的上電極17a係形成於防止氧化絕緣薄膜1〇a上。而後，於 10電晶體形成區域中，一下電極15a係經第二傳導性插塞 11a而電氣連接至该第二雜質擴散區域5b，且另一下電極 15a係經第三傳導性插塞llb而電氣連接至該第三雜質擴散區域5c。同樣地，電容器Q之側面相對於下電極15a之錐角0係變成約80度。 15 於後，移除金屬罩幕18。而後’為了復原由蝕刻所造成之強誘電薄膜16的傷害 ’係進行復原性回火。於此狀況下，該復原性回火係例如在乳大氣中’於6 5 0 C之基材溫度，進行6 0分鐘。而後，如第2H圖所示，一 50 nm厚度之氧化鋁薄膜 20 係藉濺鍍法，形成於下層絕緣薄膜10b上，以作為一保護薄膜19，以覆蓋電容器Q。而後，電容器q係於氧大氣中，於650°C下，回火60分鐘。此保護薄膜19係保護電容器Q不受製程傷害。而後’一約1.0 //m厚度之二氧化矽（Si〇2)薄膜係藉 1233160 玖、發明說明使用TEOS氣體之電漿CVD法，而形成於保護薄膜19上，以作為一第二介層絕緣薄膜20。此外，第二介層絕緣薄膜20之上表面係藉CMP法而平坦化。於此例子中，於 CMP後，該殘餘於電容器Q之上電極17a上之第二介層絕 5 緣薄膜20的厚度係約300 nm。而後，如第21圖所示，一孔洞20a係藉蝕刻第二介層絕緣薄膜20、保護薄膜19、防止氧化絕緣薄膜10a與下層絕緣薄膜l〇b，同時使用光阻罩幕（未顯示）作為一罩幕，而形成於第一傳導性插塞9上。 10 而後，一 50 nm厚度之TiN薄膜係藉濺鍍法，而形成於孔洞20a中與第二介層絕緣薄膜20上，以作為一黏合薄膜。而後，一 W薄膜係藉CVD法而長成於黏合薄膜上，以完全包埋孔洞20a。而後，W薄膜與TiN薄膜係藉CMP法而拋光，以自 15 第二介層絕緣薄膜20之上表面移除之。而後，該遺留於孔洞20a中之鎢薄膜與黏合薄膜係使用以作為第四傳導性插塞21。此第四傳導性插塞21係經第一傳導性插塞9而電氣連接至該第一雜質擴散區域5a。接下來，將解釋形成第2J圖所示之結構所需之步驟。 20 首先，藉CVD法，於第四傳導性插塞21與第二介層絕緣薄膜20上形成一 SiON薄膜，以作為第二防止氧化薄膜（未顯示）。而後，藉微影法以圖案化該第二防止氧化薄膜與第二介層絕緣薄膜20，而於電容器Q之上電極17a上形成接觸孔20b。 1233160 玖、發明說明 . 該因形成接觸孔20b而遭受傷害之電容器q係藉回火而復原。此回火係在如氧大氣中，於55(rc之基材溫度下 ’進行60分鐘。而後，該形成於第二介層絕緣薄膜20上之第二防止氧 5化薄膜係藉回蝕而移除，以暴露第四傳導性插塞21之一表面0 而後，一多層金屬薄膜係形成於該形成於電容器Q之上電極17a之接觸孔20b中與第二介層絕緣薄膜2〇上。而修後，該經接觸孔20b而連接至該上電極17a之第一層金屬 1〇佈線21a與一連接至第四傳導性插塞21之傳導性墊21b係藉圖案化該多層金屬薄膜而形成。於多層金屬薄膜中，係使用下述結構，其依序形成6〇 nm厚度之Ti、3〇厚度之ΤιΝ、400 nm厚度之Al-Cu、5 nm厚度之Ti與70 nm 厚度之TiN。 15 於此狀況下，於進行圖案化多層金屬薄膜方法時，係使用下列步驟所構成之方法，即於多層金屬薄膜上形成防 φ 止反射薄膜、而後於防止反射薄膜上塗佈光阻、而後藉曝光/顯影該光阻而形成光阻圖案（諸如，佈線形狀等）、以及 · 而後藉使用光阻圖案而蝕刻該防止反射薄膜與多層金屬薄 · 20 膜。 * 而後，-第三介層絕緣薄膜22係形成於第二介層絕緣薄膜20、第一層金屬佈線21a與傳導性墊21b上。而後，、藉圖案化該第三介層絕緣薄膜22，而於傳導性墊2ib上形 · 成-孔洞22a。而後，-第五傳導性插塞23(其由下自上依 19 1233160 玖、發明說明序由TiN薄膜與W薄膜所構成）係形成於孔洞22a中。而後，雖然未特別顯示，一含有位元線之第二層佈線係形成於第三介層絕緣薄膜22上。該位元線係經第五傳導性插塞23、傳導性墊21b、第四傳導性插塞21與第一傳導 5性插塞9而電氣連接至該第一雜質擴散區域5a。而後，形成一用於覆蓋第二層佈線等之絕緣薄膜，於此係不詳述。〇前述步驟係為形成FeRAM之記憶體晶胞區域之步驟。接下來’將詳細說明主要用以蝕刻該作為電容器下電極 10 之第一傳導性薄膜的步驟。為了將第一傳導性薄膜15之蝕刻側面成形成幾乎垂直下層絕緣薄膜l〇b之上表面的形狀，其較佳係有效增強蝕刻氣體與蝕刻材料間之化學反應性。 #刻氣體與姓刻材料會在蝕刻氣體之電漿中造成化學 15反應’以產生揮發性物質，而後此揮發性物質會抽空，而使得蝕刻材料被蝕刻。由於揮發性反應產物並不會黏附到蝕刻側面且被抽空，故可獲得該接近垂直之蝕刻形狀。反之，假若使用濺鍍方法，蝕刻產物會黏附至該蝕刻薄膜側面（蝕刻側面），且此蝕刻產物係作為罩幕，而使得 20蝕刻側面難以成形成垂直形狀。詳言之，假若其想藉濺鍍法而蝕刻第一傳導性薄膜15、強誘電薄膜16與第二傳導性薄膜17，以獲得接近垂直之形狀，則一傳導性隔壁係會形成於蝕刻側面上，而造成電容器特性的顯著下降。因此，為了進行蝕刻製程，以使得該由貴金屬（諸如Ir 20 1233160 玫、發明說明 ·

Pt等）或其氧化物所製成之第一傳導性薄膜15與第二傳導性薄膜17可被成形成接近垂直之形狀，但不於蝕刻側面上形成隔壁，藉增加矽基材丨溫度的方法來增強蝕刻氣體與蝕刻材料間之化學反應性是相當重要的。假使矽基材丨 ‘ 5之溫度過高，該由非光阻之材料所形成之金屬罩幕必須被應用以作為罩幕材料，其乃因光阻具有差的耐熱性，且亦必須使用最適的蝕刻氣體。首先，將參照第3圖來解釋該用以圖案化構成電容器 · 之薄膜的餘刻設備。 10 該第3圖所示之設備係為ICP電漿蝕刻設備。於第3圖中，一晶圓平台32係設置於一低壓室31中。此晶圓平台32具有一結構，其中一靜電夾頭32b係承載於一加熱器32a上。一第一高頻電源供應器33係接連至該靜電夾頭32b。 15 同樣地，一用於圍繞該晶圓平台32之近圓柱形之防止黏附板34係設置於低壓室31中，且該防止黏附板34之上 · 部係被一石英板34a所封閉。同樣地，一接連至一第二高頻電源供應器35之天線圈36係固定至石英板3扑上。電 · 漿係於防止黏附板34中，藉將一高頻電能供應至該天線圈 20 36而產生。一氣體引導管40係接連至該蝕刻大氣，該蝕刻大氣係被防止黏附板34與石英板34a所圍繞。於第2f 與2G圖所示之蝕刻步驟中，係引入該適用於第一傳導性 · 薄膜15、強誘電薄膜16與第二傳導性薄膜17之各蝕刻步 _ 驟的氣體。於此狀況下，係使用貴金屬（諸如Ir、pt等）及 21 1233160 玖、發明說明 . 其氧化物，以作為用以構成第一傳導性薄膜15與第二傳導性薄膜17之材料，其等係為化學穩定性。此外，一排氣管31a係連接至低壓室31，且於防止黏附板34之部位處（其靠近排氣管31a)形成一開口 3扑。承 5載閘室38係設置鄰近於該低壓室31，其間有一閘閥37。而後，一阳圓装填口 34d(其藉一活門34c而開啟/關閉）係形成於防止黏附板34之部位，該部位係靠近承載閘室38 接下來，將解釋藉使用此蝕刻設備來蝕刻該電極材料 10 膜。首先，藉蝕刻一使用以作為電極材料之銥（Ir)薄膜來測試蝕刻速率與溫度間之關係。就蝕刻條件而言，防止黏附板34中之壓力係設為〇·5 Pa，該由第二高頻電源供應器％施加至天線圈36之電源功率係設成8〇〇瓦特，且晶圓平台 15 32之溫度係在250°C至400°C間變化。於第4圖中，其分別顯示依據含鹵素氣體，該Ir薄膜 · 之蝕刻速率與平台溫度之依賴性，該含齒素氣體係為由 HBr與Ar所構成之混合氣體、由31?6與Ar所構成之混合氣體，以及由CL與Ar所構成之混合氣體。 20 對於HBr與SF0而言，ir薄膜之蝕刻速率係展現溫度的依賴性，但對CL而言，此餘刻速率並沒有展現出對溫度的依賴性。因此，其可能可以說是，假若晶圓平台32的 · 溫度上升，其仍無法預期C12之化學反應性的改良，但當 · 晶圓平台32的溫度上升時，其可預期HBr與SF6之化學 22 1233160 玖、發明說明 · 反應性的改良。因此，可得下述結論，即，假若晶圓平台32之溫度上升且同時使用HBr或SF6時，貴金屬（諸如，Ir、Pt等）或其氧化物係可藉化學反應而被蝕刻成接近垂直的外形。然 5 而，由於SF0之反應性過強，故仍有一問題存在，而使得金屬罩幕之材料被蝕刻而不被保留，而使其難以穩定控制餘刻速率。因此，此實驗係在特別使用ΗΒγ氣體下進行。實驗之内容係說明於後。 · 假若使用含氫氣體（諸如，HBr)作為蝕刻氣體的話，則 1〇擔心強誘電材料（諸如，PZT，其構成強誘電薄膜16)之電容器性能會受到包含於蝕刻氣體中之氫的影響而惡化。因此’本發明之發明人考量到氫的影響性係可藉由將風與氧反應’以生成水而排除。由於水的沸點低，故可輕易地被揮發（假若水的溫度在低壓下增加）。因此，本發明 15之發明人係取得一結論，即，氫係不會被包含於強誘電電容器中。 _ 因此，該製備用於測定強誘電電容器之特性的樣品（藉使用餘刻没備製得）係被置放於晶圓平台3 2上，而後，電，谷器之性能係藉將晶圓平台32溫度設定至4〇〇°C，且將樣 · 20 品暴露至HBr電漿中來檢測。於此狀況下，當圓柱形之防止黏附板34中的壓力設定成0.5 Pa ’该自第二高頻電源供應器35施加至天線圈36 · 之電源功率係設成800瓦特，該自第一高頻電源供應器33 · 施加至電極36的偏壓功率設成〇瓦特，且該供應至防止黏 23 1233160 坎、發明說明附板34之氧密度於〇 %至5〇 %之範圍間變化時，可得第5 圖所示之結果。第5圖係顯示HBr-〇2氣體中之〇2密度與極化電荷 Qsw之電量間的關係，其說明強誘電電容器的性能。已發 5現，假若強誘電電容器暴露至HBr電漿時，強誘電電容器的性能係明顯降低。然而，亦發現，電容器的惡化可藉加入過量之10%的〇2來防止。於此狀況下，顯示於第5圖中之極化電荷Qsw的電量係於該施加至電容器之電壓設成 ±5 V時可推得。 10 於此，假若〇2係混合至HBr(作為蝕刻氣體）時，該蝕刻速率的極度下降係令人憂慮的。為了此一理由，蝕刻速率係藉使用第3圖所示之蝕刻設備並改變HBr-02氣體中之〇2密度來決定。於此測定方式中，圓柱形防止黏附板34中之壓力係被 15設定為〇·5 Pa，該自第二高頻電源供應器35施加至天線圈 36之電源功率係設成800瓦特，該第一高頻電源供應器33 之偏壓功率設成300瓦特，且該供應至防止黏附板34之 HBr-〇2氣體中之氧密度係於50 %至90 %之範圍間變化。於第6圖中，係顯示當HBr-02氣體中之氧密度變化時 20 , Ir、Ir〇x、Pt、Si02之各別的姓刻速率。甚至於假若〇2 密度係設定超過80 %，仍可獲得足夠的蝕刻速率，且因此，並無蚀刻速率過度降低的憂慮。因此，已發現，含有 HBr與〇2之混合氣體係具有可作為蝕刻劑的足夠能力。於第7圖中係顯示當偏壓功率改變且產生於蝕刻大氣 24 1233160 玖、發明說明中之HBr與〇2之氣體中的〇2密度為80 %時，Ir、Ir〇x、 Pt、Si〇2的姓刻速率。於此餘刻速率的測定方式中，钱刻大氣之壓力係設為 0.5 Pa w亥自第一兩頻電源供應器35施加至天線圈36之電 5源功率係設成800瓦特，該供應至防止黏附板34之HBr-〇2氣體中之氧密度係言免^ 8〇 %，第一高頻電源供應器33 之偏壓功率在200至400瓦特間變化。因此，可藉增加偏壓功率來增強Ir、Ir〇x、Pt之各別的蝕刻速率。假若偏壓功率增加，則二氧化矽（Si〇2)薄膜之蝕刻速 10率會增加，且因此，傳導性薄膜對氧化矽薄膜之選擇性蝕刻比的降低係令人憂慮。然而，由第7圖可知，即使當偏壓功率增加時，氧化矽薄膜的蝕刻速率亦不會增加。因此 ’已發現’對氧化矽薄膜之選擇性蝕刻比可藉增加偏壓功率而改良。 15 於一般的蝕刻中，假若偏壓功率增加的話，傳導性薄膜對氧化矽薄膜之選擇性蝕刻比係會明顯降低。偏壓功率與對氧化矽薄膜之選擇性蝕刻比間的關係（即如第7圖所示）係視為與一般狀態相反的現象。但此可被視為是高溫#刻的特性。 10 依據此一結論，已發現，貴金屬及其氧化物之高選擇性姓刻係可在高蝕刻速率下達成，其係藉調整偏壓功率並使用由HBr與Ο:所構成之混合氣體而達成。由防止電容器效能惡化之觀點來看，HBr-02混合氣體中之〇2密度必需設定為至少10 %。此外，由蝕刻速率之觀點來考量的話 1233160 玖、發明說明 ’ 〇2密度理想上必需設定低於90 %。由上可發現’假若平台溫度設定超過300°C ,且其使用含HBr與Ο!之混合氣體，該作為強誘電電容器或高介電電容器之電極材料的貴金屬（諸如，Ir、pt等）及其氧化物 5係可在高蝕刻速率下蝕刻且對Si02有選擇性。由於已發現，電極材料可藉含HBr與〇2之混合氣體來钱刻，故進行實際電極材料的蝕刻。於此狀況下，若就防止電容器效能惡化之觀點觀之，HBr-02混合氣體中之〇2 密度必須至少為10 %。 1〇於實驗方法之過程中，已發現經圖案化之傳導性薄膜之隔壁的黏附與側壁的沈積可藉加入氧而避免，且亦發現，假若氧的密度變高，則防止隔壁與側壁沈積的效果會增加。由防止隔壁與側壁沈積的觀點觀之，HBr-02混合氣體 15中之〇2密度較佳係大於80 %。而由蝕刻速率之觀點觀之，〇2密度較佳必需低於90 %。因此，可得一結論，即，8〇 %至90 %係為合適之HBr-02混合氣體之〇2密度。於第8圖顯示當平台溫度改變且將HBr-02混合氣體中之〇2密度固定為80 %時，Ir、ir〇x、pt、Si02的各蝕刻速 20 率。雖然使用第3圖所示之ICP蝕刻設備，圓柱形防止黏附板34中之壓力係設為0.5 Pa，該自第二高頻電源供應器 35施加至天線圈36之電源功率係設成800瓦特，第一高頻電源供應器33之偏壓功率係設為300瓦特，該供應至蝕 26 1233160 玖、發明說明刻大氣中之ΗΒγ-〇2氣體中的〇2密度係為80 %，且晶圓平台32溫度係自250°C變化至400°C，結果，Ir與Pt之各別钱刻速率係具有平台溫度依賴性，且因此，可預期到該以化學反應為基礎之餘刻。 5 已發現，電極材料可藉使用含ΗΒι*與〇2之混合氣體的化學反應來蝕刻。因此，如實例所示，300 nm厚度之Ir 薄膜、200 nm厚度之Ir〇x薄膜、300 nm厚度之Pt薄膜係依序被蝕刻，且而後係可測試此等薄膜之蝕刻部份的錐角與晶圓平台溫度間之關係。結果係顯示於第9圖。 10 於第9圖的實驗中，圓柱形防止黏附板34内之壓力係設為0.5 Pa，該自第二高頻電源供應器35施加至天線圈36 之電源功率係設成800瓦特，第一高頻電源供應器33之偏壓功率係設為700瓦特，供應至防止黏附板34内部之 HBr-02氣體中之〇2密度係設為80 %，且晶圓平台32之 15 溫度係在250°C至400°C間變化。而後，於進行蝕刻後，量測各薄膜之蝕刻部份的錐角。Ir薄膜、ΐΓ〇χ薄膜與pt薄膜之各錐角係具有平台溫度之依賴性。假若平台溫度設定超過250°C，則Ir薄膜與IrOx薄膜之錐角係大於77度，且接近80度，其作為一暫時目標值。對pt薄膜而言，平台 20溫度必需大於300°C。假若將晶圓平台32溫度設為4〇〇°C ’則所有材料薄膜皆可獲得幾乎是80度的錐角。已發現，假若晶圓平台溫度高於400°C，則錐角會更接近9〇度。依據前述之實施例，假若於使用由HBr and 〇2所構成之混合氣體電漿中，晶圓平台32之溫度過高，則該使用以 1233160 玖、發明說明作為強誘電電容器或高介電電容器之電極材料的貴金屬（諸如’ Ir、Pt等）及其氧化物可被蝕刻成接垂直的形狀，且沒有隔壁的形成。假若平台溫度低於250°C，則電極材料之蝕刻速率會 5降低，且選擇性蝕刻速率亦會降低。因此，罩幕無法被保留，且錐角亦變緩。假若平台溫度設定超過4〇〇°c，則有晶圓無法穩定地被靜電夾頭所夾持等問題產生。因此，可得一結論，即，300°C至450°C係為理想的平台溫度範圍。可考量所使用之偵測各材料之平台溫度最適值與改變每一 10 種材料之蝕刻室的方法。姓刻設備並不限於前述之ICP類型，且不限於使用靜電夾頭之類型。於不使用靜電夾頭的蝕刻設備中，平台溫度的上限係非450°c，而為600°c。於使用PZT材料作為介電薄膜的例子中，薄膜中之Pb係被揮發。因此，由介 15電薄膜係被上電極所覆蓋之事實且由防止介電薄膜之薄膜品質惡化的觀點觀之’晶圓平台的上限較佳必需設為6〇〇 °C。基於則述實驗之結果，於第2F圖所示之狀態下，於餘刻由諸如Ir、Ir〇x、Pt等之材料所製成之傳導性薄膜ι5、 2〇 16並使用金屬罩幕18的步驟中，晶圓平台的溫度係設為高溫，如300°C到45〇。0：，且藉使用HBr氣體或由HBr與〇2所構成之混合氣體來蝕刻傳導性薄膜15、16。蝕刻條件係因應file seed與薄膜厚度而最適化之。接下來，將說明一實施例，其條件係調整如下，且於 28 1233160 玖、發明說明此條件下之蝕刻速率亦如下所示。於此例子中，蝕刻設備係使用第3圖所示之ICP電漿蝕刻設備。蝕刻條件如下：蝕刻大氣之壓力設為0.5 Pa，該自第二高頻電源供應器35施加至天線圈36之電源功率係設成 5 800瓦特，第一高頻電源供應器33之偏壓功率係設為700

瓦特，供應至#刻大氣之HBr與02的流速分別為10 seem 與40 seem，且晶圓平台32之溫度係設為400°C。於此狀況下，過度-蝕刻之量係設為100 %。依據此一蝕刻條件， IrOx薄膜之蝕刻速率係為372 nm/min，Pt薄膜之蝕刻速率 10 為 331 nm/min，Ir 薄膜之# 刻速率為 322 nm/min，且 Si02 薄膜之蚀刻速率為49 nm/min。第10A與10B圖、第11A與11B圖與第12A與12B 圖係顯示當於此一條件下，各別蝕刻一位於下層絕緣薄膜 41上之Ir薄膜42、IrOx薄膜43與Pt薄膜44時，其所示 15 之形狀。

於前述之具體實施例中，構成電容器之第一傳導性薄膜、強誘電薄膜與第二傳導性薄膜係藉使用一金屬罩幕18 而成功地被蝕刻。但此等薄膜可藉使用多個罩幕而分別被蝕刻。同樣地，電容器的形狀可被形成，以具有一高度差 20 別。於前述之具體實施例中，係已解釋FeRAM記憶體晶胞的形成。但於該使用高介電材料作為介電薄膜之電容器的電極被形成時，可使用前述之蝕刻方法。如前述，依據本發明，當使用罩幕與蝕刻方法以將傳 29 1233160 玖、發明說明導性薄膜（其由貴金屬或其氧化物所製得）圖案化成電極時 ’該垂直形狀或接近垂直之形狀以具有大於77度之電極側面的錐角係可藉加熱半導體晶圓而獲得，以增進其反應性。 5 此外，依據本發明，該由HBr與A所構成之混合氣體或Bi"2氣體係被供應至反應大氣中。因此，使用貴金屬或其氧化物所製成之電極的側面可被構形成垂直形狀或接近垂直的形狀，且不降低強誘電或高介電電容器的品質，亦不會於電容器之側面上形成傳導性隔壁。因此，可增加 10 半導體裝置之高度集積性。【圖式簡單說明】第1A與1B圖係為顯示習知技藝之電容器形成步驟的截面圖；第2A至2J圖係為顯示本發明之一具體實施例之半導 15 體裝置形成步驟的截面圖；第3圖係為一顯示一餘刻設備之實施例的配置圖，該姓刻設備係適用以形成本發明之具體實施例之半導體裝置第4圖係為一顯示該適用於本發明之具體實施例之半 2〇導體裝置之電容器電極的銥蝕刻速率與平台溫度間之關係 S3 · 圖，第5圖係為一顯示當本發明之具體實施例之半導體裝置之電容器暴露至該由HBr與氧所構成之混合氣體電漿中時，極化電荷量與氧密度間的關係圖； 30 1233160 玖、發明說明 · 第6圖係為一顯示當銥薄膜、一氧化銥薄膜與一鉑薄膜（其使用於本發明之半導體裝置之電容器電極中）與一作 . 為絕緣薄膜之氧化矽薄膜分別以一由HBr與氧所構成之混 4 合氣體電漿蝕刻時，蝕刻速率與HBr(或〇2)密度間之關係 5 圖；第7圖係為一顯示當銥薄膜、氧化銥薄膜與鉑薄膜（其使用於本發明之半導體裝置之電容器電極中）與一作為絕緣薄膜之氧化矽薄膜分別以一由HBr與氧所構成之混合氣體隹電漿姓刻時’钱刻速率與一偏壓功率間之關係圖； 10 第8圖係為一顯示當銥薄膜、氧化銥薄膜與鉑薄膜（其使用於本發明之半導體裝置之電容器電極中）與一作為絕緣薄膜之氧化矽薄膜分別以一由HBr與氧所構成之混合氣體電漿餘刻時，蝕刻速率與晶圓平台溫度間之關係圖；第9圖係為一顯示當銥薄膜、氧化銥薄膜與鉑薄膜（其 15使用於本發明之半導體裝置之電容器電極中）與一作為絕緣薄膜之氧化矽薄膜分別以一由HBr與Ο:所構成之混合氣鲁體電漿蝕刻時，蝕刻側面之錐角與晶圓平台溫度間之關係 rg| · 團，第10A圖係為一透視圖，其係以一說明一銥薄膜（其使 20用於本發明之具體實施例之半導體裝置的電容器電極中）蝕 . 刻後之微影圖，且第10B圖係為其截面圖；第11A圖係為一透視圖’其係以一說明一氧化銀薄膜（ · 其使用於本發明之具體實施例之半導體裝置的電容器電極中）蝕刻後之微影圖，且第11B圖係為其截面圖；以及 31 1233160 玖、發明說明第12A圖係為一透視圖，其係以一說明一鉑薄膜（其使用於本發明之具體實施例之半導體裝置的電容器電極中）蝕刻後之微影圖，且第12B圖係為其截面圖。 5 【圖式之主要元件代表符號表】 1 半導體基材 la p-型井 2 元件隔離絕緣薄膜 3 閘極絕緣薄膜 4a、 4b閘極電極 5a-5c 雜質擴散區域 6 絕緣側壁空間 7 覆蓋絕緣薄膜 8 第一介層絕緣薄膜 8a、8b、8c 接觸孔 9 第一傳導性插塞 10a 防止氧化絕緣薄膜 10b 下層絕緣薄膜 11a 第二傳導性插塞 lib 第三傳導性插塞 15 第一傳導性薄膜 15a 下電極 16 強誘電薄膜 16a 介電薄膜 17 第二傳導性薄膜 17a 上電極 18 金屬罩幕 19 保護薄膜 20 第二介層絕緣薄膜 20a 孔洞 20b 接觸孔 21 第四傳導性插塞 21a 第一層金屬佈線 21b 傳導性墊 22 第三介層絕緣薄膜 22a 孔洞 23 第五傳導性插塞 31 低壓室 31a排氣管

32 1233160 玖、發明說明 32 晶圓平台 32a 加熱器 32b 靜電夾頭 33 第一高頻電源供應器 34 防止黏附板 34a 石英板 34b 開口 34c 活門 34d 晶圓裝填口 35 第二高頻電源供應器 36 天線圈 37 閘閥 38 承載閘室 40 氣體引導管 41 下層絕緣薄膜 42 Ir薄膜 43 IrOx薄膜 44 Pt薄膜 101 絕緣薄膜 102 第一金屬薄膜 102a 下電極 103 強誘電薄膜 103a 介電薄膜 104 第二金屬薄膜 104a 上電極 105 光阻圖案 Γ2 MOS電晶體

33

Claims

1233160 拾、申請專利範圍 i —種製造半導體裝置的方法，其包含下列步驟：於一半導體基材上形成一絕緣薄膜；於該絕緣薄膜上形成-傳導性薄膜，該傳導性薄膜係由貴金屬及貴金屬氧化物之—所形成，以及於一含漠之大氣中㈣該傳導性薄膜，同時加熱該半導體基材，以圖案化。 2. 如申請專利範圍帛！項之製造半導體裝置的方法，其中该含溴之大氣具有溴化氫及氧。 g 3. 如申請專利範圍第1?戈2項之製造半導體裝置的方法，其中該半導體基材係在300_60(rc之範圍間加熱。 4. -種製造半導體裝置的方法，#包含下列步驟：於一半導體基材上形成一絕緣薄膜；於該絕緣薄膜上形成一第一傳導性薄膜；於該第一傳導性薄膜上形成一介電薄膜，該介電薄膜係由強誘電材料及高介電材料之一所製成；於該介電薄膜上形成一第二傳導性薄膜； · 於該第二傳導性薄膜上形成一具有電容器形狀之罩幕；依序姓刻該第二傳導性薄膜、該介電薄膜與該第 _ 一傳導性薄膜，其等係暴露出該罩幕，以將該第二傳導性薄膜成形成一電容器上電極，且將該第一傳導性薄膜成形成一電容器下電極； · 其中至少該第一傳導性薄膜係在含溴大氣下，且 · 半導體基材之加熱溫度設定在300到600°C之範圍下 34 !23316〇拾、申請專利範圍進行餘刻。 5·如申請專利範圍第4項之製造半導體裝置的方法，其中僅自一外界供應溴到該大氣中。 6.如申請專利範圍第5項之製造半導體裝置的方法，其中該加熱溫度係設定在350到450。(：之範圍間。 7·如申請專利範圍第4項之製造半導體裝置的方法，其中僅自一外界供應溴化氫及氧到該大氣中。 8·如申請專利範圍第7項之製造半導體裝置的方法，其中該加熱溫度係設定在350到450 °C之範圍間。 10 9 Jk, rb •如申請專利範圍第4項之製造半導體裝置的方法，其中該供應至該大氣中之溴化氫及氧中之氧密度係設定在10 %至90 %之間。 10·如申請專利範圍第4項之製造半導體裝置的方法，其中該第一傳導性薄膜係由貴金屬及貴金屬氧化物之一 15 所形成。 11.如申請專利範圍第4項之製造半導體裝置的方法，其中該罩幕為一金屬罩幕。 12· 一種製造半導體裝置的方法，其包含下列步驟：於一半導體基材上形成一絕緣薄膜； 20 於該絕緣薄膜上形成一第一傳導性薄膜；於該第一傳導性薄膜上形成一介電薄膜，該介電薄膜係由強誘電材料及高介電材料之一所製成；於該介電薄膜上形成一第二傳導性薄膜；於該第二傳導性薄膜上形成一具有電容器形狀之 35 Ϊ233160 拾、申請專利範圍罩幕；依序蝕刻該第二傳導性薄膜、該介電薄膜與該第傳導性薄膜，其等係暴露出該罩幕，以將該第二傳導性薄膜成形成一電容器上電極，且將該第一傳導性薄膜成形成一電容器下電極；其中至少該第一傳導性薄膜係在一僅自一外界供應溴化氫與氧之大氣下，進行餘刻。 13·如申請專利範圍第12項之製造半導體裝置的方法，其 ι〇中該供應至該大氣中之溴化氫及氧中之氧密度係設定在10 %至90 %之間。 14·如申請專利範圍第12項之製造半導體裝置的方法，其中該第一傳導性薄膜係由貴金屬及貴金屬氧化物之一所形成。 15 15_如申請專利範圍第12項之製造半導體裝置的方法，其中該罩幕為一金屬罩幕。

36