KR100300053B1

KR100300053B1 - 반도체소자의자기정렬콘택홀형성방법

Info

Publication number: KR100300053B1
Application number: KR1019980041118A
Authority: KR
Inventors: 강정원; 채민철
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-09-30
Filing date: 1998-09-30
Publication date: 2001-10-19
Also published as: KR20000021845A

Abstract

본 발명은 반도체 소자의 자기 정렬 콘택홀 형성방법에 관한 것으로, 종래 반도체 소자의 자기 정렬 콘택홀 형성방법은 미세한 패턴을 형성할 수 있었으나, 그 미세한 콘택홀의 식각이 정확히 이루어지지 않는 경우가 발생하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 질화막 측벽과 상부 질화막으로 보호되는 반도체 소자의 특정구조가 다수로 형성된 기판의 상부에 산화막을 증착하는 산화막증착단계와; 상기 산화막을 평탄화하여 상기 상부 질화막을 노출시키는 평탄화단계와; 상기 노출된 상부 질화막과 산화막의 특정위치에 포토레지스트를 도포하고, 노광 및 현상하여 콘택홀을 형성할 위치의 산화막과 그 주변의 상부 질화막을 모두 노출시킨 후, 상기 산화막을 선택적으로 식각하여 콘택홀을 형성하는 산화막 식각단계를 포함하는 반도체 소자의 자기 정렬 콘택홀 형성방법에 있어서, 염소를 포함하는 복합가스와 브롬을 포함하는 복합가스의 혼합가스를 이용하여 상기 산화막 식각단계 후 잔존하는 산화막을 다시 식각하는 후식각단계를 더 포함하여 미세한 패턴에서도 정확한 콘택홀을 형성할 수 있게 되어 소자의 신뢰성을 향상시키는 효과가 있다.

Description

반도체 소자의 자기 정렬 콘택홀 형성방법{FABRICATING METHOD FOR SELF-ALIGNED CONTACT HOLE OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 자기 정렬 콘택홀 형성방법에 관한 것으로, 특히 절연막의 손실을 최소화하기 위해 고선택비를 유지하며, 설계와 노광에서 오버래이마진(overlay margin)을 확보하여 콘택홀을 형성하는 반도체 소자의 자기 정렬 콘택홀 형성방법에 관한 것이다.

일반적으로, 반도체 소자의 자기 정렬 콘택홀은 마스크의 사용없이 특정한 위치에 서로 다른 물질로 특정 구조를 형성하고, 하나의 구조에만 작용하는 식각수단을 사용하여 홀을 형성하며, 이는 사진식각공정으로 현상할 수 없는 미세한 패턴을 형성할 수 있으며, 이와 같은 종래 반도체 소자의 자기 정렬 콘택홀 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1c는 종래 반도체 소자의 자기 정렬 콘택홀 제조공정 수순단면도로서, 이에 도시한 바와 같이 질화막측벽(2)과 상부 질화막(3)으로 보호되는 반도체 소자의 특정구조가 다수로 형성된 기판(1)의 상부에 산화막(4)을 증착하는 단계(도1a)와; 상기 산화막(4)을 평탄화하여 상기 상부 질화막(3)을 노출시키는 단계(도1b)와; 상기 노출된 상부 질화막(3)과 산화막(4)의 특정위치에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 콘택홀을 형성하기 위한 위치의 산화막(4)과 그 주변의 상부 질화막(3)을 모두 노출시킨 후, 상기 산화막(4)을 선택적으로 식각하여 콘택홀을 형성하는 단계(도1c)로 구성된다.

이하, 상기와 같은 종래 반도체 소자의 자기 정렬 콘택홀 형성방법을 좀 더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 반도체 기판(1)의 상부 일부에 불순물 이온을 이온주입하여 특정 형의 웰(5)을 형성하고, 그 웰(5) 및 기판(1)의 상부에 게이트산화막, 다결정실리콘 및 상부 질화막(3)을 증착하고, 패터닝하여 상기 웰(5) 및 기판(1)의 상부에 다수의 게이트를 형성하고, 그 게이트 측면에 질화막 측벽(2)의 형성과 불순물 이온주입을 통해 엘디디 구조의 소스/드레인을 형성한다. 상기의 구조에서 웰(5)에 형성되는 게이트가 메모리셀에 포함되는 모스 트랜지스터의 게이트라면 하나의 웰(5)에 두 개의 게이트가 위치하며, 그 두 게이트의 사이에는 비트라인, 각 게이트의 타측면에는 커패시터가 형성된다.

그 다음, 상기 질화막 측벽(2)과 상부 질화막(3)으로 보호되는 게이트의 상부에 산화막(4)을 두껍게 증착하여 하부의 구조가 노출되지 않도록 한다.

그 다음, 도1b에 도시한 바와 같이 상기 산화막(4)을 화학적 기계적 연마를 통해 평탄화하여 상기 게이트 상부에 증착한 상부 질화막(3)이 노출되도록 한다.

그 다음, 도1c에 도시한 바와 같이 상기 노출된 산화막(4)과 상부 질화막(3)의 상부에 포토레지스트(PR)를 도포하고,노광 및 현상하여 상기 웰(5)의 상부 측에 위치하는 상부 질화막(3)과 산화막(4)을 노출시킨다.

그 다음, 불소가스를 사용하여 상기 노출된 산화막(4)을 선택적으로 식각함으로써, 비트라인과 커패시터를 형성할 위치에 콘택홀을 형성한다.

이때, 상기 콘택홀은 그 사이즈가 작아지게 되어, 식각부산물에 의해 그 하부구조를 완전히 노출시킬 수 없는 경우가 발생할 수 있다.

상기한 바와 같이 종래 반도체 소자의 자기 정렬 콘택홀 형성방법은 사진식각공정을 사용하지 않는 자기 정렬 방식(self aline)으로 콘택홀을 형성하여, 미세한 패턴을 형성할 수 있었으나, 그 미세한 콘택홀의 식각이 정확히 이루어지지 않는 경우가 발생하여 소자의 신뢰성이 저하되는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 미세한 콘택홀을 정확히 형성할 수 있는 반도체 소자의 자기 정렬 콘택홀 형성방법을 제공함에 그 목적이 있다.

도1a 내지 도1c는 종래 반도체 소자의 자기 정렬 콘택홀 제조공정 수순단면도.

도2a 내지 도2d는 본 발명 반도체 소자의 자기 정렬 콘택홀 제조공정 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

1:기판 2:질화막 측벽

3:상부 질화막 4:산화막

5:웰

상기와 같은 목적은 질화막 측벽과 상부 질화막으로 보호되는 반도체 소자의 특정구조가 다수로 형성된 기판의 상부에 산화막을 증착하는 산화막증착단계와; 상기 산화막을 평탄화하여 상기 상부 질화막을 노출시키는 평탄화단계와; 상기노출된 상부 질화막과 산화막의 특정위치에 포토레지스트를 도포하고, 노광 및 현상하여 콘택홀을 형성할 위치의 산화막과 그 주변의 상부 질화막을 모두 노출시킨 후, 상기 산화막을 선택적으로 식각하여 콘택홀을 형성하는 산화막 식각단계를 포함하는 반도체 소자의 자기 정렬 콘택홀 형성방법에 있어서, 염소를 포함하는 복합가스와 브롬을 포함하는 복합가스의 혼합가스를 이용하여 상기 산화막 식각단계 후 잔존하는 산화막을 다시 식각하는 후식각단계를 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2a 내지 도2d는 본 발명 반도체 소자의 자기 정렬 콘택홀 제조공정 수순단면도로서, 이에 도시한 바와 같이 질화막 측벽(2)과 상부 질화막(3)으로 보호되는 반도체 소자의 특정구조가 다수로 형성된 기판(1)의 상부에 산화막(4)을 증착하는 단계(도2a)와; 상기 산화막(4)을 평탄화하여 상기 상부 질화막(3)을 노출시키는 단계(도2b)와; 상기 노출된 상부 질화막(3)과 산화막(4)의 특정위치에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 콘택홀을 형성하기 위한 위치의 산화막(4)과 그 주변의 상부 질화막(3)을 모두 노출시킨 후, 상기 산화막(4)을 선택적으로 식각하여 콘택홀을 형성하는 단계(도2c)와; 염소를 포함하는 복합가스를 브롬을 포함하는 복합가스의 혼합가스를 이용하여 상기 식각후 잔존하는 산화막(4)을 제거하는 단계(도2d)를 포함하여 구성된다.

이하, 상기와 같이 구성된 본 발명을 좀 더 상세히 설명한다.

먼저, 도2a에 도시한 바와 같이 반도체 기판(1)의 상부 일부에 불순물 이온을 이온주입하여 특정 형의 웰(5)을 형성하고, 그 웰(5) 및 기판(1)의 상부에 게이트산화막, 다결정실리콘 및 상부 질화막(3)을 증착하고, 패터닝하여 상기 웰(5) 및 기판(1)의 상부에 다수의 게이트를 형성하고, 그 게이트 측면에 질화막 측벽(2)의 형성과 불순물 이온주입을 통해 엘디디 구조의 소스/드레인을 형성한다. 상기의 구조에서 웰(5)에 형성되는 게이트가 메모리셀에 포함되는 모스 트랜지스터의 게이트라면 하나의 웰(5)에 두 개의 게이트가 위치하며, 그 두 게이트의 사이에는 비트라인, 각 게이트의 타측면에는 커패시터가 형성된다.

그 다음, 도2b에 도시한 바와 같이 상기 산화막(4)을 화학적 기계적 연마를 통해 평탄화하여 상기 게이트 상부에 증착한 상부 질화막(3)이 노출되도록 한다.

그 다음, 도2c에 도시한 바와 같이 상기 노출된 산화막(4)과 상부 질화막(3)의 상부에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 웰(5)의 상부 측에 위치하는 상부 질화막(3)과 산화막(4)을 노출시킨다.

그 다음, 불소가스를 사용하여 상기 노출된 산화막(4) 만을 선택적으로 식각하여 콘택홀을 형성한다. 이때, 상기 게이트 사이에서 식각되는 산화막(4)은 그 패턴이 매우 미세하여 잘 식각되지 않을 수 있다.

그 다음, 도2d에 도시한 바와 같이 염소를 포함하는 복합가스(예를 들어 Cl₂, BCl₃, SiCl₂)와, 브롬을 포함하는 복합가스(예를 들어 HBr, Br₂) 및 첨가가스(Ar,He,N₂,He-0₂,H₂O)를 혼합하여 50~300mT의 압력, 50~300W의 전력에서 상기 잔존하는 산화막(4)을 식각한다. 상기와 같은 조건은 MERIE타입의 중간 밀도 플라즈마를 사용하여 식각을 진행하며, 고 밀도 플라즈마를 사용할 경우에는 상기와 동일한 가스를 사용하며, 압력조건을 1~10mT, 사용전력을 50~200W로 하여 동일한 효과를 낼 수 있다.

상기와 같은 조건으로 식각공정을 다시 실행하여 식각되지 않고, 각 게이트의 질화막 측벽(2)의 사이에 잔존하는 산화막(4)을 모두 제거하여 그 하부의 소스/드레인 구조를 모두 노출시킬 수 있게 된다.

상기한 바와 같이 본 발명 반도체 소자의 자동 정렬 콘택홀 형성방법은 일차적인 식각공정을 실시하여 산화막을 선택적으로 식각하여 콘택홀을 형성하고, 미처 식각되지 않고 잔류하는 산화막을 후속 식각공정을 사용하여 미세한 패턴에서도 정확한 콘택홀을 형성할 수 있게 되어 소자의 신뢰성을 향상시키는 효과가 있다.

Claims

질화막 측벽과 상부 질화막으로 보호되는 반도체 소자의 특정구조가 다수로 형성된 기판의 상부에 산화막을 증착하는 산화막증착단계와; 상기 산화막을 평탄화하여 상기 상부 질화막을 노출시키는 평탄화단계와; 상기 노출된 상부 질화막과 산화막의 특정위치에 포토레지스트를 도포하고, 노광 및 현상하여 콘택홀을 형성할 위치의 산화막과 그 주변의 상부 질화막을 모두 노출시킨 후, 상기 산화막을 선택적으로 식각하여 콘택홀을 형성하는 산화막 식각단계를 포함하는 반도체 소자의 자기 정렬 콘택홀 형성방법에 있어서, 상기 산화막 식각단계에서 발생하는 식각잔류물을 염소를 포함하는 복합가스와 브롬을 포함하는 복합가스의 혼합가스를 이용하여 제거하는 후식각단계를 더 포함하여 된 것을 특징으로 하는 반도체 소자의 자기 정렬 콘택홀 형성방법.
제 1항에 있어서, 상기 후식각단계는 중간 밀도의 플라즈마를 사용하는 경우, 50~300mT의 압력과 50~300W 전력의 분위기에서 식각을 실시하는 것을 특징으로 하는 반도체 소자의 자기 정렬 콘택홀 형성방법.
제 1항에 있어서, 상기 후식각단계는 고 밀도의 플라즈마를 사용하는 경우, 1~10mT의 압력과 50~200W 전력의 분위기에서 식각을 실시하는 것을 특징으로 하는 반도체 소자의 자기 정렬 콘택홀 형성방법.