KR100269323B1 - 반도체장치의백금막식각방법 - Google Patents

반도체장치의백금막식각방법 Download PDF

Info

Publication number
KR100269323B1
KR100269323B1 KR1019980001200A KR19980001200A KR100269323B1 KR 100269323 B1 KR100269323 B1 KR 100269323B1 KR 1019980001200 A KR1019980001200 A KR 1019980001200A KR 19980001200 A KR19980001200 A KR 19980001200A KR 100269323 B1 KR100269323 B1 KR 100269323B1
Authority
KR
South Korea
Prior art keywords
film
platinum
pattern
etching
gas
Prior art date
Application number
KR1019980001200A
Other languages
English (en)
Other versions
KR19990065766A (ko
Inventor
남병윤
주병선
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980001200A priority Critical patent/KR100269323B1/ko
Priority to JP22838498A priority patent/JP3651557B2/ja
Priority to US09/138,655 priority patent/US6054391A/en
Publication of KR19990065766A publication Critical patent/KR19990065766A/ko
Application granted granted Critical
Publication of KR100269323B1 publication Critical patent/KR100269323B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

반도체 장치의 백금막 식각방법이 제공된다. 본 발명은 반도체 기판 상에 백금(Pt)막을, Ti를 포함하는 물질로 이루어진 마스크층 및 포토레지스트 패턴을 순차적으로 형성한한다. 상기 포 후 이를 마스크로 상기 마스크층을 플라즈마 식각하여 마스크 패턴을 형성한다. 상기 마스크층의 플라즈마 식각은 Ar/Cl2, Cl2/BCl3또는 Cl2/HBr 가스를 이용하여 플라즈마 식각한다. 상기 포토레지스트 패턴 및 상기 마스크 패턴을 마스크로 상기 백금막을 플라즈마 식각하여 백금 패턴을 형성한다. 이때, 상기 포토레지스트 패턴의 양측벽에 백금 부산물이 형성된다. 상기 백금막의 플라즈막 식각은 Ar, Ar/Cl2또는 Ar/HBr가스를 이용하여 수행한다. 계속하여, 상기 포토레지스트 패턴을 제거한 후 상기 백금 부산물 및 마스크 패턴을 플라즈마 식각하여 제거한다. 상기 백금 부산물의 식각은 Cl2/O2또는 HBr/O2가스를 이용하여 수행한다. 상기 백금 부산물의 플라즈마 식각시 Cl2가스 또는 HBr가스에 대한 O2가스의 비를 40∼95%로 한다. 본 발명은 Ti를 포함하는 물질로 이루어진 마스크 패턴 및 포토레지스트 패턴을 식각 마스크로 Ar, Ar/Cl2또는 Ar/HBr가스를 이용하여 백금막을 플라즈마 식각하고, 백금 패턴 형성시 발생된 백금 부산물을 Cl2/O2또는 HBr/O2가스를 이용하여 완벽하게 제거한다. 따라서, 본 발명은 레지듀를 남기지 않고 식각 경사가 높은 백금 패턴을 형성할 수 있다.

Description

반도체 장치의 백금막 식각방법 {Method for etching platinum layer in semiconductor device}
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 반도체 장치의 백금막 식각 방법에 관한 것이다.
반도체 제조 기술의 발달과 응용분야의 확장에 따라 대용량의 반도체 메모리 장치의 개발이 진척되고 있다. 이에 따라, 종래의 산화막, 질화막과 같은 저유전 물질로 형성된 유전막으로는 반도체 장치의 동작에 필요한 용량(capacitance)을 확보하기가 어려워 (BaSr)TiO3와 같이 유전율이 큰 물질을 사용한다. 이 때 고온에서 내산화성이 크고 불활성인 전극 재료가 필요한데 이에 대표적인 것이 백금(Pt)막이다.
그러나, 상기 백금막은 패턴 형성을 위한 건식식각 공정에서 할로겐 원소와의 반응성이 낮고 반응 생성물(by-product)의 저휘발성으로 인하여 미세한 백금 패턴을 형성하기가 어렵다. 더욱이, 산화막 마스크를 이용하여 백금 패턴을 형성할 경우 백금 패턴의 식각 경사(etch slope)가 낮고 산화막 마스크의 측벽에 레지듀(residue)가 남는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 레지듀를 남기지 않으면서 식각 경사가 높은 백금 패턴을 얻을 수 있는 반도체 장치의 백금막 식각방법을 제공하는 데 있다.
도 1 내지 도 6은 본 발명에 의한 반도체 장치의 백금막 식각방법을 설명하기 위하여 도시한 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 장치의 백금막 식각방법은 반도체 기판 상에 백금(Pt)막을 형성한 후 상기 백금막 상에 Ti를 포함하는 물질로 이루어진 마스크층을 형성한다. 상기 마스크층 상에 포토레지스트 패턴을 형성한 후 이를 마스크로 상기 마스크층을 플라즈마 식각하여 마스크 패턴을 형성한다. 상기 마스크층의 플라즈마 식각은 Ar/Cl2, Cl2/BCl3또는 Cl2/HBr 가스를 이용하여 플라즈마 식각한다.
상기 포토레지스트 패턴 및 상기 마스크 패턴을 마스크로 상기 백금막을 플라즈마 식각하여 백금 패턴을 형성한다. 이때, 상기 포토레지스트 패턴의 양측벽에 백금 부산물이 형성된다. 상기 백금막의 플라즈막 식각은 Ar, Ar/Cl2또는 Ar/HBr가스를 이용하여 수행한다. 특히, 상기 백금막의 플라즈마 식각시 Ar/Cl2또는 Ar/HBr 가스를 이용할 경우 Cl2가스 또는 HBr가스에 대한 Ar가스의 비를 80∼95%로 한다.
계속하여, 상기 포토레지스트 패턴을 제거한 후 상기 백금 부산물 및 마스크 패턴을 플라즈마 식각하여 제거한다. 상기 백금 부산물의 식각은 Cl2/O2또는 HBr/O2가스를 이용하여 수행한다. 상기 백금 부산물의 플라즈마 식각시 Cl2가스 또는 HBr가스에 대한 O2가스의 비를 40∼95%로 한다.
본 발명은 백금 패턴을 동일한 식각 챔버에서 다중 스텝으로 형성 가능하다. 그리고, 본 발명은 Ti를 포함하는 물질로 이루어진 마스크 패턴 및 포토레지스트 패턴을 식각 마스크로 Ar, Ar/Cl2또는 Ar/HBr가스를 이용하여 백금막을 플라즈마 식각하고, 백금 패턴 형성시 발생된 백금 부산물을 Cl2/O2또는 HBr/O2가스를 이용하여 완벽하게 제거한다. 따라서, 본 발명은 레지듀를 남기지 않고 식각 경사가 높은 백금 패턴을 형성할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1 내지 도 6은 본 발명에 의한 반도체 장치의 백금막 식각방법을 설명하기 위하여 도시한 단면도들이다.
도 1를 참조하면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(1)상에 절연 물질을 사용하여 콘택홀을 갖는 층간 절연층(3)을 형성한다. 상기 콘택홀은 반도체 기판(1)의 소정 부분, 예컨대 상기 트랜지스터의 소오스가 노출되도록 형성된다. 계속하여, 상기 콘택홀이 형성된 반도체 기판(1) 전면에 다결정 실리콘막 및 금속막, 예컨대 타이타늄을 증착한 후 열처리 및 에치백(etch back)함으로써 상기 다결정 실리콘막(5) 및 금속 실리사이드(7)로 상기 콘택홀을 메우는 플러그(plug, 5, 7)를 형성한다.
다음에, 상기 플러그(5, 7)가 형성된 반도체 기판(1) 상에 장벽층(9)을 형성한다. 상기 장벽층(9)은 상기 플러그(5, 7)의 구성 물질인 실리콘과 후에 형성되는 백금막(11)과 반응하는 것을 방지하는 역할을 하는 것으로, 티타늄 질화물(TiN), 티타늄실리콘질화물(TiSiN) 또는 탄탈륨실리콘질화물(TaSiN) 등을 사용하여 300 ∼500Å 두께로 형성한다.
다음에, 상기 장벽층(9) 상에 반도체 장치에서 커패시터의 전극층으로 이용되는 백금막(11)을 형성한다. 상기 전극층의 구성 물질로 백금막(11)을 사용하는 이유는 이후 공정에서 상기 백금막 상에 (BaSr)TiO3와 같이 유전율이 큰 물질을 사용하여 유전막을 형성하는데 상기 유전막 증착 공정은 고온에서 진행되므로 고온에서 내산화성이 크고 불활성인 재료이기 때문이다.
다음에, 상기 백극막(11) 상에 Ti 또는 Ti화합물을 포함하는 물질로 마스크층(13)을 형성한다. 본 실시예에서는 상기 마스크층(13)으로 TiN막을 이용한다. 상기 마스크층으로 이용된 TiN막은 후속의 백금막 사진공정에서 백금막(11)에 대한 노광 빛의 반사를 억제하는 반사방지막 역할을 한다. 따라서, 본 실시예는 TiN막의 단일막으로 마스크층(13)을 형성하였으나, 상기 마스크층(13)으로 Ti막(또는 TiO2막)과 TiN막(또는 SiON막)의 이중막으로 형성할 수 도 있다. 다시 말하면, 본 발명의 마스크층(13)은 Ti막과 TiN막, Ti막과 SiON막, TiO2막과 TiN막 또는 TiO2막과 SiON막의 이중막으로 형성할 수 있다.
다음에, 상기 마스크층(13) 상에 포토레지스트막을 도포한 후 패터닝하여 포토레지스트 패턴(15)을 형성한다. 상기 포토레지스트 패턴(15)은 상기 마스크층(13) 및 백금막(11)을 패터닝하기 위하여 형성한다.
도 2를 참조하면, 상기 포토레지스트 패턴(15)을 마스크로 상기 마스크층(13)을 플라즈마 식각하여 마스크 패턴(13a)을 형성한다. 상기 마스크층(13)의 플라즈마 식각시에는 Ar/Cl2, Cl2/BCl3또는 Cl2/HBr 가스를 이용한다.
도 3을 참조하면, 상기 포토레지스트 패턴(15) 및 마스크 패턴(13a)을 식각 마스크로 상기 백금막(11)을 플라즈마 식각하여 백금 패턴(11a)을 형성한다. 이때, 상기 포토레지스트 패턴(15)의 양측벽에 백금 부산물(17)이 형성되고, 상기 마스크 패턴(13a)의 양측벽에도 백금 부산물(17)이 형성된다. 상기 백금막(11)의 플라즈막 식각은 Ar, Ar/Cl2또는 Ar/HBr가스를 이용하여 10mT 이하의 낮은 압력과 500eV 이상의 높은 입사 이온 에너지를 갖는 조건에서 수행한다. 그리고, 상기 백금막(11)의 플라즈마 식각시 Ar/Cl2또는 Ar/HBr가스를 이용할 경우 상기 백금막(11)과 포토레지스트 패턴(15) 간의 식각선택비가 0.5:1 이상으로 높게 유지 되도록 Cl2가스 또는 HBr가스에 대한 Ar 가스의 비를 80%이상, 바람직하게는 80∼95%로 한다.
상술한 조건으로 백금막(11)을 식각하게 되면, 상기 포토레지스트 패턴(15)의 양측벽에, 식각된 백금 원자들이 재증착되어 백금 부산물(17)을 형성하게 되고 이에 따라 포토레지스트 패턴(15)의 침식으로 인한 백금 패턴(11a)의 손상을 방지할 수 있다. 더욱이, Ar, Ar/Cl2또는 Ar/HBr를 이용하여 백금막을 식각하면 식각속도가 높기 때문에 식각 경사가 높은 백금 패턴(11a)을 얻을 수 있다.
도 4를 참조하면, 상기 백금막(11)의 식각시에 마스크로 이용된 포토레지스트 패턴(15)을 산소 플라즈마로 식각하여 제거한다.
도 5를 참조하면, 상기 백금 패턴(11a)의 상의 마스크 패턴(13a)의 양측벽에 형성 형성되어 있는 백금 부산물(17)을 플라즈막 식각하여 제거한다. 상기 백금 부산물(17)의 플라즈마 식각은 Cl2/O2또는 HBr/O2가스를 이용하여 수행한다. 그리고, 상기 백금 패턴(11a)과 마스크 패턴(13a) 간의 식각선택비가 5:1 이상으로 높게 유지 되도록 Cl2가스 또는 HBr가스에 대한 O2가스의 비를 40% 이상, 바람직하게는 40∼95%로 한다. 이렇게 되면, 백금 부산물(17)을 완벽하게 제거하여 레지듀와 같은 이물질이 남지 않고, 백금 패턴(11a) 상의 마스크 패턴(13a)이 식각되지 않아 백금 패턴(11a)의 손상을 방지할 수 있다.
도 6을 참조하면, 상기 백금 패턴(11a) 상의 마스크 패턴(13a)과 장벽층(9)을 동시에 플라즈마 식각하여 상기 마스크 패턴(13a)을 제거함과 동시에 장벽층 패턴(9a)을 형성한다. 이때에는 Cl2가스를 이용한다. 이렇게 되면, 반도체 기판(1) 상부에는 장벽층 패턴(9a)과 백금 패턴(11a)이 남게 된다. 여기서, 상기 도 2에서부터 도 6까지의 공정을 동일한 식각 챔버에서 수행할 수 있다. 이후에 BST와 같은 유전막(도시 안됨) 및 전극층(도시 안됨)을 더 형성함으로써 반도체 장치의 커패시터를 완성하게 된다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
상술한 바와 같이 본 발명의 반도체 장치의 백금막 식각방법에 의하면, 백금 패턴을 동일한 식각 챔버에서 다중 스텝으로 형성할 수 있다. 그리고, 본 발명은 백금막 패턴을 형성하기 위한 식각 마스크로 종래의 산화막 마스크를 사용하지 않고 Ti를 포함하는 물질로 이루어진 마스크 패턴 및 포토레지스트 패턴을 식각 마스크로 백금막을 식각하여 백금 패턴을 형성한다. 이때, 백금막 상에 형성된 마스크 패턴으로 인하여 포토레지스트 패턴과 백금막의 식각 선택비를 높일 수 있고, 포토레지스트 패턴의 양측벽에, 식각된 백금 원자들이 재증착되어 포토레지스트 패턴의 침식으로 인한 백금 패턴의 손상을 방지할 수 있다. 더욱이, 백금막의 플라즈마 식각시 Ar, Ar/Cl2또는 Ar/HBr가스를 이용할 경우 식각 속도가 높아 식각 경사가 높은 백금 패턴을 형성할 수 있다. 그리고, 본 발명은 백금 패턴 형성시 포토레지스트 패턴의 양측벽에 형성된 백금 부산물을 Cl2/O2또는 HBr/O2가스를 이용하여 플라즈마 식각하여 제거하되, 상기 Cl2가스 또는 HBr가스에 대한 O2가스의 비를 40∼95%로 하여 완벽하게 제거한다. 결과적으로, 본 발명은 레지듀를 남기지 않고 식각 경사가 높은 백금 패턴을 형성할 수 있다.

Claims (7)

  1. 반도체 기판 상에 백금(Pt)막을 형성하는 단계;
    상기 백금막 상에 Ti를 포함하는 물질로 이루어진 마스크층을 형성하는 단계;
    상기 마스크층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 상기 마스크층을 플라즈마 식각하여 마스크 패턴을 형성하되, 상기 마스크층은 Ar/Cl2, Cl2/BCl3또는 Cl2/HBr 가스를 이용하여 플라즈마 식각하는 단계;
    상기 포토레지스트 패턴 및 상기 마스크 패턴을 마스크로 상기 백금막을 플라즈마 식각하여 백금 패턴을 형성하되, 상기 백금막은 Ar, Ar/Cl2또는 Ar/HBr가스를 이용하여 플라즈마 식각하는 단계;
    상기 포토레지스트 패턴을 식각하여 제거하는 단계;
    상기 백금 패턴 형성시 상기 포토레지스트 패턴의 양측벽에 형성된 백금 부산물을 Cl2/O2또는 HBr/O2가스를 이용하여 플라즈마 식각하여 제거하되, 상기 Cl2가스 또는 HBr가스에 대한 O2가스의 비를 40∼95%로 하는 단계; 및
    상기 마스크 패턴을 식각하여 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  2. 제1항에 있어서, 상기 마스크층은 TiN막의 단일막으로 형성하거나 Ti막과 TiN막, Ti막과 SiON막, TiO2막과 TiN막 또는 TiO2막과 SiON막의 이중막으로 형성하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  3. 제1항에 있어서, 상기 백금막의 플라즈마 식각시 Ar/Cl2또는 Ar/HBr 가스를 이용할 경우 Cl2가스 또는 HBr가스에 대한 Ar가스의 비를 80∼95%로 하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  4. 반도체 기판 상에 콘택홀을 갖는 층간절연막을 형성하는 단계;
    상기 콘택홀에 매립되는 플러그를 형성하는 단계;
    상기 플러그가 형성된 반도체 기판 상에 장벽층을 형성하는 단계;
    상기 장벽층 상에 백금(Pt)막을 형성하는 단계;
    상기 백금막 상에 Ti를 포함하는 물질로 이루어진 마스크층을 형성하는 단계;
    상기 마스크층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 상기 마스크층을 플라즈마 식각하여 마스크 패턴을 형성하되, 상기 마스크층은 Ar/Cl2, Cl2/BCl3또는 Cl2/HBr 가스를 이용하여 플라즈마 식각하는 단계;
    상기 포토레지스트 패턴 및 상기 마스크 패턴을 마스크로 상기 백금막을 플라즈마 식각하여 백금 패턴을 형성하되, 상기 백금막은 Ar, Ar/Cl2또는 Ar/HBr가스를 이용하여 플라즈마 식각하는 단계;
    상기 포토레지스트 패턴을 식각하여 제거하는 단계;
    상기 백금 패턴 형성시 상기 포토레지스트 패턴의 양측벽에 형성된 백금 부산물을 Cl2/O2또는 HBr/O2가스를 이용하여 플라즈마 식각하여 제거하되, 상기 Cl2가스 또는 HBr가스에 대한 O2가스의 비를 40∼95%로 하는 단계; 및
    상기 마스크 패턴 및 상기 장벽층을 식각하여 상기 마스크 패턴을 제거함과 동시에 장벽층 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  5. 제4항에 있어서, 상기 장벽층은 티타늄 질화물(TiN), 티타늄실리콘질화물(TiSiN) 또는 탄탈륨실리콘질화물(TaSiN)을 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  6. 제4항있어서, 상기 마스크층은 TiN막의 단일막으로 형성하거나 Ti막과 TiN막, Ti막과 SiON막, TiO2막과 TiN막 또는 TiO2막과 SiON막의 이중막으로 형성하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
  7. 제8항에 있어서, 상기 백금막의 플라즈마 식각시 Ar/Cl2또는 Ar/HBr 가스를 이용할 경우 Cl2가스 또는 HBr가스에 대한 Ar가스의 비를 80∼95%로 하여 수행하는 것을 특징으로 하는 반도체 장치의 백금막 식각방법.
KR1019980001200A 1998-01-16 1998-01-16 반도체장치의백금막식각방법 KR100269323B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980001200A KR100269323B1 (ko) 1998-01-16 1998-01-16 반도체장치의백금막식각방법
JP22838498A JP3651557B2 (ja) 1998-01-16 1998-08-12 半導体装置の白金膜蝕刻方法
US09/138,655 US6054391A (en) 1998-01-16 1998-08-24 Method for etching a platinum layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980001200A KR100269323B1 (ko) 1998-01-16 1998-01-16 반도체장치의백금막식각방법

Publications (2)

Publication Number Publication Date
KR19990065766A KR19990065766A (ko) 1999-08-05
KR100269323B1 true KR100269323B1 (ko) 2000-10-16

Family

ID=19531636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001200A KR100269323B1 (ko) 1998-01-16 1998-01-16 반도체장치의백금막식각방법

Country Status (3)

Country Link
US (1) US6054391A (ko)
JP (1) JP3651557B2 (ko)
KR (1) KR100269323B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769129B1 (ko) 2005-12-29 2007-10-22 동부일렉트로닉스 주식회사 반도체 소자의 실리사이드 형성 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440888B1 (ko) * 1997-12-27 2004-09-18 주식회사 하이닉스반도체 백금 식각 공정에서의 식각 잔유물 제거 방법
KR100342820B1 (ko) * 1999-12-29 2002-07-02 박종섭 반도체 소자의 캐패시터 제조방법
JP3993972B2 (ja) * 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
KR100393976B1 (ko) 2001-06-09 2003-08-09 주식회사 하이닉스반도체 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도변화를 최소화하는 방법
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
EP1425790A2 (de) * 2001-09-11 2004-06-09 Infineon Technologies AG Mittel und verfahren zur strukturierung eines substrates mit einer maske
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US6638874B2 (en) * 2002-03-14 2003-10-28 Applied Materials, Inc Methods used in fabricating gates in integrated circuit device structures
JP4519512B2 (ja) * 2004-04-28 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法、除去方法
JP2007013081A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 深いコンタクトホールを有する半導体素子の製造方法
US20090175810A1 (en) 2008-01-03 2009-07-09 Gareth Winckle Compositions and methods for treating diseases of the nail
JP5723377B2 (ja) * 2009-11-09 2015-05-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体のためのエッチングプロセス
CN102598223B (zh) * 2009-11-09 2015-03-25 3M创新有限公司 用于半导体的各向异性蚀刻的工艺
US8039494B1 (en) 2010-07-08 2011-10-18 Dow Pharmaceutical Sciences, Inc. Compositions and methods for treating diseases of the nail
MX363386B (es) 2013-10-03 2019-03-20 Dow Pharmaceutical Sciences Formulaciones de efinaconazol estabilizadas.
KR102612453B1 (ko) 2013-11-22 2023-12-08 다우 파마슈티컬 사이언시즈, 인코포레이티드 항­감염 방법，조성물，및 장치
US9716013B2 (en) 2014-02-04 2017-07-25 Texas Instruments Incorporated Sloped photoresist edges for defect reduction for metal dry etch processes
TWI744079B (zh) * 2020-11-06 2021-10-21 力晶積成電子製造股份有限公司 鉑的圖案化方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
JP2639369B2 (ja) * 1994-12-22 1997-08-13 日本電気株式会社 半導体装置の製造方法
US5573979A (en) * 1995-02-13 1996-11-12 Texas Instruments Incorporated Sloped storage node for a 3-D dram cell structure
KR100322695B1 (ko) * 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
US5930639A (en) * 1996-04-08 1999-07-27 Micron Technology, Inc. Method for precision etching of platinum electrodes
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769129B1 (ko) 2005-12-29 2007-10-22 동부일렉트로닉스 주식회사 반도체 소자의 실리사이드 형성 방법

Also Published As

Publication number Publication date
KR19990065766A (ko) 1999-08-05
US6054391A (en) 2000-04-25
JPH11214369A (ja) 1999-08-06
JP3651557B2 (ja) 2005-05-25

Similar Documents

Publication Publication Date Title
KR100269323B1 (ko) 반도체장치의백금막식각방법
US8283258B2 (en) Selective wet etching of hafnium aluminum oxide films
EP1124254A2 (en) Easy to remove hard mask layer for semiconductor device fabrication
KR20010082607A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR100319879B1 (ko) 백금족금속막식각방법을이용한커패시터의하부전극형성방법
US8609543B2 (en) Method for manufacturing semiconductor device having multi-layered hard mask layer
US6750149B2 (en) Method of manufacturing electronic device
US6387774B1 (en) Methods for forming patterned layers including notched etching masks
KR100570059B1 (ko) 반도체 소자의 메탈콘택 형성 방법
KR100312384B1 (ko) 반도체 소자의 캐패시터 형성 방법
US6136661A (en) Method to fabricate capacitor structures with very narrow features using silyated photoresist
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
US20070004196A1 (en) Method for forming storage node contact in semiconductor device using nitride-based hard mask
KR100243283B1 (ko) 반도체장치의 커패시터 제조방법
KR100910865B1 (ko) 반도체소자 제조방법
KR20000003511A (ko) 질화티타늄막을 이용한 반도체 소자의 캐패시터 형성 방법
KR20070096600A (ko) 반도체 소자의 제조방법
KR20010063527A (ko) 반도체소자의 게이트 패턴 형성방법
KR20050107027A (ko) 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법
KR100353530B1 (ko) 반도체 소자의 제조방법
KR100280503B1 (ko) 셀 커패시터의 스토리지 노드 형성방법
KR20000042293A (ko) 반도체 소자의 제조 방법
KR20020072402A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20010045426A (ko) 실리콘산화질화막 하드 마스크를 이용한 반도체 소자의캐패시터 하부전극 형성 방법
KR20010063495A (ko) 알루미나 하드마스크를 이용한 반도체 소자의 캐패시터하부전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee