KR20010063495A - 알루미나 하드마스크를 이용한 반도체 소자의 캐패시터하부전극 형성 방법 - Google Patents

알루미나 하드마스크를 이용한 반도체 소자의 캐패시터하부전극 형성 방법 Download PDF

Info

Publication number
KR20010063495A
KR20010063495A KR1019990060582A KR19990060582A KR20010063495A KR 20010063495 A KR20010063495 A KR 20010063495A KR 1019990060582 A KR1019990060582 A KR 1019990060582A KR 19990060582 A KR19990060582 A KR 19990060582A KR 20010063495 A KR20010063495 A KR 20010063495A
Authority
KR
South Korea
Prior art keywords
film
forming
lower electrode
capacitor
pattern
Prior art date
Application number
KR1019990060582A
Other languages
English (en)
Inventor
오찬권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990060582A priority Critical patent/KR20010063495A/ko
Publication of KR20010063495A publication Critical patent/KR20010063495A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 캐패시터 하부전극 형성용 식각마스크로 이용된 하드마스크가 식각제에 포함된 불소로 인해 손상되어 하부전극용 전도막까지 손실되는 문제점을 해결할 수 있으며, 하드마스크 제거 과정에서 하부 층간절연 산화막이 손상되는 것을 방지할 수 있는 반도체 소자의 캐패시터 하부전극 형성 방법에 관한 것으로, 통상의 산화막에 비해 식각비가 80배 정도 낮은 Al2O3막을 하드마스크로 이용하여 캐패시터의 하부전극을 이룰 전도막을 식각하는데 특징이 있다. 또한, 캐패시터 하부전극 주변의 층간절연 산화막이 손실되는 것을 방지하기 위하여 상기 층간절연 산화막 상에 보호막으로서 실리콘산화질화막을 형성하는데 또 다른 특징이 있다.

Description

알루미나 하드마스크를 이용한 반도체 소자의 캐패시터 하부전극 형성 방법{METHOD FOR FORMING CAPACITOR BOTTOM ELECTRODE OF SEMICONDUCTOR DEVICE BY USING ALUMINA HARD MASK}
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 캐패시터의 하부전극 형성 방법에 관한 것이다.
종래 캐패시터 하부전극 형성 방법은 콘택 플러그를 형성하고 확산방지막 및 하부전극용 전도막을 증착한 다음 패터닝 공정을 진행하는 과정으로 이루어진다. 이러한 종래 방법은 소자의 집적도가 증가함에 따라 포토레지스트 마스크 형성 공정 여유도가 부족해지고, 식각제 내에 함유된 불소로 인해 식각 공정에서 하부전극의 손실이 크게 증가하여 정전용량을 충분히 확보할 수 없는 문제점이 있다.
전술한 포토레지스트 마스크 형성 공정 여유도 부족 문제를 해결하기 위하여 제시된 산화막 하드마스크를 이용한 캐패시터 하부전극 형성 방법을 첨부된 도면 도1a 내지 도1d를 참조하여 설명한다.
도1a는 반도체 기판(10) 상에 형성된 층간절연 산화막(11)을 선택적으로 식각하여 반도체 기판(10)을 노출시키는 콘택홀을 형성하고, 상기 콘택홀 내부에 폴리실리콘막(12)을 채워 플러그를 형성한 다음, 전체 구조 상에 확산방지 금속막(13), 하부전극용 전도막(14) 및 하드마스크로 이용될 산화막(15)을 적층한 상태를 보이고 있다.
도1b는 산화막(15)을 선택적으로 식각하여 하부전극 패턴을 정의하는 산화막 하드마스크(15a)를 형성한 것을 보이고 있다.
도1c는 산화막 하드마스크(15a)를 식각마스크로 이용하여 전도막(14) 및 확산방지 금속막(13)을 차례로 식각하여 하부전극 패턴(14a) 및 확산방지 금속막 패턴(13a)을 형성한 것을 나타내고 있는 단면도이다. 전도막(14) 및 확산방지금속막(13)을 식각하는 과정에서 식각가스로 이용되는 불소(F)에 의해 산화막 하드마스크(15a)의 손실이 발생하여 그에 따라 하부전극을 이루는 전도막(14)의 일부도 손실된다. 포토레지스트 패턴을 식각마스크로 이용하는 경우보다 산화막 하드마스크(15a)를 이용하는 경우 하부전극 패턴(14a)의 손실 정도를 감소시킬 수 있으나, 이 경우에도 하부전극 패턴(14a)의 측벽각(α)이 70 °이하가 되어 충분한 캐패시터 용량을 확보할 수 없게 된다.
또한, 식각마스크로 이용된 산화막 하드마스크(15a)를 제거하는 과정에서 도1d에 도시한 바와 같이 캐패시터와 그 하부구조 예를 들어 비트라인을 절연하는 하부전극 패턴(14a) 주변의 층간절연 산화막(11)까지 일부 제거되어 캐패시터와 주변의 단차 및 셀 영역과 주변회로 영역 간의 단차를 보다 증가시킨다. 도1c에서 도면부호 'd'는 층간절연 산화막(11)의 손실 정도를 나타낸다.
한편, 전술한 산화막 하드마스크(15a) 제거과정에서 손실되는 층간절연 산화막(11)의 두께를 고려하여 층간절연 산화막(11)의 두께를 3000 Å 이상 증가시켜야 하는데, 이 경우 소모재 비용이 증가될 뿐만 아니라, 층간절연 산화막(11) 형성 후 평탄화를 위해 실시되는 연마공정에서 층간절연 산화막(11) 연마 대상량이 증가하기 때문에 잔류하는 층간절연 산화막(11)의 균일도가 악화되고, 층간절연 산화막(11)을 식각하여 콘택홀을 형성하는 과정에서 식각대상 증가에 따른 과도식각에 의해 반도체 기판의 손실을 증가시켜 소자의 전기적 특성이 저하되는 문제점 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 캐패시터 하부전극 형성용 식각마스크로 이용된 하드마스크가 식각제에 포함된 불소로 인해 손상되어 하부전극용 전도막까지 손실되는 문제점을 해결할 수 있으며, 하드마스크 제거 과정에서 하부 층간절연 산화막이 손상되는 것을 방지할 수 있는 반도체 소자의 캐패시터 하부전극 형성 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1d는 종래 기술에 따른 캐패시터의 하부전극 형성 공정 단면도,
도2a 내지 도2e는 본 발명의 제1 실시예에 따른 캐패시터 하부전극 형성 공정 단면도,
도3a 내지 도3e는 본 발명의 제2 실시예에 따른 캐패시터 하부전극 형성 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
22: 보호절연막 25: 전도막
26: Al2O3막 26a: Al2O3하드마스크
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 캐패시터 하부전극용 전도막을 형성하는 제1 단계; 상기 전도막 상에 Al2O3막 패턴을 형성하는 제2 단계; 및 상기 Al2O3막 패턴을 식각마스크로 이용하여 상기 전도막을 식각해서 하부전극 패턴을 형성하는 제3 단계를 포함하는 캐패시터의 하부전극 형성 방법을 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상부에 형성된 절연막을 통하여 상기 반도체 기판과 연결되는 플러그를 형성하고, 전체 구조 상에 확산방지 금속막 및 캐패시터 하부전극용 전도막을 형성하는 제1 단계; 상기 전도막 상에 Al2O3막 패턴을 형성하는 제2 단계; 및 상기 Al2O3막 패턴을 식각마스크로 이용하여 상기 전도막 및 확산방지 금속막을 식각해서 캐패시터 하부전극 패턴 및 확산방지 금속막 패턴을 형성하는 제3 단계를 포함하는 캐패시터의 하부전극 형성 방법을 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상부에 형성된 절연막을 통하여 상기 반도체 기판과 연결되는 플러그를 형성하고, 전체 구조 상에 캐패시터 하부전극용 전도막을 형성하는 제1 단계; 상기 전도막 상에 Al2O3막 패턴을 형성하는 제2 단계; 및 상기 Al2O3막 패턴을 식각마스크로 이용하여 상기 전도막을 식각해서 캐패시터 하부전극 패턴을 형성하는 제3 단계를 포함하는 캐패시터의 하부전극 형성 방법을 제공한다.
본 발명은 통상의 산화막에 비해 식각비가 80배 정도 낮은 Al2O3막을 하드마스크로 이용하여 캐패시터의 하부전극을 이룰 전도막을 식각하는데 특징이 있다. 또한, 캐패시터 하부전극 주변의 층간절연 산화막이 손실되는 것을 방지하기 위하여 상기 층간절연 산화막 상에 보호막으로서 실리콘산화질화막을 형성하는데 또 다른 특징이 있다.
즉, 본 발명에 따른 반도체 소자의 캐패시터 하부전극 형성 방법은, 비트라인 등의 형성이 완료된 반도체 기판을 덮는 층간절연막 상에 실리콘산화질화막 등으로 보호막을 형성하고, 보호막 및 층간절연막을 선택적으로 식각하여 캐패시터의 하부전극과 연결될 반도체 기판을 노출시키는 콘택홀을 형성하고, 콘택홀 내에 플러그를 형성한 다음, 전체 구조 상에 전도막을 형성하고, Al2O3하드마스크를 이용하여 전도막을 식각해서 캐패시터 하부전극 패턴을 형성한 다음, Al2O3하드마스크를 제거하는 과정으로 이루어진다.
이하, 첨부된 도면 도2a 내지 도2e를 참조하여 본 발명의 제1 실시예에 따른 캐패시터 하부전극 형성 방법을 설명한다.
먼저 도2a에 도시한 바와 같이, 비트라인 등의 하부구조(도시하지 않음) 형성이 완료된 반도체 기판(20) 상에 층간절연 산화막(21)을 형성하고, 층간절연 산화막(21) 상에 식각 방지를 위한 보호절연막(22)을 형성한다. 상기 보호절연막(22)은 300 Å 내지 1000 Å 두께의 SiON(실리콘산화질화막)으로 형성하며, LPCVD(low pressure chemical vapor deposition) 또는 PECVD(plasma enhanced chemical vapor deposition)법을 이용하여 400 ℃ 내지 800 ℃ 온도에서 형성한다.
이어서, 도2b에 도시한 바와 같이 상기 보호절연막(22) 및 층간절연 산화막(21)을 선택적으로 식각하여 반도체 기판(20)을 노출시키는 콘택홀을 형성한 다음, 400 ℃ 내지 1200 ℃ 온도에서 500 Å 내지 3000 Å 두께의 실리콘막(23)을 형성하여 콘택홀 내부를 채운 후, 50 ㎚ 내지 500 ㎚ 크기의 실리카(silica), 알루미나(alumina) 또는 세리아(ceria) 계열 슬러리의 수소이온농도(pH)를 5 내지 9로 유지하면서 보호절연막(22)이 노출될 때까지 실리콘막(23)을 연마하여 콘택 플러그를 형성한다.
다음으로, 하부전극의 접착력을 증가시키고 산화를 방지하기 위한 50 Å 내지 1000 Å 두께의 확산방지 금속막(24) 및 100 Å 내지 1000 Å 두께의 하부전극용 전도막(25)을 전체 구조 상에 증착하고, 전도막(25) 상에 식각 속도가 산화막에 비해 80배 정도 느려 하드마스크를 이용될 Al2O3막(26)을 증착한다.
상기 확산방지 금속막(24)은 Ti, TiN, TiAlN, TiSiN, TaN, WN, TiSi2등을 스퍼터링(sputtering) 또는 화학기상증착(chemical vapor deposition) 방법으로 증착하여 형성한다. 확산방지 금속막(24) 증착 후 막의 종류에 따라 선택적으로 N2분위기에서 400 ℃ 내지 800 ℃ 온도로 열처리한다. 그리고, 상기 하부전극용 전도막(25)은 Pt, Ir 또는 Ru으로 이루어지는 단일막으로 형성하거나, IrO2와 Ir 또는 RuO2와 Ru으로 이루어지는 이중막으로 형성하며, 400 ℃ 내지 1000 ℃ 온도에서 스퍼터링 또는 화학기상증착법으로 증착한다. 전도막(25) 증착 후 막의 종류에 따라 400 ℃ 내지 800 ℃ 온도로 후처리한다. 상기 Al2O3막(26)은 LPCVD법 또는 PECVD법을 이용하여 실온 내지 500 ℃ 온도에서 300 Å 내지 3000 Å 두께로 증착한다.
이어서 도2c에 도시한 바와 같이, Al2O3막(26)을 선택적으로 식각하여 하부전극 패턴을 정의하는 Al2O3하드마스크(26a)를 형성한다.
다음으로, 도2d에 도시한 바와 같이 Al2O3하드마스크(26a)로 덮이지 않은 전도막(25) 및 확산방지 금속막(24)을 차례로 식각해서 하부전극 패턴(25a) 및 확산방지 금속막 패턴(24a)을 형성한다.
이어서, 도2e에 도시한 바와 같이 습식 또는 건식식각을 실시하여 Al2O3하드마스크(26a)를 제거한다.
이하, 첨부된 도면 도3a 내지 도3e를 참조하여 본 발명의 제2 실시예에 따른 캐패시터 하부전극 형성 방법을 설명한다.
먼저 도3a에 도시한 바와 같이, 비트라인 등의 하부구조(도시하지 않음) 형성이 완료된 반도체 기판(20) 상에 층간절연 산화막(21)을 형성하고, 층간절연 산화막(21) 상에 식각 방지를 위한 보호절연막(22)을 형성한다. 상기 보호절연막(22)은 300 Å 내지 1000 Å 두께의 SiON으로 형성하며, LPCVD(low pressure chemical vapor deposition) 또는 PECVD(plasma enhanced chemical vapor deposition)법을 이용하여 400 ℃ 내지 800 ℃ 온도에서 형성한다.
이어서 도3b에 도시한 바와 같이, 상기 보호절연막(22) 및 층간절연 산화막(21)을 선택적으로 식각하여 반도체 기판(20)을 노출시키는 콘택홀을 형성한 다음, 실리콘막(23) 및 확산방지 금속막(24)을 형성하여 콘택홀 내부를 채우고 실리카, 알루미나 또는 세리아 계열 슬러리를 이용하여 보호절연막(22)이 노출될 때까지 확산방지금속막(24)을 연마하여, 실리콘막(23) 및 확산방지 금속막(24)으로 이루어지는 콘택 플러그를 형성한다. 상기 확산방지 금속막(24)은 Ti, TiN, TiAlN, TiSiN, TaN, WN, TiSi2등을 스퍼터링(sputtering) 또는 화학기상증착(chemical vapor deposition) 방법으로 형성하며 그 두께는 50 Å 내지 1000 Å가 되도록 한다. 확산방지 금속막(24) 증착 후 막의 종류에 따라 선택적으로 N2분위기에서 400 ℃ 내지 800 ℃ 온도로 열처리한다.
다음으로, 100 Å 내지 1000 Å 두께의 하부전극용 전도막(25)을 전체 구조 상에 증착하고, 전도막(25) 상에 식각 속도가 산화막에 비해 80배 정도 느려 하드마스크를 이룰 Al2O3막(26)을 증착한다. 상기 하부전극용 전도막(25)은 Pt, Ir 또는Ru으로 이루어지는 단일막으로 형성하거나, IrO2와 Ir 또는 RuO2와 Ru으로 이루어지는 이중막으로 형성하며, 400 ℃ 내지 1000 ℃ 온도에서 스퍼터링 또는 화학기상증착법으로 증착한다. 전도막(25) 증착 후 막의 종류에 따라 400 ℃ 내지 800 ℃ 온도로 후처리한다. 상기 Al2O3막(26)은 LPCVD법 또는 PECVD법을 이용하여 실온 내지 500 ℃ 온도에서 300 Å 내지 3000 Å 두께로 증착한다.
이어서 도3c에 도시한 바와 같이, Al2O3막(26)을 선택적으로 식각하여 하부전극 패턴을 정의하는 Al2O3하드마스크(26a)를 형성한다.
다음으로 도3d에 도시한 바와 같이, Al2O3하드마스크(26a)로 덮이지 않은 전도막(25)을 차례로 식각해서 하부전극 패턴(25a)을 형성한다.
이어서 도3e에 도시한 바와 같이, 습식 또는 건식식각을 실시하여 Al2O3하드마스크(26a)를 제거한다.
전술한 본 발명의 제1 실시예 및 제2 실시예에서, 전도막(25) 및 확산방지 금속막(24)을 식각하는 과정 중 식각가스로 이용되는 불소(F)에 의해 Al2O3하드마스크(26a)가 손실되지 않기 때문에 하부전극을 이루는 전도막(25)이 손실되는 것을 효과적으로 방지할 수 있어, 하부전극 패턴(25a)의 측벽각(α)을 90 °정도로 유지할 수 있다. 따라서, 캐패시터의 용량을 감소를 방지할 수 있다.
이와 같이 Al2O3하드마스크(26a)를 제거하는 과정에서 층간절연 산화막(21) 상의 보호절연막(22)이 층간절연 산화막(21)을 보호하기 때문에 습식 또는 건식식각 과정에서 층간절연 산화막(21)이 손상되는 것을 효과적으로 방지할 수 있다.
따라서, 캐패시터 하부전극 패턴(25a)과 층간절연 산화막(21) 사이의 단차 및 셀 영역과 주변회로 영역 간의 단차를 감소시킬 수 있으며, 층간절연 산화막(21)의 손상을 고려하여 그 두께를 증가시킬 필요가 없기 때문에 층간절연 산화막(21)을 식각하여 콘택홀을 형성하는 과정에서 식각대상 증가에 따른 과도식각에 의해 반도체 기판(20)의 손상이 발생하는 것을 효과적으로 억제할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 Al2O3막을 캐패시터 하부전극 형성을 위한 식각마스크로 이용함으로써 하부전극 패터닝시 하부전극 손실의 주원인인 불소로 인한 하드 마스크의 손실이 발생하지 않아 하부전극 패턴의 식각 프로파일을 양호하게 얻을 수 있다.
또한, 층간절연 산화막 상에 보호절연막으로서 SiON막을 형성하기 때문에 Al2O3하드마스크를 제거하기 위한 습식식각 또는 건식식각 과정에서 층간절연 산화막이 손실되는 것을 방지할 수 있어 캐패시터 하부전극과 층간절연 산화막 간의 단차, 셀 영역과 주변회로 영역 간의 단차를 줄일 수 있다. 따라서, 층간절연 산화막의 손실을 고려하여 그 두께를 증가시킬 필요가 없기 때문에 연마량 증가에 따른 균일도 악화 및 콘택홀 형성시 식각 대상 두께의 증가에 따른 반도체 기판의 손실을 해결함으로써 소자의 전기적 특성을 향상시킬 수 있다.

Claims (7)

  1. 캐패시터의 하부전극 형성 방법에 있어서,
    반도체 기판 상부에 캐패시터 하부전극용 전도막을 형성하는 제1 단계;
    상기 전도막 상에 Al2O3막 패턴을 형성하는 제2 단계; 및
    상기 Al2O3막 패턴을 식각마스크로 이용하여 상기 전도막을 식각해서 하부전극 패턴을 형성하는 제3 단계
    를 포함하는 캐패시터의 하부전극 형성 방법.
  2. 캐패시터의 하부전극 형성 방법에 있어서,
    반도체 기판 상부에 형성된 절연막을 통하여 상기 반도체 기판과 연결되는 플러그를 형성하고, 전체 구조 상에 확산방지 금속막 및 캐패시터 하부전극용 전도막을 형성하는 제1 단계;
    상기 전도막 상에 Al2O3막 패턴을 형성하는 제2 단계; 및
    상기 Al2O3막 패턴을 식각마스크로 이용하여 상기 전도막 및 확산방지 금속막을 식각해서 캐패시터 하부전극 패턴 및 확산방지 금속막 패턴을 형성하는 제3 단계
    를 포함하는 캐패시터의 하부전극 형성 방법.
  3. 캐패시터의 하부전극 형성 방법에 있어서,
    반도체 기판 상부에 형성된 절연막을 통하여 상기 반도체 기판과 연결되는 플러그를 형성하고, 전체 구조 상에 캐패시터 하부전극용 전도막을 형성하는 제1 단계;
    상기 전도막 상에 Al2O3막 패턴을 형성하는 제2 단계; 및
    상기 Al2O3막 패턴을 식각마스크로 이용하여 상기 전도막을 식각해서 캐패시터 하부전극 패턴을 형성하는 제3 단계
    를 포함하는 캐패시터의 하부전극 형성 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 절연막은,
    상기 반도체 기판 상부에 차례로 적층된 산화막 및 실리콘산화질화막인 것을 특징으로 하는 캐패시터의 하부전극 형성 방법.
  5. 제 2 항에 있어서,
    상기 제1 단계에서,
    상기 플러그를 실리콘막으로 이루어지는 단일막으로 형성하거나,
    실리콘막 및 확산방지 금속막으로 이루어지는 이중막으로 형성하는 것을 특징으로 하는 캐패시터의 하부전극 형성 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제3 단계 후,
    Al2O3막 패턴을 제거하는 제4 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 하부전극 형성 방법.
  7. 제 6 항에 있어서,
    상기 전도막을 Pt, Ir 또는 Ru으로 이루어지는 단일막으로 형성하거나,
    IrO2와 Ir 또는 RuO2와 Ru으로 이루어지는 이중막으로 형성하는 것을 특징으로 하는 캐패시터의 하부전극 형성 방법.
KR1019990060582A 1999-12-22 1999-12-22 알루미나 하드마스크를 이용한 반도체 소자의 캐패시터하부전극 형성 방법 KR20010063495A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060582A KR20010063495A (ko) 1999-12-22 1999-12-22 알루미나 하드마스크를 이용한 반도체 소자의 캐패시터하부전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060582A KR20010063495A (ko) 1999-12-22 1999-12-22 알루미나 하드마스크를 이용한 반도체 소자의 캐패시터하부전극 형성 방법

Publications (1)

Publication Number Publication Date
KR20010063495A true KR20010063495A (ko) 2001-07-09

Family

ID=19628303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060582A KR20010063495A (ko) 1999-12-22 1999-12-22 알루미나 하드마스크를 이용한 반도체 소자의 캐패시터하부전극 형성 방법

Country Status (1)

Country Link
KR (1) KR20010063495A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811249B1 (ko) * 2001-12-14 2008-03-07 주식회사 하이닉스반도체 반도체소자의 커패시터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811249B1 (ko) * 2001-12-14 2008-03-07 주식회사 하이닉스반도체 반도체소자의 커패시터 제조방법

Similar Documents

Publication Publication Date Title
US6929997B2 (en) Triple metal line 1T/1C ferroelectric memory device and method for fabrication thereof
KR100401503B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR19990007436A (ko) 집적 회로 커패시터 및 메모리
EP0858103B1 (en) Method for etching Pt film of semiconductor device
KR100287187B1 (ko) 반도체소자의 커패시터 및 그 제조방법
US6054391A (en) Method for etching a platinum layer in a semiconductor device
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
KR20060001362A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR20010063495A (ko) 알루미나 하드마스크를 이용한 반도체 소자의 캐패시터하부전극 형성 방법
KR100529381B1 (ko) 전면식각 및 연마를 이용한 반도체 소자의 캐패시터하부전극 형성 방법
KR100213263B1 (ko) 강유전체 커패시터 제조방법
KR100553517B1 (ko) 반도체 메모리 소자의 콘택 플러그 형성 방법
KR100582370B1 (ko) 다마신공정을 이용한 게이트전극의 제조 방법
KR100529380B1 (ko) 산화 및 연마를 이용한 반도체 소자의 캐패시터 하부전극형성 방법
KR100507872B1 (ko) 반도체 장치 제조 방법
KR20010045426A (ko) 실리콘산화질화막 하드 마스크를 이용한 반도체 소자의캐패시터 하부전극 형성 방법
KR100255660B1 (ko) 이리듐막의 식각 방법
KR100275116B1 (ko) 반도체소자의커패시터형성방법
KR20010113320A (ko) 반도체 소자의 커패시터 제조 방법
KR20010005107A (ko) 반도체 소자의 플러그 형성 방법
KR100365757B1 (ko) 상감기법을 이용한 캐패시터 전극 형성 방법
KR19990080855A (ko) 반도체소자의 캐패시터 제조방법
KR20010061490A (ko) 접착력 저하에 따른 하부전극의 손실을 방지할 수 있는반도체 소자의 캐패시터 하부전극 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid