KR100255660B1 - 이리듐막의 식각 방법 - Google Patents

이리듐막의 식각 방법 Download PDF

Info

Publication number
KR100255660B1
KR100255660B1 KR1019970002680A KR19970002680A KR100255660B1 KR 100255660 B1 KR100255660 B1 KR 100255660B1 KR 1019970002680 A KR1019970002680 A KR 1019970002680A KR 19970002680 A KR19970002680 A KR 19970002680A KR 100255660 B1 KR100255660 B1 KR 100255660B1
Authority
KR
South Korea
Prior art keywords
film
iridium
etching
layer
mask
Prior art date
Application number
KR1019970002680A
Other languages
English (en)
Other versions
KR19980066905A (ko
Inventor
남병윤
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970002680A priority Critical patent/KR100255660B1/ko
Publication of KR19980066905A publication Critical patent/KR19980066905A/ko
Application granted granted Critical
Publication of KR100255660B1 publication Critical patent/KR100255660B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

티타늄막(Ti) 또는 티타늄 질화막(TiN)을 식각 마스크로 하고, 산소 가스의 부피비가 40%이상인 염소와 산소의 혼합 플라즈마 가스(Cl2/O2)를 포함하는 식각 가스를 이용하여 이리듐(Ir)막을 식각하는 방법이 개시된다. 본 발명에 의하면, 상기 식각 가스는 이리듐막과 상기 티타늄막 또는 티타늄 질화막에 대헤 높은 식각 선택비를 가지므로 미세한 이리듐막 패턴을 얻을 수 있다.

Description

이리듐막의 식각 방법
본 발명은 이리듐(Ir)막의 식각 방법에 관한 것으로, 더욱 상세하게는 티타늄(Ti)막 또는 티타늄 질화막(TiN)을 식각 마스크로 사용하는 이리듐(Ir)막의 식각 방법에 관한 것이다.
DRAM(Dynamic Random Access Memory)의 집적도가 증가함에 따라, 제한된 셀면적내에서 캐패시턴스를 증가시키기 위한 많은 방법들이 제안되고 있는데, 기존의 실리콘 산화막(SiO2), 실리콘 질화막(SiN) 또는 탄탈륨 산화막(Ta2O5)과는 달리 자발분극(spontaneous polarization) 현상을 갖고, 유전 상수가 기존의 산화막들보다 보통 수백에서 1,000배 이상인 페로브스카이트(perovskite)구조를 갖는 강유전체(ferroelectric), 예컨대 PZT(PbZrTiO3)이나 BST(BaSrTiO3) 등을 유전체막으로서 사용하는 것도 그중 하나이다.
그런데, 강유전체가 커패시터의 유전층으로 사용되는 경우에는 강유전체와의 접촉에 의해서도 산화되지 않을 정도의 내산화성을 갖는 백금족 금속이 전극물질로 이용되며, 이러한 내산화성 금속에는 백금(Pt), 이리듐(Ir), 산화 이리듐(IrO2), 루테늄(Ru) 또는 산화 루테늄(RuO2) 등이 있다.
그런데, 루테늄(Ru)이나 산화 루테늄(RuO2)은 누설전류 특성이 나쁜 단점이 있다.
또, 백금은 산소 확산에 대한 방지막으로서의 기능이 미약한 단점이 있다. 즉, 백금을 강유전체 커패시터의 전극으로 사용하는 경우에는 백금과 전도성 플러그 사이에 티타늄 또는 질화 티타늄으로 이루어진 장벽층을 형성한다. 그런데, 백금은 산소확산에 대한 방지막으로서의 기능이 미약하므로 상기 장벽층은 후속 공정에서 형성되는 강유전막과 접촉하여 산화되며 이로 인해 생성된 티타늄 산화막은 상기 전도성 플러그와 백금전극 사이에서 절연물로 작용하여 백금전극의 리프팅(lifting) 현상등을 야기한다.
반면에, 이리듐(Ir) 또는 산화 이리듐(IrO2)은 산소의 확산 방지막으로서의 성능이 우수하므로 이를 강유전체 커패시터의 하부전극으로 사용하면 장벽층의 산화를 방지할 수 있다. 이때에는 이리듐 또는 산화 이리듐을 식각하는 공정이 수반된다.
그런데 이리듐이나 산화 이리듐은 화학적으로 안정한 물질로서 반응성이 낮아서 식각기술이 매우 어려운 것으로 알려져 있다. 따라서, Ar이나 He과 같은 불활성 기체를 반응성 기체와 함께 사용하여 플라즈마를 생성한 후, 플라즈마내의 반응성이 있는 래디컬, 이온, 전자 등과 같은 반응기(species)를 이용하여 이리듐막 또는 산화 이리듐막을 식각하는 건식 식각법이 주로 이용된다.
그러나, 이리듐을 식각하기 위한 마스크 물질로 포토레지스트를 사용할 경우, 염소계 플라즈마 가스를 사용하면 포토레지스트의 식각속도가 빨라 마스크로서의 역할을 못하여 미세패턴을 형성하기가 힘들다. 불속계 가스 예를 들어 CF4/CHF3/Ar 혼합가스를 사용할 경우에는 포토레지스트에 대한 식각 선택비는 염소계 가스의 경우보다 높지만, 식각후 측벽에 폴리머(poymer)성 잔류물(residue)이 다량 발생하는 문제가 있다. 이러한 측벽 부착물들은 미세패턴의 형성을 어렵게하고 단락현상을 야기한다.
한편, 산화막을 마스크로 사용하는 경우에는 불소계 가스의 경우 산화막의 식각속도가 너무 빨라서 마스크로서의 역할을 못하며, 염소계 가스를 사용할 경우에는 산화막의 손상이 빠르게 진행되어 부적합하다. 이러한 현상을 방지하기 위해서는 마스크로 사용되는 산화막의 두께를 백금막의 두께의 5배이상이 되어야 하는데, 이는 미세패턴 형성시 높은 마스크 두께에 의해 마이크로 로딩(micro loading) 현상등의 문제점을 안고있다.
본 발명의 기술적 과제는 미세한 패턴의 형성이 가능한 이리듐(Ir)막의 식각방법을 제공하는 것이다.
제1(a)도 내지 제1(e)도는 본 발명의 일실시예에 따른 이리듐(Ir)막의 식각 방법을 보이는 단면도들이다.
제2(a)도 내지 제2(e)도는 본 발명의 또 다른 실시예에 따른 이리듐(Ir)막의 식각 방법을 보이는 단면도들이다.
제3도는 본 발명에 따라 형성된 이리듐막 패턴을 보이는 주사 전자 현미경(SEM) 사진이다.
본 발명의 기술적 과제를 달성하기 위해서 티타늄막(Ti) 또는 티타늄 질화막(TiN)을 식각 마스크로 하고, 산소 가스의 부피비가 40%이상인 염소와 산소의 혼합 플라즈마 가스(Cl2/O2)를 포함하는 식각 가스로 이리듐(Ir)막을 식각하는 방법이 개시된다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
산소와 염소의 혼합가스, 특히 산소 가스의 부피비가 40%이상인 산소와 염소의 혼합가스를 포함하는 식각 가스는 이리듐막과 티타늄막 또는 티타늄 질화막에 대해 높은 식각 선택비를 가지므로, 상기 티타늄막 또는 티타늄 질화막을 식각 마스크로 하여 이리듐막을 식각하면 측면 프로파일이 우수하고 미세한 이리듐막 패턴을 얻을 수 있다.
제1(a)도 내지 제1(e)도는 본 발명에 따른 이리듐(Ir)막의 식각방법을 도시한다.
제1(a)도는 반도체기판(10)상에 도전성 플러그(15)를 형성한 결과를 도시한다.
반도체기판상에 실리콘 산화막 등을 증착하여 절연층(11)을 형성한다. 이어서, 통상의 포토레지스트공정을 실시하여 상기 절연층(11)의 소정 부위를 식각하여 콘택홀을 형성한다. 상기 결과물상에 폴리실리콘 또는 텅스텐 등의 도전물질을 증착한 후 상기 절연층(11)이 드러날 때까지 이를 에치백(etch-back) 공정이나 화학 기계적 연마(CMP : chemical mechanical polishing)공정으로 식각하여 도전성 플러그(15)를 형성한다.
제1(b)도는 장벽층(17) 및 이리듐막(19)을 증착하는 단계를 도시한다.
상기 도전성 플러그(15)가 형성된 결과물 전면에 티타늄 질화막(TiN)를 증착하여 장벽층(17)을 형성한다. 상기 장벽층(17)은 티타늄(Ti)막 또는 티타늄막과 티타늄 질화막의 조합으로 이루어진 다층막으로 형성할 수도 있다.
이어서, 상기 장벽층(17) 전면에 이리듐막(19)을 증착한다. 상기 이리듐막(19)은 통상 산소분위기에서 약 450℃의 저온으로 금속 유기화학 기상증착(MOCVD)법에 의해 증착되며, 후속의 고온의 열처리공정이 수반된다. 상기 이리듐막(19)은 강유전체 커패시터의 전극으로 사용되는 것으로서, 상기 이리듐막 대신에 산화 이리듐막(IrO2)을 사용할 수도 있다.
상기 장벽층(17)은 상기 도전성 플러그(15)내의 실리콘이 상기 이리듐막(19) 내부로 확산되는 것을 방지하기 위한 것이다. 즉, 상기 장벽층(17)은 이리듐(Ir)이 상기 도전성 플러그(15)를 구성하고 있는 다결정실리콘과 접촉하여 실리사이드화(silicidation)되고, 이로 인해 전기저항이 높아지는 것을 방지하는 한편, 후속의 이리듐막(19) 식각 공정시에 식각 저지층으로서 역할한다.
제1(c)도는 마스터 패턴(21a)을 형성한 결과를 도시한다.
상기 결과물 전면에 티타늄 질화막(TiN)을 증착하여 마스크층(미도시)을 형성한다. 이어서, 통상의 포토리소그래피 공정을 실시하여 상기 마스크층을 식각함으로써 마스크 패턴(21a)을 형성한다. 이때, 상기 마스크층의 식각 가스로 아르곤(Ar)과 염소(Cl2)의 혼합 플라즈마 가스를 사용한다. 여기서, 상기 마스크층은 티타늄으로도 형성할 수 있다.
제1(d)도는 이리듐막 패턴(19a)을 형성한 결과를 도시한다.
먼저, 상기 마스크 패턴(21a)을 식각 마스크로 하고, 상기 장벽층(17)을 식각 저지층으로 하여 상기 이리듐막(19)을 식각함으로써 이리듐막 패턴(19a)을 형성한다. 이때, 염소와 산소(Cl2/O2)의 혼합 플라즈마 가스를 포함하는 식각 가스가 사용되며, 상기 혼합 플라즈마 가스중에 포함된 O2가스의 비율은 40%이상인 것이 바람직하다. 산소 가스(O2)의 비율이 40%이상인 염소와 산소의 혼합 플라즈마 가스(Cl2/O2)는 이리듐과 티타늄 질화막에 대해 높은 식각 선택비를 갖기 때문에, 상기 이리듐막(19)이 식각되는 동안에도 상기 마스크 패턴(21a) 및 상기 장벽층(17)은 손상되지 않아 미세한 이리듐막 패턴(19a)의 형성이 가능하다.
제1(e)도는 상기 장벽층(17)의 노출된 부분과 상기 마스크 패턴(21a)을 제거한 결과를 도시한다.
염소(Cl2)와 아르곤(Ar)의 혼합 플라즈마 가스를 포함하는 식각 가스로 상기 장벽층(17)의 노출된 부분과 상기 마스크 패턴(21a)을 제거함으로써 완성된 이리듐막 패턴(19a)을 얻는다.
이어서, 도시되지는 않아으나, 상기 결과물상에 강유전체막 예컨대 PZT(Pb(Zr, Ti)O3)이나 BST(Ba(Sr, Ti)O3)막을 증착하고, 계속해서 백금(Pt), 이리듐(Ir) 또는 산화 이리듐(IrO2)으로 상부 전극을 형성하면 미세한 하부 전극패턴을 갖는 강유전체 커패시터를 얻을 수 있다.
제2(a)도 내지 제2(e)도는 본 발명의 제2실시예에 따른 이리듐(Ir)막의 식각방법을 도시하는 단면도들이다. 제2실시예에서는 티타늄 질화막과 함께 산화막(oxide)을 식각 마스크로 사용하는 것외에는 상기 제1실시예와 동일하다.
제2(a)도를 참조하면, 반도체기판(100)상에 절연막(101)을 증착한 후, 상기 절연막(101)의 특정부위를 식각하여 콘택홀을 형성한다. 이어서 상기 콘택홀에 폴리실리콘 또는 텅스텐 등의 도전성 물질을 매립한 후 식각하여 도전성 플러그(105)를 형성한다.
제2(b)도를 참조하면, 상기 결과물상에 티타늄 질화막(TiN) 및 이리듐(Ir)을 차례로 증착하여 장벽층(107) 및 이리듐막(109)을 형성한다. 이때, 상기 장벽층은 티타늄으로 형성할 수도 있다. 또, 상기 이리듐막(109) 대신에 산화 이리듐막(IrO2)을 이용할 수도 있다.
제2(c)도는 제1 마스크 패턴(111a) 및 제2 마스크 패턴(113a)을 형성한 결과를 도시한다.
상기 이리듐막(109) 전면에 질화 티타늄(TiN) 또는 타타늄(Ti)을 증착하여 제1 마스크층을 형성한 후, 그 상부에 예를 들면, 실리콘 산화막(SiO2)을 증착하여 제2 마스크층을 형성한다. 이어서, 통상의 포토리소그래피 공정을 실시하여 상기 제2 마스크층을 식각함으로써 제2 마스크 패턴(113a)을 형성한다. 이때, 상기 제2 마스크층은 후속 공정 즉, 이리듐막(109)의 식각공정에서 다량의 측벽 부산물이 부착되는 것을 방지하기 위하여 이리듐막(109)의 식각공정시에 상기 제2 마스크 패턴(113a)의 단부(edge)가 완전히 식각될 수 있을 정도로 얇게 형성하는 것이 바람직하다.
이어서, 상기 제2 마스크 패턴(113a)을 마스크로 하여 상기 제1 마스크층을 식각함으로써 제1 마스크 패턴(111a)을 형성한다. 이때, 상기 제1 마스크층의 식각 가스로는 아르곤(Ar)과 염소(Cl2)의 혼합 플라즈마 가스를 포함하는 식각가스가 사용된다.
제2(d)도는 이리듐막 패턴(109a)을 형성한 결과룰 도시한다.
제2 마스크 패턴(113a) 및 제1 마스크 패턴(111a)을 식각 마스크로 하고, 상기 장벽층(107)을 식각 저지층으로 하여 상기 이리듐막(19)을 식각함으로써 이리듐막 패턴(109a)을 형성한다. 이를 위해서, 염소와 산소의 혼합 플라즈마 가스(Cl2/O2)를 포함하는 식각가스가 사용되며, 상기 혼합 플라즈마 가스중에 포함된 산소가스의 비율은 40%이상인 것이 바람직하다.
상기 제2 마스크 패턴(113a)은 이리듐막(19)의 식각 공정중에 그 단부가 식각되어 손상되므로 측벽 부산물의 증착으로 인한 폐해를 방지할 수는 있으나, 마스크로서의 기능은 저하된다. 그러나, 상기 제1 마스크 패턴(111a)은 이리듐막의 식각 공정중에 손상되지 않으므로 상기 제2 마스크 패턴(111a)이 손상되더라도 미세한 이리듐막 패턴(109a)을 얻을 수 있다.
제2(e)도는 상기 제2 마스크 패턴(113a), 상기 장벽층(107)의 노출된 부분 및 상기 제1 마스크 패턴(111a)을 제거한 결과를 도시한다.
먼저, 희석 불화 수소액 등을 사용하는 통상의 방법으로 상기 제2 마스크 패턴(113a)을 제거한다. 이어서, 염소(Cl2)와 아르곤(Ar)의 혼합 플라즈마 가스를 포함하는 식각가스로 상기 장벽층(107)의 노출된 부분과 상기 마스크 패턴(111a)을 제거하여 완성된 이리듐막 패턴(109a)을 얻는다.
이어서, 도시되지는 않았으나, 상기 결과물상에 강유전체막 예컨대 PZT(Pb(Zr, Ti)O3)이나 BST(Ba(Sr, Ti)O3)막을 증착하고, 계속해서 백금(Pt), 이리듐(Ir) 또는 산화 이리듐(IrO2)으로 상부 전극을 형성하는 경우에는 미세한 이리듐막 패턴을 갖는 강유전체 커패시터를 얻을 수 있다.
제3도는 본 발명에 따라 형성된 이리듐막 패턴을 보이는 주사 전자 현미경(SEM) 사진이다. 제3도에서 보여지듯이, 티타늄 질화막 또는 티타늄막을 식각 마스크로 사용하여 이리듐막(Ir) 또는 이리듐 산화막(IrO2)을 식각하면 미세한 이리듐막 패턴 또는 산화 이리듐만 패턴을 얻을 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당업자에 의해 다양하게 변형될 수 있다.
본 발명에 의한 이리듐(Ir)막의 식각 방법에 따르면, 미세한 이리듐막 패턴을 얻을 수 있으며, 따라서 신뢰성 높은 반도체 소자를 제조할 수 있다.

Claims (5)

  1. (a) 반도체기판상에 층간 절연막을 형성하는 단계; (b) 상기 층간 절연막에 상기 반도체기판이 노출되는 콘택홀을 형성하는 단계; (c) 상기 콘택홀을 채우는 도전성 플러그를 형성하는 단계; (d) 상기 층간 절연막상에 상기 도전성 플러그를 덮는 이리듐막을 증착하는 단계; (e) 상기 이리듐막상에 티타늄막 및 티타늄 질화막으로 이루어진 군으로부터 선택된 적어도 어느 하나의 막을 형성하는 단계; (f) 상기 선택된 어느 하나의 막을 패터닝하는 단계; 및 (g) 상기 패터닝된 막을 식각마스크로 사용하고, 이에 대해 식각 선택비가 높은 식각가스를 이용하여 상기 이리듐막을 식각하는 단계를 포함하는 것을 특징으로 하는 이리듐막의 식각방법.
  2. 제1항에 있어서, 상기 식각가스로 염소와 산소가 혼합된 플라즈마 가스를 사용하는 것을 특징으로 하는 이리듐막의 식각방법.
  3. 제2항에 있어서, 상기 혼합 플라즈마 가스중에 산소 가스의 부피비는 40%이상인 것을 특징으로 하는 이리듐막의 식각방법.
  4. 제1항에 있어서, 상기 선택된 적어도 어느 하나의 막상에 실리콘 산화막을 더 형성하고, 상기 실리콘 산화막 및 상기 선택된 막을 순차적으로 패터닝한 다음, 상기 패터닝된 실리콘 산화막 및 상기 선택된 막을 식각마스크로 사용하여 상기 이리듐을 식각하는 것을 특징으로 하는 이리듐막의 식각방법.
  5. 제4항에 있어서, 상기 실리콘 산화막은 상기 (g) 단계가 종료된 시점에서 그 단부가 완전히 식각될 정도로 얇게 형성됨을 특징으로 하는 이리듐막의 식각방법.
KR1019970002680A 1997-01-29 1997-01-29 이리듐막의 식각 방법 KR100255660B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002680A KR100255660B1 (ko) 1997-01-29 1997-01-29 이리듐막의 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002680A KR100255660B1 (ko) 1997-01-29 1997-01-29 이리듐막의 식각 방법

Publications (2)

Publication Number Publication Date
KR19980066905A KR19980066905A (ko) 1998-10-15
KR100255660B1 true KR100255660B1 (ko) 2000-05-01

Family

ID=19495884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002680A KR100255660B1 (ko) 1997-01-29 1997-01-29 이리듐막의 식각 방법

Country Status (1)

Country Link
KR (1) KR100255660B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338808B1 (ko) * 2000-03-10 2002-05-31 윤종용 이리듐(Ｉｒ) 전극의 건식 식각방법

Also Published As

Publication number Publication date
KR19980066905A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR0147640B1 (ko) 반도체 장치의 커패시터 및 그 제조방법
US20010025976A1 (en) Method for manufacturing a capacitor of a semiconductor device
KR100287187B1 (ko) 반도체소자의 커패시터 및 그 제조방법
KR19990007436A (ko) 집적 회로 커패시터 및 메모리
US20040241940A1 (en) Method for fabricating semiconductor device
JP3729632B2 (ja) 半導体装置の白金膜蝕刻方法
US6054391A (en) Method for etching a platinum layer in a semiconductor device
KR19980043405A (ko) 반도체 소자의 커패시터 및 그의 제조방법
JPH11243184A (ja) 高誘電率キャパシタおよび製造方法
US6602756B2 (en) Semiconductor device and its manufacture
US6498094B2 (en) Method for providing a contact hole formed in an insulating film
US8084358B2 (en) Semiconductor device and manufacturing method thereof
KR100549951B1 (ko) 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
KR20020073450A (ko) 용량 소자의 형성 방법
KR19980040642A (ko) 반도체 메모리 소자의 커패시터 제조 방법
KR100289389B1 (ko) 반도체소자의캐패시터제조방법
KR100255660B1 (ko) 이리듐막의 식각 방법
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
KR100213263B1 (ko) 강유전체 커패시터 제조방법
KR100269298B1 (ko) 반도체장치의백금막식각방법
JP2003218235A (ja) 複合式コンタクトプラグを備える記憶装置とその製造方法
KR100624926B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR0168339B1 (ko) 다마신 공정을 이용한 커패시터 제조방법
KR100646947B1 (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee