KR100624926B1 - 반도체 소자의 캐패시터 제조 방법 - Google Patents

Abstract

본 발명은 고유전체와 귀금속류가 적용되는 반도체 소자의 고유전체 캐패시터 제조 방법에 관한 것이다. 귀금속류를 사용하여 전극을 형성할 때, 식각 마스크로 포토레지스트 패턴을 사용하여 전극을 패터닝한 후, 포토레지스트 패턴을 제거하면, 패터닝된 전극에 왕관 모양의 펜스가 형성되는 등 원하는 모양의 전극을 형성하기 어렵다. 이를 해결하기 위하여 하드 마스크층을 이용한 식각 공정이 도입되고 있는데, 하드 마스크층을 이용하여 전극을 형성한 후, 하드 마스크층 제거 공정시 하부층을 이루는 층간 절연막이 과도 식각 되어 후속 공정을 어렵게 하는 문제가 있다. 본 발명은 하드 마스크층과 식각 선택비가 큰 물질을 층간 절연막의 표면에 형성하므로써, 하드 마스크층을 이용한 전극 형성시에 층간 절연막이 식각 되는 것을 방지할 수 있어, 양호한 형상의 전극을 형성하면서 후속 공정을 용이하게 하여 신뢰성 높은 고유전체 캐패시터를 제조할 수 있다.

고유전체 캐패시터, 귀금속류 전극, 하드 마스크층

Description

반도체 소자의 캐패시터 제조 방법{Method of manufacturing a capacitor in a semiconductor device}

도 1a 내지 1e는 본 발명의 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1: 반도체 기판 2: 층간 절연막

3: 식각 장벽층 4: 콘택 플러그

5: Ti 층 6: 베리어 메탈층

7: 귀금속층 8: 하드 마스크층

10: 하부 전극 20: 고유전체막

30: 상부전극

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 고유전체막으로 고유전체 물질을 적용하고, 상부 및 하부 전극으로 귀금속류를 적용하는 반도체 소자의 고유전체 캐패시터 제조 방법에 관한 것이다.

일반적으로, DRAM용 고유전체 BST 캐패시터, FeRAM용 SBT 캐패시터, FeRAM용 PZT 캐패시터 등과 같은 고유전체 캐패시터는 Pt, Ir, Ru 등과 같은 귀금속류를 사용하여 상부 전극 및 하부 전극을 형성한다. 이러한 귀금속류를 사용하여 전극을 형성할 때, 가장 큰 문제가 식각 공정이다. 통상적으로 식각 공정시 식각 마스크층으로 포토레지스트 (photoresist)가 널리 적용되고 있는데, 이러한 식각 공정은 포토레지스트를 제거한 후, 전극에 왕관 모양의 펜스 (fence)가 형성되는 등 원하는 모양의 전극을 형성하기 어려운 등 집적 공정에 큰 문제점으로 지적되고 있다.

이러한 문제점을 해결하기 위하여, 최근에는 TiN이나 SiO₂와 같은 물질을 사용하여 하드 마스크층(hard mask layer)을 형성하고, 이 하드 마스크층을 이용하여 하부 전극을 형성한다. 하부 전극을 형성한 후, 하드 마스크층을 완전히 제거하기 위하여 다소 과도 식각을 실시하게 되는데, 이때 하부층을 이루는 층간 절연막이 식각 손상을 입게 된다. 층간 절연막은 통상적으로 산화물로 이루어지기 때문에 하드 마스크층과의 식각 선택비가 크지 않기 때문에 식각 손상이 불가피하다.

상기한 바와 같이, 하드 마스크층을 이용하여 하부 전극을 형성하면, 하부 전극의 형상 (profile)은 원하는 대로 형성할 수 있으나, 층간 절연막이 식각 되는 단점이 있다. 층간 절연막의 식각은 하부 전극의 애스팩트 비 (aspect ratio)를 증가시켜 고유전체막 및 상부 전극 증착 공정을 어렵게 하고, 특히 상부 전극의 갭 필 (gap fill)이 충분히 이루어지지 않으면 전기적으로 셀 플레이트 (cell plate)가 연결되지 않아 소자 형성이 불가능하게 되는 문제점이 있다.

따라서, 본 발명은 하부 전극 형성을 위한 식각 공정시 양호한 형상을 얻으면서 하부층인 층간 절연막이 식각 되는 것을 방지하여, 신뢰성 높은 고유전체 캐패시터를 제조할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공함에 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 기판상에 층간 절연막을 형성하고, 그 상부에 식각 장벽층을 형성하는 단계; 상기 식각 장벽층과 층간 절연막의 일부분을 순차적으로 식각하여 콘택 홀을 형성한 후, 콘택 홀 내부에 콘택 플러그를 형성하는 단계; 상기 콘택 플러그를 포함한 전체 구조상에 Ti 층, 베리어 메탈층 및 귀금속층을 순차적으로 형성한 후, 상기 귀금속층상에 하드 마스크층을 형성하는 단계; 상기 하드 마스크층을 식각 마스크층으로 한 식각 공정으로 상기 콘택 플러그와 연결되는 Ti 층, 베리어 메탈층 및 귀금속층이 적층된 구조의 하부 전극을 형성하는 단계; 상기 하드 마스크층을 제거하는 단계; 및 상기 하부 전극을 포함한 전체 구조상에 고유전체막 및 상부 전 극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1a 내지 1e는 본 발명의 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도이다.

도 1a를 참조하며, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1)상에 층간 절연막(2)을 형성한다. 층간 절연막(2)상에 식각 장벽층(3)을 형성한다.

상기에서, 층간 절연막(2)은 주로 산화물을 이용한 단층 또는 다층 구조로 형성된다. 식각 장벽층(3)은 SiON이나 SiN을 화학기상증착법 (CVD)으로 300 내지 1000Å의 두께로 증착하여 형성된다.

도 1b를 참조하면, 식각 장벽층(3)과 층간 절연막(2)의 일부분을 순차적으로 식각하여 콘택 홀을 형성한 후, 콘택 홀 내부에 콘택 플러그(4)를 형성한다.

상기에서, 콘택 플러그(4)는 도프트 다결정 실리콘을 화학기상증착법 (CVD)으로 500 내지 3000Å 두께로 증착하여 콘택 홀을 충분히 매립되도록 한 후, 화학적 기계적 연마 (CMP) 공정을 실시하여 도프트 다결정 실리콘이 콘택 홀 내에만 남도록 하여 형성된다.

도 1c를 참조하면, 콘택 플러그(4)를 포함한 전체 구조상에 Ti 층(5), 베리어 메탈층(6) 및 귀금속층(7)을 순차적으로 형성한다. 귀금속층(7)상에 하부 전극 형성용 하드 마스크층(8)을 형성한다.

상기에서, Ti 층(5)은 하부층인 콘택 플러그(4)와 상부층인 귀금속층(7)과의 접촉을 강화시켜 콘택 저항을 낮추는 역할을 한다. 베리어 메탈층(6)은 TiSiN, TiAlN, TaSiN 및 TaAlN 중 어느 한 물질을 물리기상증착법 (PVD)이나 화학기상증착법 (CVD)으로 300 내지 1000Å 두께로 증착하여 형성되며, 하부층인 콘택 플러그(4)와 상부층인 귀금속층(7)과의 사이에서 이온이 확산되는 것을 방지하는 역할을 한다. 귀금속층(7)은 Pt, Ir, Ru 등과 같은 귀금속류 증착하여 형성된다. 하드 마스크층(8)은 TiN이나 SiO₂와 같은 물질을 증착한 후, 포토마스크 공정 및 건식 식각 공정으로 형성한다.

도 1d를 참조하면, 하드 마스크층(8)을 식각 마스크층으로 한 건식 식각 공정을 실시하여 귀금속층(7), 메탈 베리어층(6) 및 Ti 층(5)을 순차적으로 식각하고, 이로 인하여 콘택 플러그(4)와 연결되는 Ti 층(5), 메탈 베리어층(6) 및 귀금속층(7)이 적층된 구조의 하부 전극(10)이 형성된다. 이후, 하드 마스크층(8)을 제거한다.

상기에서, 하부 전극(10) 형성을 위한 식각 공정 동안 하드 마스크층(8) 역시 어느 정도 식각되며, 남아있는 하드 마스크층(8)을 완전히 제거하기 위하여 과도 식각을 실시하게 되는데, 이때 식각 장벽층(3)에 의해 층간 절연막(2)의 식각 손상이 방지된다.

도 1e를 참조하면, 하부 전극(10)을 포함한 전체 구조상에 고유전체막(20)을 형성하고, 고유전체막(20)상에 상부 전극(30)을 형성하여 본 발명의 고유전체 캐패시터가 완성된다.

상기에서, 고유전체막(20)은 BST, SBT 및 PZT와 같은 고유전체 물질 중 어느 하나를 300 내지 500Å 두께로 증착하여 형성된다. 이러한 고유전체 물질을 적용하는 고유전체 캐패시터는 DRAM용 고유전체 BST 캐패시터, FeRAM용 SBT 캐패시터, FeRAM용 PZT 캐패시터 등이 있다. 고유전체 캐패시터의 상부 전극(30)은 다양한 전도성 물질을 사용하여 형성할 수 있는데, 최근 추세는 Pt, Ir, Ru 등과 같은 귀금속류를 500 내지 2000Å 두께로 증착하여 형성한다.

전술한 본 발명의 실시 예에서, 하드 마스크층(8)을 이용한 하부 전극(10) 형성시에 문제가 되는 층간 절연막(2)의 식각을 식각 장벽층(3)을 도입하여 해결하는데, 여기서 중요한 것은 식각 장벽층(3)이 하드 마스크층(8)에 대하여 식각 선택비 커야 한다는 것이다.

상술한 바와 같이, 본 발명은 하드 마스크층을 이용한 전극 형성시에 층간 절연막이 식각되는 것을 방지할 수 있어, 양호한 형상의 전극을 형성하면서 후속 공정을 용이하게 하여 신뢰성 높은 고유전체 캐패시터를 제조할 수 있다.

Claims (7)

1. 반도체 기판상에 층간 절연막을 형성하고, 그 상부에 화학적 기상증착법을 이용하여 질화물계 식각 장벽층을 형성하는 단계;

   상기 식각 장벽층과 층간 절연막의 일부분을 순차적으로 식각하여 콘택 홀을 형성한 후, 콘택 홀 내부에 콘택 플러그를 형성하는 단계;

   상기 콘택 플러그를 포함한 전체 구조상에 Ti 층, 베리어 메탈층 및 귀금속층을 순차적으로 형성한 후, 상기 귀금속층상에 하드 마스크층을 형성하는 단계;

   상기 하드 마스크층을 식각 마스크층으로 한 식각 공정으로 상기 콘택 플러그와 연결되는 Ti 층, 메탈 베리어층 및 귀금속층이 적층된 구조의 하부 전극을 형성하는 단계;

   상기 하드 마스크층을 제거하는 단계; 및

   상기 하부 전극을 포함한 전체 구조상에 고유전체막 및 상부 전극을 형성하는 단계를 포함하는 반도체 소자의 캐패시터 제조 방법.
2. 제 1 항에 있어서,

   상기 식각 장벽층은 상기 하드 마스크층에 대하여 식각 선택비가 큰 물질로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
3. 삭제
4. 제 1 항에 있어서,

   상기 하드 마스크층 TiN이나 SiO₂와 같은 물질을 증착한 후, 포토마스크 공정 및 건식 식각 공정으로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
5. 제 1 항에 있어서,

   상기 귀금속층은 Pt, Ir 및 Ru 중 어느 하나를 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
6. 제 1 항에 있어서,

   상기 고유전체막은 BST, SBT 및 PZT와 같은 고유전체 물질 중 어느 하나를 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
7. 제 1 항에 있어서,

   상기 상부 전극은 Pt, Ir, Ru 와 같은 귀금속류로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.

Images