KR20030058668A - 반도체소자의 캐패시터 형성방법 - Google Patents
반도체소자의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR20030058668A KR20030058668A KR1020010089194A KR20010089194A KR20030058668A KR 20030058668 A KR20030058668 A KR 20030058668A KR 1020010089194 A KR1020010089194 A KR 1020010089194A KR 20010089194 A KR20010089194 A KR 20010089194A KR 20030058668 A KR20030058668 A KR 20030058668A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- storage electrode
- forming
- electrode contact
- plug
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000003990 capacitor Substances 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000003860 storage Methods 0.000 claims abstract description 99
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 56
- 230000004888 barrier function Effects 0.000 claims abstract description 38
- 238000009792 diffusion process Methods 0.000 claims abstract description 35
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 59
- 239000011229 interlayer Substances 0.000 claims description 14
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 229910052707 ruthenium Inorganic materials 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229910008484 TiSi Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910004491 TaAlN Inorganic materials 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 229910010037 TiAlN Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 111
- 238000005530 etching Methods 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 고유전체막을 이용한 캐패시터의 제조공정에서 저장전극 콘택플러그 상부의 일부를 리세스(recess)시킨 후 상기 저장전극 콘택플러그의 보호막으로 사용되는 플라티늄막을 전면에 증착하고, 화학적 기계적 연마공정으로 상기 플라티늄막을 제거하여 플라티늄막 플러그를 형성한 후 저장전극을 형성하여 후속 공정에 의해 저장전극 콘택 플러그를 구성하는 전도성 질화물이 손상되는 것을 방지함으로써 캐패시터의 전기적 특성을 향상시키고 그에 따른 반도체소자의 공정 수율 및 신뢰성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게 고유전체를 사용하는 캐패시터에서 저장전극 콘택플러그 상부의 확산방지막 상에 플라티늄(Pt) 플러그를 추가로 형성하여 확산방지막의 산화를 방지하는 반도체소자의 캐패시터 형성방법에 관한 것이다.
반도체소자가 고집적화됨에 따라 소자의 동작에 필요한 최소한의 캐패시터의 정전용량은 줄어드는데 한계가 있다. 이에 작은 면적에 최소한의 정전용량(C)을 확보하기 위하여 많은 노력을 기울이고 있다. 정전용량은 유전율(ε)과 저장전극 표면적(A)에 비례하고 유전막 두께(d)에 반비례하므로 정전용량을 증가시키는 방법으로는 여러가지가 있을 수 있지만, 그 중에서 유전율이 큰 고유전체인 BST((Ba1-xSrx)TiO3), PZT(Pb(ZrTi1-x)O3), Ta2O5등을 이용하여 캐패시터의 정전용량을 증가시키는 방법이 현재 많이 연구되고 있다.
또한, 종래에는 전극 물질로서 다결정실리콘이 주로 사용되었으나, 상기 고유전체를 이용하여 캐패시터를 형성하는 경우 루테늄, Ir, 플라티늄 등의 귀금속이 전극 물질로 사용되고 있다. 상기 귀금속을 전극 물질로 사용하는 경우 배선을 위한 저장전극 콘택플러그 형성 시 전극 물질과의 계면에 전도성 질화물 계열의 확산방지막을 사용하고 있다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 캐패시터 형성방법에 대하여 설명한다.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 공정 단면도이고, 도 2 는 종래기술에 따른 반도체소자의 캐패시터 형성방법에서 저장전극 형성 후 감광막 제거 시 저장전극 콘택플러그를 구성하는 확산방지막 플러그가 손상된 것을 도시한 사진으로서 서로 연관지어 설명한다.
먼저,소정의 하부구조물이 구비되는 반도체기판(11) 상부에 층간절연막(13)을 형성한다. 이때, 상기 층간절연막(13)은 산화막 계열의 박막으로 형성된다.
다음, 상기 층간절연막(13) 상부에 식각방지막(15)을 소정 두께 형성한다. 이때, 상기 식각방지막(15)은 상기 층간절연막(13)에 대하여 식각선택비 차이를 갖는 질화막 계열의 박막으로 형성된다.
그 다음, 저장전극 콘택마스크를 식각마스크로 상기 식각방지막(15) 및 층간절연막(13)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.
다음, 전체표면 상부에 다결정실리콘층(도시안됨)을 형성한다.
그 다음, 상기 다결정실리콘층을 전면식각공정으로 제거하여 상기 저장전극 콘택홀 저부에 폴리 플러그(17)를 형성시킨 후, 세정공정을 실시한다. 이때, 상기 폴리 플러그(17)는 저장전극 콘택홀의 저부 일부에 형성된다.
다음, 전체표면 상부에 Ti막(도시안됨)을 소정 두께 형성한다. 상기 Ti막은 상기 폴리 플러그(17)와 후속공정으로 형성되는 확산방지막 간의 콘택 저항을 감소시키기 위하여 형성된 것이다.
그 다음, 열처리공정을 실시하여 상기 폴리 플러그(17)와 Ti막을 반응시켜 TiSix막(19)을 형성한다.
다음, 상기 열처리공정 시 반응하지 않은 Ti막을 습식식각공정에 의해 제거한다.
그 다음, 전체표면 상부에 확산방지막(도시안됨)을 형성한다. 이때, 상기 확산방지막은 TiN막 등의 전도성 질화물이 사용된다.
다음, 상기 확산방지막을 전면식각하여 상기 저장전극 콘택홀을 완전히 매립하는 확산방지막 플러그(21)를 형성한다.
그 다음, 전체표면 상부에 코아절연막(23)을 형성한다.
다음, 저장전극 마스크를 식각마스크로 상기 코아절연막(23)을 식각하여 상기 확산방지막 플러그(21)를 노출시키는 트렌치(도시안됨)를 형성한다.
그 다음, 전체표면 상부에 저장전극용 도전층(25)을 소정 두께 형성한다. 이때, 상기 저장전극용 도전층(25)은 루테늄막을 금속유기화학증착(metal organic chemical vapor deposition)방법으로 형성한 것이다. 상기 금속유기화학증착방법에 의해 형성된 루테늄막은 막질이 치밀하지 못하기 때문에 루테늄막 증착 후 막질을 치밀화시키기 위한 열처리 공정이 진행된다.
다음, 상기 저장전극용 도전층(25) 상부에 감광막(27)을 도포한다.
그 다음, 상기 감광막(27) 및 저장전극용 도전층(25)을 전면식각공정에 의해제거하여 오목형(concave) 저장전극(26)을 형성한다. 이때, 상기 전면식각공정은 상기 코아절연막(23)을 식각장벽으로 이용하여 실시되고, 상기 전면식각공정 후 저장전극(26) 내부에 감광막(27)이 잔존하게 된다. (도 1c 참조)
다음, 상기 저장전극(26) 내부에 잔존하는 감광막(27)을 제거한다. 이때, 상기 감광막(27)은 N2, O2및 CF4혼합가스를 이용한 건식식각공정으로 제거된다. (도 1d 참조)
도 2를 참조하면, 상기 저장전극(26)을 구성하는 루테늄막은 두께가 얇고 막질이 치밀하지 않기 때문에 상기 감광막(27) 제거공정 시 식각가스가 상기 저장전극(26)을 통과하여 확산방지막 플러그(21)의 일부(ⓧ)를 손상시킨다.
그 후, 도시되어 있지는 않지만 고유전체막 및 플레이트전극용 도전층을 형성하고, 플레이트전극 마스크를 이용한 사진식각공정을 실시하여 캐패시터를 완성한다.
상기와 같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 오목형 저장전극을 구성하는 루테늄막은 증착 두께가 매우 얇고, 막질이 치밀하지 못하여 저장전극 내의 감광막을 제거하는 공정 시 저장전극 콘택플러그를 구성하고 있는 확산방지막 플러그를 손상시킨다. 특히, 상기 감광막을 제거하기 위해 사용되는 식각가스인 CF4는 저장전극 내의 감광막의 제거 효율을 향상시키지만, 저장전극을 통과하여 확산방지막 플러그를 손상시켜 후속 공정을 순조롭게 진행하여 캐패시터를 형성하더라도 정상적인 작동을 기대할 수 없는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극 콘택플러그 상부를 리세스시킨 후 플라티늄 플러그를 형성하여 오목형 저장전극 형성 후 감광막의 제거공정 시 저장전극 콘택플러그를 구성하고 있는 확산방지막 플러그가 산화되는 것을 방지함으로써 전기적 특성이 우수한 캐패시터를 형성할 수 있는 반도체소자의 캐패시터의 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 공정 단면도.
도 2 는 종래기술에 따른 반도체소자의 캐패시터 형성방법에서 저장전극 형성 후 감광막 제거 시 저장전극 콘택플러그를 구성하는 확산방지막 플러그가 손상된 것을 도시한 사진.
도 3a 내지 도 3f 는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 도시한 공정 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11, 101 : 반도체기판13, 103 : 층간절연막
15, 105 : 식각방지막17, 107 : 폴리 플러그
19, 109 : TiSi2막21, 111 : 확산방지막 플러그
23, 115 : 코아절연 막25, 119 : 저장전극용 도전층
26, 120 : 저장전극113 : 플라티늄 플러그
117 : 트렌치121 : 고유전체막
123 : 플레이트전극용 도전층
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 캐패시터의 형성방법은,
반도체기판 상부에 저장전극 콘택홀이 구비된 절연막패턴을 형성하는 공정과,
상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그를 형성하되, 상기 저장전극 콘택플러그의 상부는 전도성 질화물로 구성되어 있으며 소정 두께 리세스되어 저장전극 콘택홀의 상부를 일부 노출시키도록 형성하는 공정과,
전체표면 상부에 플라티늄막을 증착하는 공정과,
상기 플라티늄막을 화학적 기계적 연마공정으로 제거하여 상기 저장전극 콘택홀을 매립하는 플라티늄 플러그를 형성하는 공정과,
전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 트렌치가 구비되는 코아절연막을 형성하는 공정과,
전체표면 상부에 저장전극용 도전층을 형성하는 공정과,
상기 저장전극용 도전층 상부에 감광막을 도포하는 공정과,
상기 감광막 및 저장전극용 도전층을 제거하여 오목형 저장전극을 형성하는 공정과,
상기 저장전극 내부에 잔존하는 감광막을 제거하는 공정과,
고유전체막 및 플레이트전극을 형성하는 공정을 포함하는 것과,
상기 절연막패턴은 층간절연막과 식각방지막의 적층구조인 것과,
상기 층간절연막은 실리콘 산화막으로 형성되는 것과,
상기 식각방지막은 Si3N4막 또는 SiON막으로 300 ∼ 1000Å 두께 형성되는 것과,
상기 저장전극 콘택플러그는 다결정실리콘층, TiSix막 및 확산방지막의 적층구조로 형성되는 것과,
상기 확산방지막은 TiN막, TiSiN, TiAlN, TaSiN 또는 TaAlN막을 화학기상증착방법 또는 물리기상증착방법으로 형성되는 것과,
상기 저장전극 콘택플러그는 TiN막 단일막으로 형성되는 것과,
상기 저장전극 콘택플러그는 상기 저장전극 콘택홀의 상부가 500 ∼ 1500Å 깊이로 노출되도록 형성되는 것과,
상기 플라티늄막은 1000 ∼ 2000Å 두께로 증착되는 것과,
상기 저장전극용 도전층은 150 ∼ 400℃의 온도에서 루테늄막을 화학기상증착방법으로 100 ∼ 500Å 두께 형성되는 것과,
상기 고유전체막은 Ta2O5막, Al2O3막 또는 BST[(Ba0.5Sr0.5)TiO3]막으로 형성되는 것과,
상기 플레이트전극은 화학기상증착방법으로 TiN막, 루테늄막 또는 플라티늄막을 증착하여 형성되는 것을 특징으로 한다.
한편, 본 발명의 원리는 고유전체를 사용하는 캐패시터 형성공정에서 오목형 저장전극을 형성할 때 희생막으로 사용되는 감광막을 제거하는 경우 저장전극 콘택플러그를 구성하는 확산방지막 플러그가 손상되는 것을 방지하기 위하여 상기 확산방지막 플러그를 소정 두께 리세스시킨 후 플라티늄 플러그를 형성하는 것이다.
상기 저장전극은 얇은 두께의 루테늄막으로 형성되기 때문에 상기 감광막 제거공정 시 식각가스가 상기 저장전극을 통하여 상기 확산방지막 플러그를 손상시키므로 보호막으로서 플라티늄 플러그를 형성하는 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3a 내지 도 3f 는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 도시한 공정 단면도이다.
먼저,반도체기판(101) 상부에 층간절연막(103) 및 식각방지막(105)을 순차적으로 증착한다. 이때, 상기 층간절연막(103)은 고밀도 플라즈마 산화막 등의 실리콘산화막으로 형성되고, 상기 식각방지막(105)은 상기 층간절연막(103)에 대하여 식각선택비 차이를 갖는 Si3N4막 또는 SiON막으로 300 ∼ 1000Å 두께 형성된다.
다음, 저장전극 콘택마스크를 식각마스크로 상기 식각방지막(105) 및 층간절연막(103)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.
그 다음, 상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그를 형성한다.
상기 저장전극 콘택플러그는 다결정실리콘층, TiSix막 및 확산방지막의 적층구조로 형성되며, 그 형성방법은 다음과 같다.
우선, 전체표면 상부에 다결정실리콘층(도시안됨)을 형성한다. 이때, 상기 다결정실리콘층은 도프트(doped) 다결정실리콘층으로서, 화학기상증착방법으로 500 ∼ 3000Å 두께 형성된다.
다음, 상기 다결정실리콘층을 전면식각공정으로 제거하여 상기 저장전극 콘택홀을 매립하는 폴리 플러그(107)를 형성하되, 상기 저장전극 콘택홀의 상부가 1500 ∼ 2500Å 깊이로 노출되도록 한다.
그 다음, 상기 구조를 세정한다.
다음, 전체표면 상부에 Ti막(도시안됨)을 100 ∼ 300Å 두께 증착한다. 이때, 상기 Ti막은 상기 폴리 플러그(107)와 후속 공정으로 형성되는 확산방지막 간에 콘택 저항을 감소시키기 위하여 형성한다.
그 다음, 급속 열처리 공정을 실시하여 TiSix막(109)을 형성한다. 이때, 상기 급속 열처리 공정에 의해 상기 폴리 플러그(107)와 Ti막이 반응하여 TiSix막(109)이 형성된다.
다음, 상기 급속 열처리 공정 후 반응하지 않고 잔존하는 Ti막을 습식식각공정으로 제거한다.
그 다음, 전체표면 상부에 확산방지막(도시안됨)을 형성한다. 이때, 상기 확산방지막은 TiN막 또는 TiSiN, TiAlN, TaSiN 또는 TaAlN막을 화학기상증착방법 또는 물리기상증착방법으로 형성한 것이다.
다음, 상기 확산방지막을 식각하여 확산방지막 플러그(111)를 형성하여 저장전극 콘택플러그를 완성한다. 이때, 상기 확산방지막 플러그(111)는 상기 확산방지막을 화학적 기계적 연마방법으로 평탄화시킨 후 건식 또는 습식식각공정을 이용한 전면식각공정을 실시하여 형성되며, 상기 전면식각공정으로 상기 저장전극 콘택홀의 상부가 500 ∼ 1500Å 깊이로 노출되게 한다.
한편, 상기 확산방지막 플러그(111)는 화학적 기계적 연마방법을 사용하지 않고 전면식각공정만으로 형성할 수도 있다. (도 3a 참조)
또한, 상기 저장전극 콘택플러그는 폴리 플러그, TiSix막 및 확산방지막 플러그의 적층구조 이외에 TiN막 단일막을 이용하여 형성할 수도 있다.
그 다음, 전체표면 상부에 플라티늄막(도시안됨)을 1000 ∼ 2000Å 두께 증착한다. 이때, 상기 플라티늄막은 후속 공정으로 상기 확산방지막 플러그(111)가 손상되는 것을 방지하기 위한 보호막이다.
다음, 상기 플라티늄막을 화학적 기계적 연마공정으로 제거하여 상기 노출된 저장전극 콘택홀 상부를 매립시키는 플라티늄 플러그(113)를 형성한다. 이때, 상기 화학적 기계적 연마공정은 상기 식각방지막(105)을 연마장벽으로 이용하여 실시된다. (도 3b 참조)
그 다음, 전체표면 상부에 코아절연막(115)을 형성한다. 이때, 상기 코아절연막(115)은 USG(undoped silicate glass), PSG(phosphosilicate glass), BPSG(borophosphosilicate glass) 또는 PETEOS(plasma enhanced tetra ethyl ortho silicate glass)로 4000 ∼ 20000Å 두께 형성된다.
다음, 저장전극 마스크를 식각마스크로 상기 코아절연막(115)을 건식식각하여 상기 플라티늄 플러그(113)를 노출시키는 트렌치(117)를 형성한다. (도 3c 참조)
그 다음, 전체표면 상부에 저장전극용 도전층(119)을 증착한다. 이때, 상기 저장전극용 도전층(119)은 루테늄막으로 형성하되, 150 ∼ 400℃의 온도에서 화학기상증착방법으로 100 ∼ 500Å 두께 형성한다.
다음, 상기 저장전극용 도전층(119) 상부에 감광막(도시안됨)을 도포한다.
그 다음, 상기 감광막과 저장전극용 도전층(119)을 전면식각공정으로 제거하여 오목형 저장전극(120)을 형성한다. 이때, 상기 전면식각공정은 상기 코아절연막(115)을 식각장벽으로 이용하여 실시되고, 전면식각공정 후 상기 저장전극(120)의 내부에 감광막이 잔존한다.
다음, 상기 저장전극(120) 내부에 잔존하는 감광막을 제거한다. 이때, 상기 감광막은 O2, N2및 CF4혼합가스를 이용한 건식식각공정으로 제거한다.
그 다음, 전체표면 상부에 고유전체막(121)을 증착한다. 이때, 상기 고유전체막(121)은 Ta2O5막, Al2O3막 또는 BST[(Ba0.5Sr0.5)TiO3]막등으로 형성한다.
다음, 열처리공정을 실시한다. 이때, 상기 열처리공정은 500 ∼ 800℃의 N2분위기에서 급속 열처리 공정으로 실시한 다음, 300 ∼ 500℃ O2분위기에서 급속 열처리 공정 또는 퍼니스(furnace)를 이용한 열처리공정으로 실시된다. 여기서, 전자는 상기 고유전체막(121) 내의 불순물을 제거하여 막질을 향상시키기 위해 실시되고, 후자는 상기 고유전체막(121) 내에 산소를 공급하기 위해 실시된다. (도 3e 참조)
그 다음, 상기 고유전체막(121) 상부에 플레이트전극용 도전층(123)을 형성한다. 이때, 상기 플레이트전극용 도전층(123)은 TiN막, 루테늄막 또는 플라티늄막을 CVD방법을 이용하여 형성된 것이다. (도 3f 참조)
그 후, 플레이트전극 마스크를 식각마스크로 상기 플레이트전극용 도전층(123)과 고유전체막(121)을 식각하여 캐패시터를 완성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 고유전체막을 이용한 캐패시터의 제조공정에서 저장전극 콘택플러그 상부의 일부를 리세스(recess)시킨 후 상기 저장전극 콘택플러그의 보호막으로 사용되는 플라티늄막을 전면에 증착하고, 화학적 기계적 연마공정으로 상기 플라티늄막을 제거하여 플라티늄막 플러그를 형성한 후 저장전극을 형성하여 후속 공정에 의해 저장전극 콘택 플러그를 구성하는 전도성 질화물이 손상되는 것을 방지함으로써 캐패시터의 전기적 특성을 향상시키고 그에 따른 반도체소자의 공정 수율 및 신뢰성을 향상시키는 이점이 있다.
Claims (12)
- 반도체기판 상부에 저장전극 콘택홀이 구비된 절연막패턴을 형성하는 공정과,상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그를 형성하되, 상기 저장전극 콘택플러그의 상부는 전도성 질화물로 구성되어 있으며 소정 두께 리세스되어 저장전극 콘택홀의 상부를 일부 노출시키도록 형성하는 공정과,전체표면 상부에 플라티늄막을 증착하는 공정과,상기 플라티늄막을 화학적 기계적 연마공정으로 제거하여 상기 저장전극 콘택홀을 매립하는 플라티늄 플러그를 형성하는 공정과,전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 트렌치가 구비되는 코아절연막을 형성하는 공정과,전체표면 상부에 저장전극용 도전층을 형성하는 공정과,상기 저장전극용 도전층 상부에 감광막을 도포하는 공정과,상기 감광막 및 저장전극용 도전층을 제거하여 오목형 저장전극을 형성하는 공정과,상기 저장전극 내부에 잔존하는 감광막을 제거하는 공정과,고유전체막 및 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 절연막패턴은 층간절연막과 식각방지막의 적층구조인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 2 항에 있어서,상기 층간절연막은 실리콘 산화막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 2 항에 있어서,상기 식각방지막은 Si3N4막 또는 SiON막으로 300 ∼ 1000Å 두께 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 저장전극 콘택플러그는 다결정실리콘층, TiSix막 및 확산방지막의 적층구조로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 5 항에 있어서,상기 확산방지막은 TiN막, TiSiN, TiAlN, TaSiN 또는 TaAlN막을 화학기상증착방법 또는 물리기상증착방법으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 저장전극 콘택플러그는 TiN막 단일막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 저장전극 콘택플러그는 상기 저장전극 콘택홀의 상부가 500 ∼ 1500Å 깊이로 노출되도록 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 플라티늄막은 1000 ∼ 2000Å 두께로 증착되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 저장전극용 도전층은 150 ∼ 400℃의 온도에서 루테늄막을 화학기상증착방법으로 100 ∼ 500Å 두께 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 고유전체막은 Ta2O5막, Al2O3막 또는 BST[(Ba0.5Sr0.5)TiO3]막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 플레이트전극은 화학기상증착방법으로 TiN막, 루테늄막 또는 플라티늄막을 증착하여 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010089194A KR20030058668A (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010089194A KR20030058668A (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 캐패시터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030058668A true KR20030058668A (ko) | 2003-07-07 |
Family
ID=32216562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010089194A KR20030058668A (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030058668A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200452048Y1 (ko) * | 2008-06-11 | 2011-01-28 | 경상대학교산학협력단 | 통발미끼 자동공급장치 |
-
2001
- 2001-12-31 KR KR1020010089194A patent/KR20030058668A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200452048Y1 (ko) * | 2008-06-11 | 2011-01-28 | 경상대학교산학협력단 | 통발미끼 자동공급장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100230422B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR100401503B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| KR100287187B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| CN100524753C (zh) | 半导体器件及其制造方法 | |
| JP2010004082A (ja) | 半導体素子の製造方法 | |
| KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6602756B2 (en) | Semiconductor device and its manufacture | |
| KR20010113324A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100413606B1 (ko) | 캐패시터의 제조 방법 | |
| US20030042609A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100190055B1 (ko) | 반도체 장치의 백금전극 제조방법 | |
| KR20030058668A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100300046B1 (ko) | 반도체소자의제조방법 | |
| KR100517911B1 (ko) | 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100448854B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100369868B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20020000048A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100624926B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100846384B1 (ko) | 반도체 장치의 제조방법 | |
| KR20030058038A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100843940B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100660830B1 (ko) | 반도체 소자의 스토리지 전극 형성방법 | |
| KR100414737B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100700330B1 (ko) | 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |