KR100979231B1 - 강유전성램 소자의 제조방법 - Google Patents

강유전성램 소자의 제조방법 Download PDF

Info

Publication number
KR100979231B1
KR100979231B1 KR1020030041579A KR20030041579A KR100979231B1 KR 100979231 B1 KR100979231 B1 KR 100979231B1 KR 1020030041579 A KR1020030041579 A KR 1020030041579A KR 20030041579 A KR20030041579 A KR 20030041579A KR 100979231 B1 KR100979231 B1 KR 100979231B1
Authority
KR
South Korea
Prior art keywords
film
etching
forming
hard mask
contact
Prior art date
Application number
KR1020030041579A
Other languages
English (en)
Other versions
KR20050000971A (ko
Inventor
조준희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030041579A priority Critical patent/KR100979231B1/ko
Publication of KR20050000971A publication Critical patent/KR20050000971A/ko
Application granted granted Critical
Publication of KR100979231B1 publication Critical patent/KR100979231B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 강유전성램(FeRAM) 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 소정의 하부패턴들이 형성된 반도체 기판 상에 절연막을 형성하는 단계와, 상기 절연막 상에 하드마스크 물질로서 Pt막을 증착하는 단계와, 상기 Pt막을 패터닝하여 콘택홀 형성 영역을 한정하는 단계와, 상기 패터닝된 Pt막을 하드마스크로 이용해서 Pt막에 의해 가려지지 않은 절연막 부분을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀 내에 도전막을 매립시켜 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그 및 절연막 상에 상기 하드마스크로 이용된 Pt막으로 이루어지는 캐패시터 하부전극을 형성하는 단계를 포함한다. 본 발명에 따르면, 강유전성램 소자 제조 공정의 깊은 콘택 형성시에 하드마스크로서 산화막 고선택비를 갖는 Pt막을 이용하며, 특히, 이 Pt막을 후속에서 캐패시터 하부전극 물질로서 활용하기 때문에, 깊은 콘택 식각을 안정적으로 수행할 수 있음은 물론 콘택 프로파일의 데미지 발생도 방지할 수 있다.

Description

강유전성램 소자의 제조방법{Method of manufacturing FeRAM device}
도 1a 내지 도 1e는 본 발명의 실시예에 따른 강유전성램 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 절연막
3,7 : Pt막 4 : 감광막 패턴
5 : 콘택홀 6 : 콘택 플러그
10 : 캐패시터 하부전극
본 발명은 강유전성램 소자의 제조에 관한 것으로, 보다 상세하게는, 깊은 콘택 식각 공정의 안정성을 확보하면서 콘택 프로파일의 변동을 방지할 수 있는 강유전성램 소자의 제조방법에 관한 것이다.
강유전성램(Ferroelectric RAM: 이하 FeRAM) 소자는 디램(DRAM) 소자와는 달리 전원의 온/오프(On/Off)에 관계없이 데이터를 저장하는 비휘발성(Non-Volatile) 메모리 소자이다. 이러한 FeRAM 소자는 그의 캐패시터 형성시 통상의 유전 물질 대 신에 강유전성 물질을 이용하며, 아울러, 전극 물질 또한 디램 소자의 그것과는 다른 물질을 사용한다. 예컨데, FeRAM 소자의 캐패시터에 있어서 강유전성 물질로는 SBT(SrBiTaO) 또는 BLT(BiLaTiO) 등을 사용하며, 전극 물질로는 Pt, Ir, IrO2, Ru 또는 RuO2 등을 사용한다.
한편, 스토리지 노드 콘택 플러그(storage node contact plug) 형성 공정이 적용되는 FeRAM 소자에서는 소자가 점점 고집적화 됨에 따라 콘택홀 깊이 또한 깊어지고 있고, 이에 따라, 기존의 콘택 식각 방법인 감광막 마스크를 이용한 식각은 그 한계에 부딪히게 되었다. 이것은 식각해야할 깊이가 깊어짐에 따라 감광막에 대한 선택비 부족으로 식각이 어려워졌기 때문이다.
따라서, 스토리지 노드 콘택 플러그 형성 공정을 포함하는 FeRAM 소자의 제조시에는 디램 소자의 제조시와 마찬가지로 하드마스크(Hard Mask)의 사용이 불가피해졌다.
그러나, 콘택 식각을 위해 하드마스크를 적용할 경우, 식각의 어려움은 해결할 수 있지만, 식각 진행후에 하드마스크를 제거해야 하는 것과 관련해서, 상기 하드마스크의 제거시, 콘택 프로파일(contact profile)에 데미지(damage)가 가해지는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 깊은 콘택홀 형성시에 하드마스크를 사용하면서도 콘택 프로파일에의 데미지 인가를 방지할 수 있는 FeRAM 소자의 제조방법을 제공함에 그 목적이 있다
상기와 같은 목적을 달성하기 위하여, 본 발명은, 소정의 하부패턴들이 형성된 반도체 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 하드마스크 물질로서 Pt막을 증착하는 단계; 상기 Pt막을 패터닝하여 콘택홀 형성 영역을 한정하는 단계; 상기 패터닝된 Pt막을 하드마스크로 이용해서 Pt막에 의해 가려지지 않은 절연막 부분을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀 내에 도전막을 매립시켜 콘택 플러그를 형성하는 단계; 및 상기 콘택 플러그 및 절연막 상에 상기 하드마스크로 이용된 Pt막으로 이루어지는 캐패시터 하부전극을 형성하는 단계를 포함하는 FeRAM 소자의 제조방법을 제공한다.
여기서, 상기 Pt막은 800∼1000Å 두께로 증착한다. 상기 Pt막의 패터닝은, 상기 Pt막 상에 반사방지막과 감광막을 차례로 형성하는 단계; 상기 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용해서 반사방지막과 Pt막을 식각하는 단계; 및 상기 감광막 패턴을 제거하는 단계로 구성되며, 상기 반사방지막은 유기 계열의 고분자 화합물로 이루어진다.
상기 Pt막을 식각하는 단계는 Ar과 Cl2의 혼합 가스를 사용하여 수행하며, 상기 Ar 가스의 유량과 Cl2 가스의 유량은 각각 30∼50sccm과 5∼10sccm으로 한다.
상기 Pt막을 식각하는 단계는 무거운 Pt 폴리머의 원할한 배출을 위해 기판 온도를 80℃ 이상으로 유지하여 수행한다.
상기 절연막은 질화막과 산화막의 적층막으로 구성하며, 상기 질화막의 식각은 CHF3, O2, CO 및 Ar의 혼합 가스를 사용하여 수행하고, 상기 산화막의 식각은 C4F8, O2, CO 및 Ar의 혼합 가스를 사용하여 수행한다.
상기 Pt막의 식각과 절연막의 식각은 동일장비 내에서 연속적으로 수행한다.
본 발명에 따르면, 하드마스크로서 산화막 고선택비를 갖는 Pt막을 이용하며, 특히, 이 Pt막을 후속에서 캐패시터 하부전극 물질로서 활용하기 때문에, 깊은 콘택 식각을 안정적으로 수행할 수 있음은 물론 콘택 프로파일의 데미지 발생도 방지할 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 FeRAM 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 소정의 하부패턴들(도시안됨)이 형성된 반도체 기판(1) 상에 절연막(2)을 형성한다. 여기서, 상기 절연막(2)은 질화막과 산화막의 적층막으로 구성하며, 그 전체 두께는 10000Å 정도로 한다. 상기 절연막(2) 상에 후속하는 콘택 식각에서의 하드마스크 물질로서 Pt막(3)을 800∼1000Å의 두께로 증착한다. 상기 Pt막(3)은 식각 반응성이 거의 없는 중금속으로서 산화막과의 식각선택비가 50:1인 고선택비 식각이 가능하며, 예컨데, 1000Å의 두께로 10000Å 이상의 깊은 콘택 식각이 가능하다.
계속해서, 상기 Pt막(3) 상에 감광막을 도포한 후, 상기 감광막을 노광 및 현상해서 콘택홀 형성 영역을 한정하는 감광막 패턴(4)을 형성한다. 이때, 상기 감 광막의 도포 전, 상기 Pt막(3)의 안정적인 식각을 위해 반사방지막(도시안됨)을 형성하며, 상기 반사방지막으로서는 유기 계열의 고분자 화합물을 이용한다. 여기서, 상기 반사방막으로서 유기 계열의 고분자 화합물을 이용하는 것은 통상 사용되는 SiN 또는 SiON 계열의 물질은 그 제거시에 제거되지 않고 남는 폴리머가 다량 발생될 수 있기 때문이다.
도 1b를 참조하면, 감광막 패턴을 이용해서 그 아래의 Pt막(3)을 식각하고, 이를 통해, 콘택홀 형성 영역에 해당하는 절연막 부분을 노출시킨다. 여기서, 상기 Pt막(3)의 식각은 Ar 가스와 Cl2 가스의 혼합 가스를 사용하여 수행하며, 이때, 상기 Ar 가스의 유량과 Cl2 가스의 유량은 각각 30∼50sccm과 5∼10sccm 정도로 한다. 또한, 상기 Pt막(3)의 식각은 무거운 Pt 폴리머의 원할한 배출을 위해 기판 온도를 80℃ 이상, 바람직하게, 80∼200℃로 유지하여 수행한다. 여기서, 상기 Pt 폴리머는 Pt를 포함하는 폴리머를 의미한다.
다음으로, 식각 장벽으로 이용된 감광막 패턴을 공지의 스트립(strip) 공정에 따라 제거한다.
도 1c를 참조하면, 식각된 Pt막(3)을 하드마스크로 이용해서 노출된 절연막 부분을 식각하고, 이를 통해, 후속에서 스토리지 노드 콘택 플러그를 형성하기 위한 깊은 콘택홀(5)을 형성한다. 여기서, 상기 절연막(2)은 질화막과 산화막의 적층막으로 구성되어 있는 바, 상기 질화막의 식각은 CHF3, O2, CO 및 Ar의 혼합 가스를 사용하여 수행하며, 상기 산화막의 식각은 C4F8, O2, CO 및 Ar의 혼합 가스를 사용하여 수행한다.
여기서, 하드마스크 물질인 Pt막(3)은 전술한 바와 같이 식각 반응성이 거의 없는 중금속이며, 특히, 산화막과의 식각선택비가 50:1인 고선택비 식각이 가능하므로, 이러한 Pt막(3)을 하드마스크로 이용하여 절연막(2)을 식각함에 따라 안정적인 프로파일을 갖는 10000Å 이상의 깊은 콘택홀(5)을 형성할 수 있다.
한편, 전술한 본 발명의 실시예에 있어서, 상기 Pt막(3)의 식각과 질화막 및 산화막의 적층막으로된 절연막(2)의 식각은, 바람직하게, 동일장비 내에서 연속적으로 수행한다.
도 1d를 참조하면, 콘택홀(5)을 매립하도록 기판 결과물 상에 콘택 플러그용 도전막, 예컨데, 다결정실리콘막 또는 텅스텐막을 증착한다. 그런다음, 상기 도전막에 대한 에치백(etchback) 또는 CMP(Chemical Mechanical Polishing)를 행하여 상기 콘택홀(5) 내에 콘택 플러그(6)를 형성한다.
여기서, 상기 콘택 플러그용 도전막으로서 다결정실리콘막을 이용한 경우, 상기 다결정실리콘막의 에치백은 HBr과 O2의 혼합가스를 사용하여 수행하며, 이때, HBr 가스의 유량은 30∼80sccm 정도로 하고, O2 가스의 유량은 3∼30sccm 정도로 한다. 반면, 상기 콘택 플러그용 도전막으로서 텅스텐막을 이용한 경우, 상기 텅스텐막의 에치백은 SF6와 N2의 혼합가스를 사용하여 수행하며, 이때, SF6 가스의 유량은 30∼80sccm 정도로 하고, O2 가스의 유량은 10∼30sccm 정도로 한다.
도 1e를 참조하면, 콘택 플러그(6) 및 식각된 Pt막(3)를 포함한 기판 결과물 상에 도전막, 바람직하게 Pt막(7)을 재차 증착한다. 그런다음, 상기 재차 증착된 Pt막 및 식각된 Pt막(3)을 공지의 공정에 따라 패터닝하여 캐패시터 하부전극(10)을 형성한다.
여기서, 본 발명의 방법은 하드마스크로 이용된 Pt막(3)을 제거함이 없이 캐패시터 전극 물질로 이용하기 때문에, 하드마스크의 제거로 인한 콘택 프로파일의 데미지 발생은 근본적으로 일어나지 않으며, 그래서, 원하는 프로파일의 콘택홀(6)을 얻을 수 있게 된다.
한편, 전술한 본 발명의 실시예에서는 상기 캐패시터 하부전극을 Pt막의 추가 증착을 통해 형성하였으나, 전극 두께가 얇지 않다면, Pt막의 추가 증착없이 이미 하드마스크로 이용되어진 식각된 Pt막 자체를 패터닝하여 형성하는 것도 가능하다.
이상에서와 같이, 본 발명은 FeRAM 소자 제조 공정의 깊은 콘택 형성시에 하드마스크 물질로서 산화막 고선택비를 갖는 Pt막을 이용하며, 특히, 이 Pt막을 후속에서 캐패시터 하부전극 물질로서 활용하기 때문에, 깊은 콘택 식각을 안정적으로 수행할 수 있음은 물론 콘택 프로파일의 데미지 발생도 방지할 수 있으며, 그래서, 본 발명은 스토리지 노드 콘택 플러그 형성 공정이 적용되는 FeRAM 소자의 공정 개발을 앞당길 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (11)

  1. 소정의 하부패턴들이 형성된 반도체 기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 하드마스크 물질로서 Pt막을 증착하는 단계;
    상기 Pt막을 패터닝하여 콘택홀 형성 영역을 한정하는 단계;
    상기 패터닝된 Pt막을 하드마스크로 이용해서 Pt막에 의해 가려지지 않은 절연막 부분을 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀 내에 도전막을 매립시켜 콘택 플러그를 형성하는 단계; 및
    상기 콘택 플러그 및 절연막 상에 상기 하드마스크로 이용된 Pt막으로 이루어지는 캐패시터 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 FeRAM 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 Pt막은 800∼1000Å 두께로 증착하는 것을 특징으로 하는 FeRAM 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 Pt막의 패터닝은
    상기 Pt막 상에 반사방지막과 감광막을 차례로 형성하는 단계; 상기 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용해서 반사방지막과 Pt막을 식각하는 단계; 및 상기 감광막 패턴을 제거하는 단계로 구성되는 것을 특징으로 하는 FeRAM 소자의 제조방법.
  4. 제 3 항에 있어서, 상기 반사방지막은 유기 계열의 고분자 화합물로 이루어진 것을 특징으로 하는 FeRAM 소자의 제조방법.
  5. 제 3 항에 있어서, 상기 Pt막을 식각하는 단계는 Ar과 Cl2의 혼합 가스를 사용하여 수행하는 것을 특징으로 하는 FeRAM 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 Ar 가스의 유량과 Cl2 가스의 유량은
    각각 30∼50sccm과 5∼10sccm으로 하는 것을 특징으로 하는 FeRAM 소자의 제조방법.
  7. 제 3 항에 있어서, 상기 Pt막을 식각하는 단계는 기판 온도를 80∼200℃로 유지하여 수행하는 것을 특징으로 하는 FeRAM 소자의 제조방법.
  8. 제 1 항에 있어서, 상기 절연막은 질화막과 산화막의 적층막으로 구성된 것을 특징으로 하는 FeRAM 소자의 제조방법.
  9. 제 8 항에 있어서, 상기 질화막의 식각은 CHF3, O2, CO 및 Ar의 혼합 가스를 사용하여 수행하는 것을 특징으로 하는 FeRAM 소자의 제조방법.
  10. 제 8 항에 있어서, 상기 산화막의 식각은 C4F8, O2, CO 및 Ar의 혼합 가스를 사용하여 수행하는 것을 특징으로 하는 FeRAM 소자의 제조방법.
  11. 제 1 항에 있어서, 상기 Pt막의 식각과 절연막의 식각은 동일 장비 내에서 연속적으로 수행하는 것을 특징으로 하는 FeRAM 소자의 제조방법.
KR1020030041579A 2003-06-25 2003-06-25 강유전성램 소자의 제조방법 KR100979231B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030041579A KR100979231B1 (ko) 2003-06-25 2003-06-25 강유전성램 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030041579A KR100979231B1 (ko) 2003-06-25 2003-06-25 강유전성램 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20050000971A KR20050000971A (ko) 2005-01-06
KR100979231B1 true KR100979231B1 (ko) 2010-08-31

Family

ID=37216839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030041579A KR100979231B1 (ko) 2003-06-25 2003-06-25 강유전성램 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100979231B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142598A (ja) * 1993-11-12 1995-06-02 Hitachi Ltd 半導体記憶装置及びその製造方法
KR19980034205A (ko) * 1996-11-05 1998-08-05 김광호 반도체 장치의 강유전체 커패시터 및 그 제조방법
KR20030049895A (ko) * 2001-12-17 2003-06-25 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100624926B1 (ko) 1999-08-04 2006-09-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142598A (ja) * 1993-11-12 1995-06-02 Hitachi Ltd 半導体記憶装置及びその製造方法
KR19980034205A (ko) * 1996-11-05 1998-08-05 김광호 반도체 장치의 강유전체 커패시터 및 그 제조방법
KR100624926B1 (ko) 1999-08-04 2006-09-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20030049895A (ko) * 2001-12-17 2003-06-25 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법

Also Published As

Publication number Publication date
KR20050000971A (ko) 2005-01-06

Similar Documents

Publication Publication Date Title
US6777305B2 (en) Method for fabricating semiconductor device
US6054391A (en) Method for etching a platinum layer in a semiconductor device
US6169009B1 (en) Methods of etching platinum group metal film and forming lower electrode of capacitor
KR100979231B1 (ko) 강유전성램 소자의 제조방법
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
KR100305017B1 (ko) 반도체소자의 캐패시터 제조방법
KR100798789B1 (ko) 반도체 소자의 제조 방법
KR100255660B1 (ko) 이리듐막의 식각 방법
KR100801314B1 (ko) 반도체장치의 캐패시터 제조방법
KR100333641B1 (ko) 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법
JP2003282839A (ja) 強誘電体メモリ装置の製造方法
KR100624926B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100275337B1 (ko) 에프.이.디램.의 캐패시터 형성방법
KR100418579B1 (ko) 캐패시터의 형성 방법
KR100583113B1 (ko) 메모리 셀 형성방법
KR20000025529A (ko) 마스크 디멘션 변경에 의한 백금 식각 방법
KR100632593B1 (ko) 반도체 소자의 제조 방법
KR20040102403A (ko) 강유전성램 소자의 제조방법
KR20040102401A (ko) 강유전성램 소자의 캐패시터 형성방법
KR20030054310A (ko) 반도체 소자의 캐패시터의 제조 방법
KR20020014228A (ko) 하드마스크를 이용한 캐패시터 전극 형성 방법
KR20020014229A (ko) 백금 전극을 구비하는 캐패시터 형성 방법
KR20000042387A (ko) 반도체 소자의 강유전체 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee