JPH07142598A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法Info
- Publication number
- JPH07142598A JPH07142598A JP5283047A JP28304793A JPH07142598A JP H07142598 A JPH07142598 A JP H07142598A JP 5283047 A JP5283047 A JP 5283047A JP 28304793 A JP28304793 A JP 28304793A JP H07142598 A JPH07142598 A JP H07142598A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- memory device
- semiconductor memory
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 28
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000000470 constituent Substances 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 238000003980 solgel method Methods 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 abstract description 26
- 239000010410 layer Substances 0.000 abstract description 23
- 238000000151 deposition Methods 0.000 abstract description 19
- 238000002955 isolation Methods 0.000 abstract description 10
- 239000000203 mixture Substances 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 36
- 239000000463 material Substances 0.000 description 14
- 230000008021 deposition Effects 0.000 description 11
- 239000002994 raw material Substances 0.000 description 9
- 239000004408 titanium dioxide Substances 0.000 description 9
- 239000010936 titanium Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000011133 lead Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 150000004703 alkoxides Chemical class 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- YHWCPXVTRSHPNY-UHFFFAOYSA-N butan-1-olate;titanium(4+) Chemical compound [Ti+4].CCCC[O-].CCCC[O-].CCCC[O-].CCCC[O-] YHWCPXVTRSHPNY-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は，大容量半導体記憶装置用の
キャパシタ製造上発生する，CVDの選択性に起因した素
子分離上の課題を解決することにある。 【構成】 キャパシタ下部電極として例えば白金を用い
た場合では，この白金の形成前にチタン酸化物を10nm堆
積し，図１に示すような，溝底面部分にチタン酸化物が
存在する構造を作る。この構造上にCVD法で高誘電率絶
縁膜を50nm形成する。 【効果】 図１の構造上に堆積した高誘電率絶縁膜は，
白金上では化学量論組成を満たすとともに溝底面では化
学量論組成よりもチタン原子が過剰な組成となる。底面
の非化学量論組成膜は，誘電率が低く絶縁性が高い膜と
なるので，隣接電極間の電気的絶縁が保たれる。また，
結晶化の程度も小さいので，平滑なモホロジーを有する
膜が形成される。
キャパシタ製造上発生する，CVDの選択性に起因した素
子分離上の課題を解決することにある。 【構成】 キャパシタ下部電極として例えば白金を用い
た場合では，この白金の形成前にチタン酸化物を10nm堆
積し，図１に示すような，溝底面部分にチタン酸化物が
存在する構造を作る。この構造上にCVD法で高誘電率絶
縁膜を50nm形成する。 【効果】 図１の構造上に堆積した高誘電率絶縁膜は，
白金上では化学量論組成を満たすとともに溝底面では化
学量論組成よりもチタン原子が過剰な組成となる。底面
の非化学量論組成膜は，誘電率が低く絶縁性が高い膜と
なるので，隣接電極間の電気的絶縁が保たれる。また，
結晶化の程度も小さいので，平滑なモホロジーを有する
膜が形成される。
Description
【０００１】
【産業上の利用分野】本発明は，DRAM(ダイナミックラ
ンダムアクセスメモリ)等大容量小型の半導体記憶装置
記憶装置及びその製造方法に関する。
ンダムアクセスメモリ)等大容量小型の半導体記憶装置
記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】Pb(Zr,Ti)O3 (PZT)等の高誘電率誘電体
は，公知の１トランジスタ１キャパシタよりなるDRAM用
メモリセルのキャパシタ用絶縁膜材料，あるいは強誘電
性を用いる不揮発性メモリ用誘電体膜として有用である
ことが知られている。この作製方法については，例えば
アイイーイーイー・インターナショナル・エレクトロン
デバイス・ミーティング・テクニカルダイジェスト1992
年266頁から270頁(IEEEIEDM Technical Digest, pp.226
-270, 1992)の図１に示されているように，セル毎に分
離形成された下部電極上に公知の堆積方法によって高誘
電率誘電体を形成し，しかるのちにプレートと呼ばれる
上部電極を形成する。不揮発性メモリについても，例え
ばジャーナル・オブ・バキュウム・サイエンス・ テク
ノロジーA 1992年第10巻1554頁から1561頁(Journal of
Vacuum Science Technology, A, Vol. 10, pp. 1554 -
1561, 1992)の第１図に示されているように，分離され
た下部電極と上部電極とに挟まれた強誘電体を用いてい
る。
は，公知の１トランジスタ１キャパシタよりなるDRAM用
メモリセルのキャパシタ用絶縁膜材料，あるいは強誘電
性を用いる不揮発性メモリ用誘電体膜として有用である
ことが知られている。この作製方法については，例えば
アイイーイーイー・インターナショナル・エレクトロン
デバイス・ミーティング・テクニカルダイジェスト1992
年266頁から270頁(IEEEIEDM Technical Digest, pp.226
-270, 1992)の図１に示されているように，セル毎に分
離形成された下部電極上に公知の堆積方法によって高誘
電率誘電体を形成し，しかるのちにプレートと呼ばれる
上部電極を形成する。不揮発性メモリについても，例え
ばジャーナル・オブ・バキュウム・サイエンス・ テク
ノロジーA 1992年第10巻1554頁から1561頁(Journal of
Vacuum Science Technology, A, Vol. 10, pp. 1554 -
1561, 1992)の第１図に示されているように，分離され
た下部電極と上部電極とに挟まれた強誘電体を用いてい
る。
【０００３】
【発明が解決しようとする課題】以上の従来技術では，
明示的に述べられていないものの，図から明らかに，隣
接するコンデンサとの距離は充分大きく，従って，隣接
電極間分離が問題になる事はなかったと推測される。本
発明の対象である１ギガビットDRAMのような高集積の装
置では，分離幅が0.2μm以下と非常に小さくなるため，
電極や誘電体の膜厚が分離幅と同程度になり，これに伴
った作製上，回路動作上の問題が生じる。例えば図２に
示したような構造をとると隣接電極間の結合容量が上部
電極と下部電極の容量に対して大きくなり，回路動作上
の不安定要因となる事が明らかになった。
明示的に述べられていないものの，図から明らかに，隣
接するコンデンサとの距離は充分大きく，従って，隣接
電極間分離が問題になる事はなかったと推測される。本
発明の対象である１ギガビットDRAMのような高集積の装
置では，分離幅が0.2μm以下と非常に小さくなるため，
電極や誘電体の膜厚が分離幅と同程度になり，これに伴
った作製上，回路動作上の問題が生じる。例えば図２に
示したような構造をとると隣接電極間の結合容量が上部
電極と下部電極の容量に対して大きくなり，回路動作上
の不安定要因となる事が明らかになった。
【０００４】これを解決するためには，CVD法による高
誘電率膜作製法を用いてステップカバレジを確保し，図
３のような構造を採り，隣接電極間の電気的結合を遮断
する方法が有効であった。ただし，この場合，溝底面の
高誘電率誘電体を取り除く際の加工寸法が0.1μm以下と
極めて小さく，かつアスペクト比の大きな加工になるた
めに，安定な加工が難しい。そこで図４に示したように
溝底面加工を省略した構造を採る。特に鉛を構成元素に
含むPZTの様な高誘電率材料のCVD法では，堆積下地の材
料に堆積膜の組成が影響を受けるという特性を持つ。図
４の場合では，底面がシリコン酸化物を主成分とするの
に対し，電極部分は白金であるために，底面と電極表面
に同時に堆積を行うと，底面部分では鉛を過剰に含む誘
電体が堆積する。この結果，隣接電極間の直流的なリー
クやモホロジー悪化といった弊害が生まれる。
誘電率膜作製法を用いてステップカバレジを確保し，図
３のような構造を採り，隣接電極間の電気的結合を遮断
する方法が有効であった。ただし，この場合，溝底面の
高誘電率誘電体を取り除く際の加工寸法が0.1μm以下と
極めて小さく，かつアスペクト比の大きな加工になるた
めに，安定な加工が難しい。そこで図４に示したように
溝底面加工を省略した構造を採る。特に鉛を構成元素に
含むPZTの様な高誘電率材料のCVD法では，堆積下地の材
料に堆積膜の組成が影響を受けるという特性を持つ。図
４の場合では，底面がシリコン酸化物を主成分とするの
に対し，電極部分は白金であるために，底面と電極表面
に同時に堆積を行うと，底面部分では鉛を過剰に含む誘
電体が堆積する。この結果，隣接電極間の直流的なリー
クやモホロジー悪化といった弊害が生まれる。
【０００５】本発明の目的は，CVDの選択性に起因する
素子分離上の課題を解決することにある。
素子分離上の課題を解決することにある。
【０００６】
【課題を解決するための手段】上記目的を達するため
に，本発明の一実施形態によれば，下部電極として白金
を用い，この白金の形成前にチタン酸化物を10nm堆積
し，図１に示すような，溝底面部分にチタン酸化物が存
在する構造を作る。この構造上にCVD法で高誘電率絶縁
膜を50nm形成する。
に，本発明の一実施形態によれば，下部電極として白金
を用い，この白金の形成前にチタン酸化物を10nm堆積
し，図１に示すような，溝底面部分にチタン酸化物が存
在する構造を作る。この構造上にCVD法で高誘電率絶縁
膜を50nm形成する。
【０００７】
【作用】図１の構造上に堆積した高誘電率絶縁膜は，白
金上では化学量論組成を満たすとともに溝底面では化学
量論組成よりもチタン原子が過剰な組成となる。底面の
非化学量論組成膜は，誘電率が低く絶縁性が高い膜とな
るので，隣接電極間の交流的直流的な電気的絶縁が保た
れる。また，結晶化の程度も小さいので，平滑なモホロ
ジーを有する膜が形成される。
金上では化学量論組成を満たすとともに溝底面では化学
量論組成よりもチタン原子が過剰な組成となる。底面の
非化学量論組成膜は，誘電率が低く絶縁性が高い膜とな
るので，隣接電極間の交流的直流的な電気的絶縁が保た
れる。また，結晶化の程度も小さいので，平滑なモホロ
ジーを有する膜が形成される。
【０００８】なお，本発明が解決する問題点は，分離幅
0.2μm以下のような非常に高集積度の記憶装置を検討し
て初めて顕在化するものである。また，上記選択性は，
このような高集積記憶装置に必要な100nm以下といった
極めて薄い高誘電率誘電体のCVD技術を開発して初めて
明らかになるものである。これら技術なしでは，前掲し
た問題点を把握することはできず，従って本発明の思想
に到達することもないと考えられる。
0.2μm以下のような非常に高集積度の記憶装置を検討し
て初めて顕在化するものである。また，上記選択性は，
このような高集積記憶装置に必要な100nm以下といった
極めて薄い高誘電率誘電体のCVD技術を開発して初めて
明らかになるものである。これら技術なしでは，前掲し
た問題点を把握することはできず，従って本発明の思想
に到達することもないと考えられる。
【０００９】
【実施例】本発明の一実施例を図１に示す。例えばMOS
トランジスタやバイポーラトランジスタからなる能動素
子，この能動素子への信号線，電源供給線等の配線部
分，これらを支持するシリコン基板からなる能動素子層
(101)の上に，本発明によるキャパシタを構成する。キ
ャパシタ下部電極(104)と能動素子層(101)の間，及び下
部電極相互の電気的絶縁をとる層間絶縁層(102)の上
に，10nm程度と薄いTiO2があり，この２層を貫通して電
気的な接続をとる導電体プラグ(105)が配置され，下部
電極(104)と能動素子層(101)の間の導通を確保してい
る。
トランジスタやバイポーラトランジスタからなる能動素
子，この能動素子への信号線，電源供給線等の配線部
分，これらを支持するシリコン基板からなる能動素子層
(101)の上に，本発明によるキャパシタを構成する。キ
ャパシタ下部電極(104)と能動素子層(101)の間，及び下
部電極相互の電気的絶縁をとる層間絶縁層(102)の上
に，10nm程度と薄いTiO2があり，この２層を貫通して電
気的な接続をとる導電体プラグ(105)が配置され，下部
電極(104)と能動素子層(101)の間の導通を確保してい
る。
【００１０】まず図１に示した構造の作製法を図５を用
いて述べる。能動素子層(101)を公知な方法で作製した
後，層間絶縁層(102)を作製する。ここではモノシラ
ン，ホスフィン，酸素を原料とする減圧CVD法により，
基板温度450℃で300nmの燐ガラス膜(102)を堆積した。
この層間絶縁層には，他の層間絶縁材料，例えば硼素燐
添加ガラス膜等公知な材料が用いられ，製法としては，
常圧のCVD法等，他の公知なCVD法による製法が適用でき
る。次に，二酸化チタン膜(103)を10nm堆積した。ここ
では，チタンイソプロポキシド(Ti(i-OC3H7)4)を原料と
するMOCVD法を用いた。チタンイソプロポキシドは常温
で液体であるため，原料を35℃の恒温槽内で加熱し，蒸
気圧を高めてArをキャリアガスとして3cc/min流すこと
により，反応室内に導入した。膜の酸素空孔を埋めるた
め，堆積時に酸素を100cc/min程度供給している。基板
温度は450℃で，堆積時圧力は2Torrとした。10分間の堆
積により約10nmの二酸化チタン膜を得た。二酸化チタン
膜の堆積に用いられるCVD原料は他にチタンブトキシド
等のアルコキシド原料，Ti(DPM)2(i-OC3H7)2等の錯体原
料，塩化チタンなどのハロゲン化物原料が適用できる。
また，通常のSiO2 CVDから容易に類推されるように，常
圧CVD，活性な酸素を用いるCVD法によっても良質な二酸
化チタン膜が形成できる。ここでは量産性を考慮してCV
D法を用いたが，反応性スパッタ法など公知な物理的成
膜法，ゾルゲル法などスピンコートによる化学的成膜
法，金属チタン堆積後に熱酸化する方法も適用できる。
いて述べる。能動素子層(101)を公知な方法で作製した
後，層間絶縁層(102)を作製する。ここではモノシラ
ン，ホスフィン，酸素を原料とする減圧CVD法により，
基板温度450℃で300nmの燐ガラス膜(102)を堆積した。
この層間絶縁層には，他の層間絶縁材料，例えば硼素燐
添加ガラス膜等公知な材料が用いられ，製法としては，
常圧のCVD法等，他の公知なCVD法による製法が適用でき
る。次に，二酸化チタン膜(103)を10nm堆積した。ここ
では，チタンイソプロポキシド(Ti(i-OC3H7)4)を原料と
するMOCVD法を用いた。チタンイソプロポキシドは常温
で液体であるため，原料を35℃の恒温槽内で加熱し，蒸
気圧を高めてArをキャリアガスとして3cc/min流すこと
により，反応室内に導入した。膜の酸素空孔を埋めるた
め，堆積時に酸素を100cc/min程度供給している。基板
温度は450℃で，堆積時圧力は2Torrとした。10分間の堆
積により約10nmの二酸化チタン膜を得た。二酸化チタン
膜の堆積に用いられるCVD原料は他にチタンブトキシド
等のアルコキシド原料，Ti(DPM)2(i-OC3H7)2等の錯体原
料，塩化チタンなどのハロゲン化物原料が適用できる。
また，通常のSiO2 CVDから容易に類推されるように，常
圧CVD，活性な酸素を用いるCVD法によっても良質な二酸
化チタン膜が形成できる。ここでは量産性を考慮してCV
D法を用いたが，反応性スパッタ法など公知な物理的成
膜法，ゾルゲル法などスピンコートによる化学的成膜
法，金属チタン堆積後に熱酸化する方法も適用できる。
【００１１】次に導電体プラグ(105)を形成する為の穴
(スルーホール)を，二酸化チタン膜(103)と層間絶縁層
(102)に開ける。公知なレジストを用いたフォトリソグ
ラフィー工程により，穴開け部分以外をレジストでマス
クした後に，公知なドライエッチング技術，例えばCHF3
をエッチングガスとしたリアクティブイオンエッチング
により穴開けを行った。
(スルーホール)を，二酸化チタン膜(103)と層間絶縁層
(102)に開ける。公知なレジストを用いたフォトリソグ
ラフィー工程により，穴開け部分以外をレジストでマス
クした後に，公知なドライエッチング技術，例えばCHF3
をエッチングガスとしたリアクティブイオンエッチング
により穴開けを行った。
【００１２】次に導電体プラグ(105)の形成を行う。こ
れには，公知なCVD法により，タングステンをスルーホ
ールに埋め込んだ。または，多結晶または非晶質シリコ
ンでも実現できる。(この際には，次に示す白金電極(10
4)とシリコンのシリサイド化反応を抑制するために，適
当な反応抑止層が必要である。)次に白金電極(104)の堆
積を行う。ここでは，RFスパッタ法にて，150 nm の白
金を堆積した。白金の堆積法としては，RFスパッタ法の
他に，DCスパッタ，CVD法でも実施できる。公知なレジ
ストを用いたフォトリソグラフィー工程により，溝形成
部分以外をレジストでマスクした後に，堆積した白金膜
のパターン形成は，公知なドライエッチング法により行
う。Arガスによるスパッタ法で，0.2 μm幅の溝を作製
した。
れには，公知なCVD法により，タングステンをスルーホ
ールに埋め込んだ。または，多結晶または非晶質シリコ
ンでも実現できる。(この際には，次に示す白金電極(10
4)とシリコンのシリサイド化反応を抑制するために，適
当な反応抑止層が必要である。)次に白金電極(104)の堆
積を行う。ここでは，RFスパッタ法にて，150 nm の白
金を堆積した。白金の堆積法としては，RFスパッタ法の
他に，DCスパッタ，CVD法でも実施できる。公知なレジ
ストを用いたフォトリソグラフィー工程により，溝形成
部分以外をレジストでマスクした後に，堆積した白金膜
のパターン形成は，公知なドライエッチング法により行
う。Arガスによるスパッタ法で，0.2 μm幅の溝を作製
した。
【００１３】以上のようにして，図１の構造を得た。
【００１４】次に図１の構造に対して高誘電率誘電体膜
を堆積するプロセスについて，図６を用い述べることに
する。高誘電率誘電体膜(601)としては，PZTを用い，作
製プロセスには，MOCVD法を用いた。まずMOCVD法の概要
を説明する。原料には，鉛の錯体として公知のPb(DP
M)2，ジルコニウムの錯体として公知のZr(DPM)4，チタ
ンには，アルコキシド原料Ti(i-OC3H7)4を用いた。それ
ぞれを別々の金属製容器に封入し，それぞれ，140℃，1
55℃，及び35℃に加熱し，蒸気圧を高めた。さらに反応
室への輸送効率を上げるために，アルゴンをキャリアガ
スとした輸送方式を用いた。また，酸化物であるPZTの
特性を向上させるために，酸素も供給している。キャリ
アガスと酸素の供給量は，それぞれ10cc-100cc，500cc
とした。キャリアガス量は，電極白金上でもっとも誘電
率が高くなる様に調整した。基板温度を550℃として，P
ZTを上記条件で堆積した場合の堆積速度は，3nm/min -
7nm/minの程度であった。約10分の堆積により，50nmのP
ZT薄膜(601)を堆積した。さらにMOCVD法により白金(60
2)を堆積し，図６に示す構造を作製した。
を堆積するプロセスについて，図６を用い述べることに
する。高誘電率誘電体膜(601)としては，PZTを用い，作
製プロセスには，MOCVD法を用いた。まずMOCVD法の概要
を説明する。原料には，鉛の錯体として公知のPb(DP
M)2，ジルコニウムの錯体として公知のZr(DPM)4，チタ
ンには，アルコキシド原料Ti(i-OC3H7)4を用いた。それ
ぞれを別々の金属製容器に封入し，それぞれ，140℃，1
55℃，及び35℃に加熱し，蒸気圧を高めた。さらに反応
室への輸送効率を上げるために，アルゴンをキャリアガ
スとした輸送方式を用いた。また，酸化物であるPZTの
特性を向上させるために，酸素も供給している。キャリ
アガスと酸素の供給量は，それぞれ10cc-100cc，500cc
とした。キャリアガス量は，電極白金上でもっとも誘電
率が高くなる様に調整した。基板温度を550℃として，P
ZTを上記条件で堆積した場合の堆積速度は，3nm/min -
7nm/minの程度であった。約10分の堆積により，50nmのP
ZT薄膜(601)を堆積した。さらにMOCVD法により白金(60
2)を堆積し，図６に示す構造を作製した。
【００１５】この膜の白金電極上における比誘電率は50
0，単位面積当りの静電容量は，9μF/cm2であった。白
金電極の平面投影面積0.1μm2の場合，１つの白金電極
に対する容量値20fFが得られ，これは例えば1GビットDR
AMに必要な１ビット当りの静電容量に匹敵する。隣接電
極間の結合容量は，この容量値の数%であり，電気的な
結合は小さかった。これは，溝底面部において二酸化チ
タンと堆積膜のPZTとが反応し，誘電率が低く絶縁耐圧
の高いパイロクロア構造及びこれとチタン酸化物との混
合物(603)に変化したためである。この誘電体の誘電率
は，約50になっていることが電気的測定より分かった。
0，単位面積当りの静電容量は，9μF/cm2であった。白
金電極の平面投影面積0.1μm2の場合，１つの白金電極
に対する容量値20fFが得られ，これは例えば1GビットDR
AMに必要な１ビット当りの静電容量に匹敵する。隣接電
極間の結合容量は，この容量値の数%であり，電気的な
結合は小さかった。これは，溝底面部において二酸化チ
タンと堆積膜のPZTとが反応し，誘電率が低く絶縁耐圧
の高いパイロクロア構造及びこれとチタン酸化物との混
合物(603)に変化したためである。この誘電体の誘電率
は，約50になっていることが電気的測定より分かった。
【００１６】図７は，ここで述べたPZT薄膜形成プロセ
スを用いなかった場合に，生じた膜平滑性に関する問題
点を示した図である。このように，二酸化チタン(103)
を用いない場合には，溝部分のモホロジーが悪化(701)
し，結果として上部白金電極が溝底部に到達しない。こ
のため，１ビット当り静電容量が本発明による場合と比
較して50%以下になってしまうのみならず，隣接電極間
の電気的結合が増大するために，隣接電極の電位により
電極に蓄積される電荷量が変動すると言う結果となっ
た。また，隣接電極間の耐圧が低下し，2Vの電位差を与
えると10-6A/cm2にも及ぶ漏れ電流が観測される場合も
あった。
スを用いなかった場合に，生じた膜平滑性に関する問題
点を示した図である。このように，二酸化チタン(103)
を用いない場合には，溝部分のモホロジーが悪化(701)
し，結果として上部白金電極が溝底部に到達しない。こ
のため，１ビット当り静電容量が本発明による場合と比
較して50%以下になってしまうのみならず，隣接電極間
の電気的結合が増大するために，隣接電極の電位により
電極に蓄積される電荷量が変動すると言う結果となっ
た。また，隣接電極間の耐圧が低下し，2Vの電位差を与
えると10-6A/cm2にも及ぶ漏れ電流が観測される場合も
あった。
【００１７】上記実施例は，電極材料として白金，高誘
電率材料としてPZT，溝底部材料として二酸化チタンを
用いたが，次に示す様な材料の変更を行っても実施可能
である。電極材料としては，パラジウム，ニッケルの単
体金属，白金，パラジウム，ニッケルを主成分とする合
金，また，バナジウム，クロム，鉄，ルテニウム，イン
ジウム，錫，レニウム，イリジウム，鉛，銅，パラジウ
ムの酸化物及びこれらの酸化物を主成分とする混合酸化
物(酸化物超伝導体を含む)。さらに，チタン，バナジウ
ム，ジルコニウム，ニオブ，ハフニウム，タンタルの窒
化物。また，高誘電率材料としては，酸化物高誘電率材
料で次の形であらわされる材料が有効である。(A1A2..)
(B1B2..)Ox (A1, A2 .. = Ca, Sr, Cd, Ba, Pb, La, B
i, Tl, Na, K; B1, B2 .. = Ta, Ti, Zr, Hf, Fe, Nb,
Sn, U, Al, Mn, W, Yb, Sc, U, In, Sb, Co, Zn, Li, M
o, Ni, Co)また，これを主成分とする材料にさらに他の
元素を混合した場合にも有効である。溝底部材料として
は，上記B1,B2,..として挙げた元素の酸化物を主成分と
する材料が有効であった。
電率材料としてPZT，溝底部材料として二酸化チタンを
用いたが，次に示す様な材料の変更を行っても実施可能
である。電極材料としては，パラジウム，ニッケルの単
体金属，白金，パラジウム，ニッケルを主成分とする合
金，また，バナジウム，クロム，鉄，ルテニウム，イン
ジウム，錫，レニウム，イリジウム，鉛，銅，パラジウ
ムの酸化物及びこれらの酸化物を主成分とする混合酸化
物(酸化物超伝導体を含む)。さらに，チタン，バナジウ
ム，ジルコニウム，ニオブ，ハフニウム，タンタルの窒
化物。また，高誘電率材料としては，酸化物高誘電率材
料で次の形であらわされる材料が有効である。(A1A2..)
(B1B2..)Ox (A1, A2 .. = Ca, Sr, Cd, Ba, Pb, La, B
i, Tl, Na, K; B1, B2 .. = Ta, Ti, Zr, Hf, Fe, Nb,
Sn, U, Al, Mn, W, Yb, Sc, U, In, Sb, Co, Zn, Li, M
o, Ni, Co)また，これを主成分とする材料にさらに他の
元素を混合した場合にも有効である。溝底部材料として
は，上記B1,B2,..として挙げた元素の酸化物を主成分と
する材料が有効であった。
【００１８】図８には，本発明を用いて作製したDRAMの
メモリセル部分の断面図を示す。本図はDRAMの例である
が，同様な構成により，不揮発性メモリとして動作させ
ることも可能であり，本発明が有効であることに変わり
はない。
メモリセル部分の断面図を示す。本図はDRAMの例である
が，同様な構成により，不揮発性メモリとして動作させ
ることも可能であり，本発明が有効であることに変わり
はない。
【００１９】
【発明の効果】本発明によれば，高集積の半導体記憶装
置が実現できる。
置が実現できる。
【図１】本発明の素子分離用堆積下地構造の断面図。
【図２】公知な素子分離方法を，高集積記憶装置に適用
した場合の断面図。
した場合の断面図。
【図３】CVD法で公知な堆積下地上に絶縁膜を堆積した
後に，溝底部をエッチングして作製したキャパシタの断
面図。
後に，溝底部をエッチングして作製したキャパシタの断
面図。
【図４】公知な堆積下地上にCVD法で絶縁膜を堆積した
場合のキャパシタ断面形状(下地によるCVDの選択性が無
いとしたとき)。
場合のキャパシタ断面形状(下地によるCVDの選択性が無
いとしたとき)。
【図５】本発明の素子分離用堆積下地形成の方法の例。
【図６】本発明の素子分離用堆積下地上にCVD法で形成
した絶縁膜を用いたキャパシタ断面図。
した絶縁膜を用いたキャパシタ断面図。
【図７】公知な堆積下地上にCVD法で絶縁膜を堆積した
場合のキャパシタ断面図。
場合のキャパシタ断面図。
【図８】本発明によるDRAMメモリセル部の断面図。
101…能動素子層，102…素子分離層，103…二酸化チタ
ン膜，104…白金下部電極，105…導電性プラグ，201…
能動素子層，202…導電性プラグ，203…素子分離層，20
4…白金下部電極，205…高誘電率絶縁膜，206…上部白
金電極，301…能動素子層，302…導電性プラグ，303…
素子分離層，304…白金下部電極，305…高誘電率絶縁
膜，306…上部白金電極，401…能動素子層，402…導電
性プラグ，403…素子分離層，404…白金下部電極，405
…高誘電率絶縁膜，406…上部白金電極，601…高誘電率
絶縁膜，602…上部白金電極，603…低誘電率高耐圧誘電
体膜，701…組成異常低耐圧膜，801…シリコン基板，80
2…素子領域分離膜，803…MOSトランジスタゲート電
極，804…MOSトランジスタソース(ドレイン)，805…MOS
トランジスタソース(ドレイン)，806…信号配線,807…
信号配線。
ン膜，104…白金下部電極，105…導電性プラグ，201…
能動素子層，202…導電性プラグ，203…素子分離層，20
4…白金下部電極，205…高誘電率絶縁膜，206…上部白
金電極，301…能動素子層，302…導電性プラグ，303…
素子分離層，304…白金下部電極，305…高誘電率絶縁
膜，306…上部白金電極，401…能動素子層，402…導電
性プラグ，403…素子分離層，404…白金下部電極，405
…高誘電率絶縁膜，406…上部白金電極，601…高誘電率
絶縁膜，602…上部白金電極，603…低誘電率高耐圧誘電
体膜，701…組成異常低耐圧膜，801…シリコン基板，80
2…素子領域分離膜，803…MOSトランジスタゲート電
極，804…MOSトランジスタソース(ドレイン)，805…MOS
トランジスタソース(ドレイン)，806…信号配線,807…
信号配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822
Claims (8)
- 【請求項１】複数個のコンデンサが並列に配置される構
造を持つ半導体記憶装置において，当該コンデンサの少
なくとも一つの電極と，電極間に配置された第１の絶縁
膜と，コンデンサの誘電体として作用する第２の絶縁膜
とが存在し，かつ，第１の絶縁膜が第２の絶縁膜の構成
元素を主要な構成元素として持ち，かつ，第２の絶縁膜
は，第１の絶縁膜と接した部分において誘電率が小さく
なっていること特徴とする半導体記憶装置。 - 【請求項２】複数個のコンデンサが並列に配置される構
造を持つ半導体記憶装置において，当該コンデンサの少
なくとも一つの電極と，電極間に配置された第１の絶縁
膜と，コンデンサの誘電体として作用する第２の絶縁膜
とが存在し，かつ，第１の絶縁膜が第２の絶縁膜の構成
元素を主要な構成元素として持ち，かつ，第１の絶縁膜
構成元素が第２の絶縁膜中に拡散して第２の絶縁膜が平
滑化されていることを特徴とする半導体記憶装置。 - 【請求項３】請求項１及び２に記載の半導体記憶装置に
おいて，当該第１の絶縁膜は，当該コンデンサの電極と
コンデンサを他の電気回路から絶縁する第３の絶縁層と
の間に挿入したことを特徴とする半導体記憶装置の製造
方法。 - 【請求項４】請求項１および２に記載の半導体記憶装置
において，当該第２の絶縁膜が化学気相成長法により形
成されていることを特徴とする半導体記憶装置の形成方
法。 - 【請求項５】請求項１に記載の半導体記憶装置におい
て，当該第２の絶縁膜の，当該第１の絶縁膜に接した部
分における誘電率が，電極上の第２の絶縁膜の20%以下
になっていることを特徴とする半導体記憶装置。 - 【請求項６】請求項１，２に記載の半導体記憶装置にお
いて，当該第１の絶縁膜がTa, Nb,Ti, Zr, Hfのいずれ
か一つの酸化物を主成分としていることを特徴とする半
導体記憶装置。 - 【請求項７】請求項１，２に記載の半導体記憶装置にお
いて，当該第１の絶縁膜を化学気相成長法またはゾルゲ
ル法で形成したことを特徴とする半導体記憶装置の製造
方法。 - 【請求項８】請求項１，２に記載の半導体記憶装置にお
いて，当該第１の導体膜が，白金またはパラジウムまた
はニッケルを主成分とすることを特徴とする半導体記憶
装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28304793A JP3323607B2 (ja) | 1993-11-12 | 1993-11-12 | 半導体記憶装置の製造方法 |
| US08/281,568 US5499207A (en) | 1993-08-06 | 1994-07-28 | Semiconductor memory device having improved isolation between electrodes, and process for fabricating the same |
| KR1019940019094A KR100333161B1 (ko) | 1993-08-06 | 1994-08-02 | 전극사이에서향상된절연성을갖는반도체기억장치및그의제조방법 |
| US08/592,464 US5736449A (en) | 1993-08-06 | 1996-01-26 | Semiconductor memory device having improved isolation between electrodes, and process for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28304793A JP3323607B2 (ja) | 1993-11-12 | 1993-11-12 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142598A true JPH07142598A (ja) | 1995-06-02 |
| JP3323607B2 JP3323607B2 (ja) | 2002-09-09 |
Family
ID=17660529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28304793A Expired - Fee Related JP3323607B2 (ja) | 1993-08-06 | 1993-11-12 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3323607B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335673A (ja) * | 1995-06-05 | 1996-12-17 | Sharp Corp | 不揮発性ランダムアクセスメモリ及びその製造方法 |
| JP2001036031A (ja) * | 1999-06-25 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| US6187622B1 (en) | 1997-01-14 | 2001-02-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device and method for producing the same |
| JP2001044378A (ja) * | 1995-06-05 | 2001-02-16 | Sharp Corp | 不揮発性ランダムアクセスメモリ及びその製造方法 |
| US6335242B1 (en) | 1998-05-20 | 2002-01-01 | Nec Corporation | Method for fabricating semiconductor device having a HSG layer |
| KR100376257B1 (ko) * | 2000-12-21 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100373819B1 (ko) * | 1997-08-25 | 2004-05-20 | 루센트 테크놀러지스 인크 | 캐패시터및박막캐패시터제조방법 |
| WO2005122260A1 (ja) * | 2004-06-11 | 2005-12-22 | Fujitsu Limited | 容量素子、集積回路および電子装置 |
| US7382015B2 (en) | 1999-12-09 | 2008-06-03 | Kabushiki Kaisha Toshiba | Semiconductor device including an element isolation portion having a recess |
| JP2009158956A (ja) * | 2007-12-05 | 2009-07-16 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| KR100979231B1 (ko) * | 2003-06-25 | 2010-08-31 | 주식회사 하이닉스반도체 | 강유전성램 소자의 제조방법 |
-
1993
- 1993-11-12 JP JP28304793A patent/JP3323607B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044378A (ja) * | 1995-06-05 | 2001-02-16 | Sharp Corp | 不揮発性ランダムアクセスメモリ及びその製造方法 |
| JPH08335673A (ja) * | 1995-06-05 | 1996-12-17 | Sharp Corp | 不揮発性ランダムアクセスメモリ及びその製造方法 |
| US6187622B1 (en) | 1997-01-14 | 2001-02-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device and method for producing the same |
| KR100373819B1 (ko) * | 1997-08-25 | 2004-05-20 | 루센트 테크놀러지스 인크 | 캐패시터및박막캐패시터제조방법 |
| US6335242B1 (en) | 1998-05-20 | 2002-01-01 | Nec Corporation | Method for fabricating semiconductor device having a HSG layer |
| JP2001036031A (ja) * | 1999-06-25 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP4486735B2 (ja) * | 1999-06-25 | 2010-06-23 | 株式会社ハイニックスセミコンダクター | 半導体メモリ素子のキャパシタの製造方法 |
| US7382015B2 (en) | 1999-12-09 | 2008-06-03 | Kabushiki Kaisha Toshiba | Semiconductor device including an element isolation portion having a recess |
| US7488646B2 (en) | 1999-12-09 | 2009-02-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and its manufacturing method |
| US7582928B2 (en) | 1999-12-09 | 2009-09-01 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and its manufacturing method |
| KR100376257B1 (ko) * | 2000-12-21 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100979231B1 (ko) * | 2003-06-25 | 2010-08-31 | 주식회사 하이닉스반도체 | 강유전성램 소자의 제조방법 |
| WO2005122260A1 (ja) * | 2004-06-11 | 2005-12-22 | Fujitsu Limited | 容量素子、集積回路および電子装置 |
| JP2009158956A (ja) * | 2007-12-05 | 2009-07-16 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3323607B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736449A (en) | Semiconductor memory device having improved isolation between electrodes, and process for fabricating the same | |
| KR100493040B1 (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| CN100356518C (zh) | 介电层的沉积方法 | |
| US5383088A (en) | Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics | |
| US6165804A (en) | Scalable high dielectric constant capacitor | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| US6165834A (en) | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell | |
| US20070152256A1 (en) | Method for fabricating a metal insulator-metal (MIM) capacitor having capacitor dielectric layer formed by atomic layer deposition (ALD) | |
| US6162744A (en) | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers | |
| US6867090B2 (en) | Semiconductor device and method of manufacturing thereof | |
| KR20000007538A (ko) | 반도체 메모리 장치 및 그의 제조 방법 | |
| US7256442B1 (en) | Three-layer lower capacitor electrode | |
| JP3323607B2 (ja) | 半導体記憶装置の製造方法 | |
| US6239459B1 (en) | Capacitors, methods of forming capacitors and integrated circuitry | |
| KR100304135B1 (ko) | 고유전율유전체및두꺼운전극을갖는커패시터및그제조방법 | |
| KR100358069B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2002198495A (ja) | 半導体装置およびその製造方法 | |
| KR100282459B1 (ko) | 강유전성램 캐패시터의 제조방법 | |
| US8102023B2 (en) | Capacitor insulating film, capacitor, and semiconductor device | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100533991B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| JP3171173B2 (ja) | キャパシタ構造及びその製造方法 | |
| KR20010001595A (ko) | 캐패시터 제조 방법 | |
| KR20000041432A (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 | |
| KR19980016024A (ko) | 반도체소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |