JP2001036031A - 半導体メモリ素子のキャパシタ及びその製造方法 - Google Patents
半導体メモリ素子のキャパシタ及びその製造方法Info
- Publication number
- JP2001036031A JP2001036031A JP2000190103A JP2000190103A JP2001036031A JP 2001036031 A JP2001036031 A JP 2001036031A JP 2000190103 A JP2000190103 A JP 2000190103A JP 2000190103 A JP2000190103 A JP 2000190103A JP 2001036031 A JP2001036031 A JP 2001036031A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- capacitor
- gas
- tion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 53
- 229910010282 TiON Inorganic materials 0.000 claims abstract description 50
- 239000002243 precursor Substances 0.000 claims abstract description 18
- 239000000126 substance Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 12
- 238000001704 evaporation Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 65
- 238000004381 surface treatment Methods 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 abstract description 23
- 229910001936 tantalum oxide Inorganic materials 0.000 abstract description 23
- 230000000087 stabilizing effect Effects 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract 1
- 229910011210 Ti—O—N Inorganic materials 0.000 abstract 1
- 229910001882 dioxygen Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 113
- 239000010936 titanium Substances 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910002091 carbon monoxide Inorganic materials 0.000 description 3
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000007847 structural defect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- -1 NH 3 Chemical compound 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 リーク電流の発生が少なくて高誘電率を有す
る誘電体膜を備える半導体素子のキャパシタを提供す
る。 【解決手段】 ＭＯＳトランジスタが具備された半導体
基板上に、ＭＯＳトランジスタの接合領域のうちの何れ
かを露出させるコンタクトホールを有する層間絶縁膜が
形成される。露出した接合領域とコンタクトされるよう
に、層間絶縁膜上に下部電極が形成される。下部電極表
面は自然酸化膜の発生を阻止するように表面処理され
る。下部電極上に誘電体膜としてＴｉＯＮ膜が蒸着され
る。その後、ＴｉＯＮ膜を結晶化させる為に、熱処理工
程が行われる。次に、ＴｉＯＮ膜上に上部電極が形成さ
れる。
る誘電体膜を備える半導体素子のキャパシタを提供す
る。 【解決手段】 ＭＯＳトランジスタが具備された半導体
基板上に、ＭＯＳトランジスタの接合領域のうちの何れ
かを露出させるコンタクトホールを有する層間絶縁膜が
形成される。露出した接合領域とコンタクトされるよう
に、層間絶縁膜上に下部電極が形成される。下部電極表
面は自然酸化膜の発生を阻止するように表面処理され
る。下部電極上に誘電体膜としてＴｉＯＮ膜が蒸着され
る。その後、ＴｉＯＮ膜を結晶化させる為に、熱処理工
程が行われる。次に、ＴｉＯＮ膜上に上部電極が形成さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子のキャ
パシタ及びその製造方法に関し、より詳しくは電荷貯蔵
容量を増大させながらリーク電流を防止できる半導体メ
モリ素子のキャパシタ及びその製造方法に関する。
パシタ及びその製造方法に関し、より詳しくは電荷貯蔵
容量を増大させながらリーク電流を防止できる半導体メ
モリ素子のキャパシタ及びその製造方法に関する。
【０００２】
【従来の技術】最近、ＤＲＡＭ半導体素子を構成するメ
モリセルの数の増加に伴い、各メモリセルの占有面積は
益々低減しつつある。一方、各メモリセル内に形成され
るキャパシタは正確な貯蔵データを読み出す為に充分な
容量が必要である。これにより、現在のＤＲＡＭ半導体
素子は、小面積で、且つ大容量を有するキャパシタが形
成されたメモリセルを要求とする。キャパシタの静電容
量（ｃａｐａｃｉｔａｎｃｅ）は、高誘電率を有する絶
縁体を用いるか、或いは下部電極の表面積を拡大させる
ことにより増大する。現在の高集積化したＤＲＡＭ半導
体素子には、ＮＯ（ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）膜よ
りも高誘電率のタンタル酸化膜（Ｔａ２Ｏ ５）が誘電体
として用いられることで、下部電極が３次的に形成され
る。
モリセルの数の増加に伴い、各メモリセルの占有面積は
益々低減しつつある。一方、各メモリセル内に形成され
るキャパシタは正確な貯蔵データを読み出す為に充分な
容量が必要である。これにより、現在のＤＲＡＭ半導体
素子は、小面積で、且つ大容量を有するキャパシタが形
成されたメモリセルを要求とする。キャパシタの静電容
量（ｃａｐａｃｉｔａｎｃｅ）は、高誘電率を有する絶
縁体を用いるか、或いは下部電極の表面積を拡大させる
ことにより増大する。現在の高集積化したＤＲＡＭ半導
体素子には、ＮＯ（ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）膜よ
りも高誘電率のタンタル酸化膜（Ｔａ２Ｏ ５）が誘電体
として用いられることで、下部電極が３次的に形成され
る。
【０００３】図１は従来の半導体メモリ素子のキャパシ
タを示す断面図である。図１に示すように、下部にゲー
ト絶縁膜１２を含むゲート電極１３は、フィールド酸化
膜１１が所定部分に形成された半導体基板１０上に公知
の方式によって形成される。接合領域１４はゲート電極
１３の両側の半導体基板１０に形成されてＭＯＳトラン
ジスタが形成される。第１層間絶縁膜１６及び第２層間
絶縁膜１８はＭＯＳトランジスタの形成された半導体基
板１０上に形成される。ストレージノードコンタクトホ
ールｈは、接合領域１４が露出するように、第１及び第
２層間絶縁膜１６、１８内に形成される。シリンダー形
態の下部電極２０が公知の方式により、露出した接合領
域１４とコンタクトされるように、ストレージノードコ
ンタクトホールｈ内に形成される。ＨＳＧ（Ｈｅｍｉ
Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ）膜２１は下部電極２
０の表面積を一層増大させる為に、下部電極２０の表面
に形成される。その後、ＨＳＧ膜２１の形成された下部
電極２０の表面は自然酸化膜の発生を防止する為に、ｅ
ｘｏ−ｓｉｔｕ方式にて急速熱窒化（ＲａｐｉｄＴｈｅ
ｒｍａｌ Ｎｉｔｒｉｄａｔｉｏｎ：ＲＴＮ）工程を行
う。続いて、約４００乃至４５０℃の温度で５３乃至５
７Å厚さでＲＴＮを行った下部電極２０上に第１タンタ
ル酸化膜が形成される。その後、低温でアニーリング工
程を行った後、第１タンタル酸化膜と同じ工程及び同じ
厚さで第２タンタル酸化膜が形成される。次に、連続的
に低温及び高温でアニーリング工程を行い、タンタル酸
化膜２３が形成される。その後、タンタル酸化膜２３の
結晶化の為に、タンタル酸化膜２３は所定温度で更熱処
理される。上部電極２４はタンタル酸化膜２３及び第２
層間絶縁膜１８上に蒸着され、キャパシタが完成する。
タを示す断面図である。図１に示すように、下部にゲー
ト絶縁膜１２を含むゲート電極１３は、フィールド酸化
膜１１が所定部分に形成された半導体基板１０上に公知
の方式によって形成される。接合領域１４はゲート電極
１３の両側の半導体基板１０に形成されてＭＯＳトラン
ジスタが形成される。第１層間絶縁膜１６及び第２層間
絶縁膜１８はＭＯＳトランジスタの形成された半導体基
板１０上に形成される。ストレージノードコンタクトホ
ールｈは、接合領域１４が露出するように、第１及び第
２層間絶縁膜１６、１８内に形成される。シリンダー形
態の下部電極２０が公知の方式により、露出した接合領
域１４とコンタクトされるように、ストレージノードコ
ンタクトホールｈ内に形成される。ＨＳＧ（Ｈｅｍｉ
Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ）膜２１は下部電極２
０の表面積を一層増大させる為に、下部電極２０の表面
に形成される。その後、ＨＳＧ膜２１の形成された下部
電極２０の表面は自然酸化膜の発生を防止する為に、ｅ
ｘｏ−ｓｉｔｕ方式にて急速熱窒化（ＲａｐｉｄＴｈｅ
ｒｍａｌ Ｎｉｔｒｉｄａｔｉｏｎ：ＲＴＮ）工程を行
う。続いて、約４００乃至４５０℃の温度で５３乃至５
７Å厚さでＲＴＮを行った下部電極２０上に第１タンタ
ル酸化膜が形成される。その後、低温でアニーリング工
程を行った後、第１タンタル酸化膜と同じ工程及び同じ
厚さで第２タンタル酸化膜が形成される。次に、連続的
に低温及び高温でアニーリング工程を行い、タンタル酸
化膜２３が形成される。その後、タンタル酸化膜２３の
結晶化の為に、タンタル酸化膜２３は所定温度で更熱処
理される。上部電極２４はタンタル酸化膜２３及び第２
層間絶縁膜１８上に蒸着され、キャパシタが完成する。
【０００４】
【発明が解決しようとする課題】しかしながら、一般的
なタンタル酸化膜は不安定な化学量論比（ｓｔｏｉｃｈ
ｉｏｍｅｔｒｙ）を有するため、ＴａとＯの造成比に差
が発生する。このため、置換型Ｔａ原子すなわち空孔原
子（ｖａｃａｎｃｙ ａｔｏｍ）が薄膜内に発生する。
この空孔原子は酸素空孔（ｏｘｙｇｅｎ ｖａｃａｎｃ
ｙ）であるから、リーク電流の原因になる。
なタンタル酸化膜は不安定な化学量論比（ｓｔｏｉｃｈ
ｉｏｍｅｔｒｙ）を有するため、ＴａとＯの造成比に差
が発生する。このため、置換型Ｔａ原子すなわち空孔原
子（ｖａｃａｎｃｙ ａｔｏｍ）が薄膜内に発生する。
この空孔原子は酸素空孔（ｏｘｙｇｅｎ ｖａｃａｎｃ
ｙ）であるから、リーク電流の原因になる。
【０００５】現在は、タンタル酸化膜の不安な化学量論
比を安定化する為に、タンタル酸化膜内の置換型Ｔａ原
子をタンタル酸化膜の酸化により除去する。しかし、リ
ーク電流を防止する為にタンタル酸化膜を酸化させる
と、次の様な問題点がある。すなわち、タンタル酸化膜
はポリシリコンまたはＴｉＮで形成される上部及び下部
電極と酸化反応性が大きい。よって、置換型Ｔａ原子を
酸化させるための酸化工程時、タンタル酸化膜と上部電
極または下部電極との反応により、界面に低誘電率を有
する酸化膜が発生し、タンタル酸化膜と下部電極の界面
に酸素が移動して界面の均一性が低下する。
比を安定化する為に、タンタル酸化膜内の置換型Ｔａ原
子をタンタル酸化膜の酸化により除去する。しかし、リ
ーク電流を防止する為にタンタル酸化膜を酸化させる
と、次の様な問題点がある。すなわち、タンタル酸化膜
はポリシリコンまたはＴｉＮで形成される上部及び下部
電極と酸化反応性が大きい。よって、置換型Ｔａ原子を
酸化させるための酸化工程時、タンタル酸化膜と上部電
極または下部電極との反応により、界面に低誘電率を有
する酸化膜が発生し、タンタル酸化膜と下部電極の界面
に酸素が移動して界面の均一性が低下する。
【０００６】また、前駆体（ｐｒｅｃｕｓｏｒ）として
用いられる有機物であるＴａ（ＯＣ ２Ｈ５）５とＯ
２（或いはＮ２Ｏ）ガスとの反応により、炭素原子
（Ｃ）、炭素化合物（ＣＨ４、Ｃ２Ｈ４）及びＨ２Ｏの
様な不純物がタンタル酸化膜内に発生する。この不純物
はキャパシタのリーク電流を増大させ、タンタル酸化膜
の誘電特性を低下させるため、大容量のキャパシタを得
にくい。
用いられる有機物であるＴａ（ＯＣ ２Ｈ５）５とＯ
２（或いはＮ２Ｏ）ガスとの反応により、炭素原子
（Ｃ）、炭素化合物（ＣＨ４、Ｃ２Ｈ４）及びＨ２Ｏの
様な不純物がタンタル酸化膜内に発生する。この不純物
はキャパシタのリーク電流を増大させ、タンタル酸化膜
の誘電特性を低下させるため、大容量のキャパシタを得
にくい。
【０００７】さらに、誘電体膜としてタンタル酸化膜を
用いる方法は、タンタル酸化膜の形成前に洗浄工程を行
ってから、別のｅｘｏ−ｓｉｔｕ工程を行う必要があ
り、タンタル酸化膜を２段階に蒸着する必要があり、タ
ンタル酸化膜を形成後、低温及び高温で２回に渡って熱
処理工程を行う必要がある。このため、工程が複雑にな
る。
用いる方法は、タンタル酸化膜の形成前に洗浄工程を行
ってから、別のｅｘｏ−ｓｉｔｕ工程を行う必要があ
り、タンタル酸化膜を２段階に蒸着する必要があり、タ
ンタル酸化膜を形成後、低温及び高温で２回に渡って熱
処理工程を行う必要がある。このため、工程が複雑にな
る。
【０００８】従って、本発明の目的は、リーク電流の発
生が少なくて高誘電率を有する誘電体膜を備える半導体
素子のキャパシタを提供することにある。
生が少なくて高誘電率を有する誘電体膜を備える半導体
素子のキャパシタを提供することにある。
【０００９】また、本発明の他の目的は、製造工程を単
純化することができる半導体素子のキャパシタの製造方
法を提供することにある。
純化することができる半導体素子のキャパシタの製造方
法を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成する為
に、本発明による半導体メモリ素子のキャパシタは、下
部電極と；下部電極上に形成される誘電体膜と；誘電体
膜上に形成される上部電極とを含み、この誘電体膜はＴ
ｉＯＮ膜であることを特徴とし、下部電極と誘電体膜と
の間には、シリコン窒化膜がさらに介在することが望ま
しく、下部電極は、表面にトポロジーを有するシリンダ
構造又は表面にトポロジーを有するスタック構造が好適
である。また、下部電極または上部電極がドープトポリ
シリコン膜で形成されていることが望ましく、上部電極
は金属層で形成されていることが好適であり、この金属
層は、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、Ｒｕ
Ｏ ２、Ｉｒ、ＩｒＯ２、Ｐｔのうちの何れかの金属によ
って形成されていれば良い。
に、本発明による半導体メモリ素子のキャパシタは、下
部電極と；下部電極上に形成される誘電体膜と；誘電体
膜上に形成される上部電極とを含み、この誘電体膜はＴ
ｉＯＮ膜であることを特徴とし、下部電極と誘電体膜と
の間には、シリコン窒化膜がさらに介在することが望ま
しく、下部電極は、表面にトポロジーを有するシリンダ
構造又は表面にトポロジーを有するスタック構造が好適
である。また、下部電極または上部電極がドープトポリ
シリコン膜で形成されていることが望ましく、上部電極
は金属層で形成されていることが好適であり、この金属
層は、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、Ｒｕ
Ｏ ２、Ｉｒ、ＩｒＯ２、Ｐｔのうちの何れかの金属によ
って形成されていれば良い。
【００１１】また、本発明における半導体メモリ素子の
キャパシタ製造方法は、半導体基板上に下部電極を形成
する下部電極形成段階と；下部電極上に誘電体膜として
ＴｉＯＮ膜を蒸着するＴｉＯＮ膜蒸着段階と；このＴｉ
ＯＮ膜上に上部電極を形成する段階とを含むことを特徴
とし、ＴｉＯＮ膜は、３００乃至６００℃を維持する低
圧化学蒸気デポジション（ｌｏｗ ｐｒｅｓｓｕｒｅ
ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏ
ｎ：ＬＰＣＶＤ）チャンバ内にて、前駆体を蒸気化した
Ｔｉ化学蒸気、ＮＨ３ガス及びＯ２ガスの化学反応によ
り形成されることが望ましく、ここで、ＮＨ３ガス及び
Ｏ２ガスはそれぞれ５乃至１０００ｓｃｃｍ供給され、
また、前駆体はＴｉ（ＯＣ３Ｈ７）４であることが好適
である。
キャパシタ製造方法は、半導体基板上に下部電極を形成
する下部電極形成段階と；下部電極上に誘電体膜として
ＴｉＯＮ膜を蒸着するＴｉＯＮ膜蒸着段階と；このＴｉ
ＯＮ膜上に上部電極を形成する段階とを含むことを特徴
とし、ＴｉＯＮ膜は、３００乃至６００℃を維持する低
圧化学蒸気デポジション（ｌｏｗ ｐｒｅｓｓｕｒｅ
ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏ
ｎ：ＬＰＣＶＤ）チャンバ内にて、前駆体を蒸気化した
Ｔｉ化学蒸気、ＮＨ３ガス及びＯ２ガスの化学反応によ
り形成されることが望ましく、ここで、ＮＨ３ガス及び
Ｏ２ガスはそれぞれ５乃至１０００ｓｃｃｍ供給され、
また、前駆体はＴｉ（ＯＣ３Ｈ７）４であることが好適
である。
【００１２】なお、上記キャパシタ製造方法において、
下部電極形成段階と；ＴｉＯＮ膜蒸着段階との間に、下
部電極表面に自然酸化膜の発生を阻止するための表面処
理をさらに行っても良く、この表面処理としては、ＮＨ
３ガスまたはＮ２／Ｈ２ガス雰囲気を持つプラズマを用
いたＬＰＣＶＤチャンバ内で、２００乃至６００℃で熱
処理するか、ＮＨ３ガス雰囲気を持つチャンバ内で、６
５０乃至９５０℃で急速熱窒化（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ｎｉｔｒｉｄａｔｉｏｎ：ＲＴＮ）処理する
か、ＮＨ３ガス雰囲気を持つ電気炉（ｆｕｒｎａｃｅ）
内で、６５０乃至９５０℃で熱処理することが好適であ
り、この場合、下部電極の表面をＨＦ蒸気（ＨＦ ｖａ
ｐｏｒ）、ＨＦ溶液（ｓｏｌｕｔｉｏｎ）またはＨＦを
含有する化合物を用いて洗浄し、洗浄工程の前または後
に、ＮＨ４ＯＨ溶液またはＨ２ＳＯ ４溶液等によって界
面処理をさらに行うことが望ましい。なお、表面処理と
しては、Ｎ２ＯまたはＯ２ガス雰囲気で熱処理されても
良い。
下部電極形成段階と；ＴｉＯＮ膜蒸着段階との間に、下
部電極表面に自然酸化膜の発生を阻止するための表面処
理をさらに行っても良く、この表面処理としては、ＮＨ
３ガスまたはＮ２／Ｈ２ガス雰囲気を持つプラズマを用
いたＬＰＣＶＤチャンバ内で、２００乃至６００℃で熱
処理するか、ＮＨ３ガス雰囲気を持つチャンバ内で、６
５０乃至９５０℃で急速熱窒化（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ｎｉｔｒｉｄａｔｉｏｎ：ＲＴＮ）処理する
か、ＮＨ３ガス雰囲気を持つ電気炉（ｆｕｒｎａｃｅ）
内で、６５０乃至９５０℃で熱処理することが好適であ
り、この場合、下部電極の表面をＨＦ蒸気（ＨＦ ｖａ
ｐｏｒ）、ＨＦ溶液（ｓｏｌｕｔｉｏｎ）またはＨＦを
含有する化合物を用いて洗浄し、洗浄工程の前または後
に、ＮＨ４ＯＨ溶液またはＨ２ＳＯ ４溶液等によって界
面処理をさらに行うことが望ましい。なお、表面処理と
しては、Ｎ２ＯまたはＯ２ガス雰囲気で熱処理されても
良い。
【００１３】また、上記キャパシタ製造方法において、
ＴｉＯＮ膜の形成段階と；上部電極の形成段階との間
に、非晶質状態のＴｉＯＮ膜をアニーリングする段階を
さらに行っても良い。この場合、ＴｉＯＮ膜のアニーリ
ング段階は、酸素を含有するガス雰囲気及び６５０乃至
９５０℃の温度で、ＲＴＮまたは電気炉でアニーリング
するか、窒素を含有するガス雰囲気及び６００乃至９５
０℃の温度で、ＲＴＮまたは電気炉で熱処理するか、ま
たは、ＮＨ３またはＮ２Ｏガス雰囲気及び２００乃至６
００℃の温度で熱処理することが好適である。
ＴｉＯＮ膜の形成段階と；上部電極の形成段階との間
に、非晶質状態のＴｉＯＮ膜をアニーリングする段階を
さらに行っても良い。この場合、ＴｉＯＮ膜のアニーリ
ング段階は、酸素を含有するガス雰囲気及び６５０乃至
９５０℃の温度で、ＲＴＮまたは電気炉でアニーリング
するか、窒素を含有するガス雰囲気及び６００乃至９５
０℃の温度で、ＲＴＮまたは電気炉で熱処理するか、ま
たは、ＮＨ３またはＮ２Ｏガス雰囲気及び２００乃至６
００℃の温度で熱処理することが好適である。
【００１４】さらにまた、本発明における半導体メモリ
素子のキャパシタ製造方法は、半導体基板上に下部電極
を形成する段階と；下部電極表面に自然酸化膜の発生を
阻止するための表面処理を行う段階と；下部電極上に有
機Ｔｉ金属前駆体を用いてＴｉＯＮ膜を蒸着する段階
と；ＴｉＯＮ膜を熱処理するアニーリング段階と；Ｔｉ
ＯＮ膜上に上部電極を形成する段階とを含み、前記Ｔｉ
ＯＮ膜は、３００乃至６００℃を維持するＬＰＣＶＤチ
ャンバ内で、有機Ｔｉ金属前駆体を蒸気化したＴｉ化学
蒸気、ＮＨ３ガス及びＯ２ガスの化学気相反応により形
成されることを特徴とし、この場合には、有機Ｔｉ金属
前駆体はＴｉ（ＯＣ３Ｈ７）４であることが望ましく、
ＮＨ３ガス及びＯ２ガスはそれぞれ５乃至１０００ｓｃ
ｃｍ供給されることが好適である。
素子のキャパシタ製造方法は、半導体基板上に下部電極
を形成する段階と；下部電極表面に自然酸化膜の発生を
阻止するための表面処理を行う段階と；下部電極上に有
機Ｔｉ金属前駆体を用いてＴｉＯＮ膜を蒸着する段階
と；ＴｉＯＮ膜を熱処理するアニーリング段階と；Ｔｉ
ＯＮ膜上に上部電極を形成する段階とを含み、前記Ｔｉ
ＯＮ膜は、３００乃至６００℃を維持するＬＰＣＶＤチ
ャンバ内で、有機Ｔｉ金属前駆体を蒸気化したＴｉ化学
蒸気、ＮＨ３ガス及びＯ２ガスの化学気相反応により形
成されることを特徴とし、この場合には、有機Ｔｉ金属
前駆体はＴｉ（ＯＣ３Ｈ７）４であることが望ましく、
ＮＨ３ガス及びＯ２ガスはそれぞれ５乃至１０００ｓｃ
ｃｍ供給されることが好適である。
【００１５】また、このようなキャパシタ製造方法にお
いて、下部電極の表面処理は、ＮＨ ３ガスまたはＮ２／
Ｈ２ガス雰囲気を持つプラズマを用いたＬＰＣＶＤチャ
ンバ内で、２００乃至６００℃で熱処理されるか、ＮＨ
３ガス雰囲気を持つチャンバ内で、６５０乃至９５０℃
でＲＴＮ処理するか、ＮＨ３ガス雰囲気を持つ電気炉内
で、６５０乃至９５０℃で熱処理されることが好適であ
り、ここでは、下部電極の表面をＨＦ蒸気、ＨＦ溶液ま
たはＨＦを含有する化合物を用いて洗浄し、洗浄工程の
前または後に、ＮＨ４ＯＨ溶液またはＨ２ＳＯ４溶液等
によって界面処理をさらに行うことが望ましい。なお、
下部電極の表面処理は、Ｎ２ＯまたはＯ ２ガス雰囲気で
熱処理されても良い。そして、このキャパシタ製造方法
における、ＴｉＯＮ膜のアニーリング段階は、酸素を含
有するガス雰囲気及び６５０乃至９５０℃の温度で、Ｒ
ＴＮまたは電気炉でアニーリングして結晶化するか、窒
素を含有するガス雰囲気及び６００乃至９５０℃の温度
で、ＲＴＮまたは電気炉で熱処理するか、ＮＨ３または
Ｎ２Ｏガス雰囲気及び２００乃至６００℃の温度で熱処
理することが好適である。
いて、下部電極の表面処理は、ＮＨ ３ガスまたはＮ２／
Ｈ２ガス雰囲気を持つプラズマを用いたＬＰＣＶＤチャ
ンバ内で、２００乃至６００℃で熱処理されるか、ＮＨ
３ガス雰囲気を持つチャンバ内で、６５０乃至９５０℃
でＲＴＮ処理するか、ＮＨ３ガス雰囲気を持つ電気炉内
で、６５０乃至９５０℃で熱処理されることが好適であ
り、ここでは、下部電極の表面をＨＦ蒸気、ＨＦ溶液ま
たはＨＦを含有する化合物を用いて洗浄し、洗浄工程の
前または後に、ＮＨ４ＯＨ溶液またはＨ２ＳＯ４溶液等
によって界面処理をさらに行うことが望ましい。なお、
下部電極の表面処理は、Ｎ２ＯまたはＯ ２ガス雰囲気で
熱処理されても良い。そして、このキャパシタ製造方法
における、ＴｉＯＮ膜のアニーリング段階は、酸素を含
有するガス雰囲気及び６５０乃至９５０℃の温度で、Ｒ
ＴＮまたは電気炉でアニーリングして結晶化するか、窒
素を含有するガス雰囲気及び６００乃至９５０℃の温度
で、ＲＴＮまたは電気炉で熱処理するか、ＮＨ３または
Ｎ２Ｏガス雰囲気及び２００乃至６００℃の温度で熱処
理することが好適である。
【００１６】
【発明の実施の形態】以下、添付図面に基づき、本発明
の好適な実施の形態につき詳細に説明する。 （第１の実施態様）図２を参照して、フィールド酸化膜
３１は公知の方式にて所定の電導性を有する半導体基板
３０の所定部分に形成される。底部にゲート絶縁膜３２
を含むゲート電極３３が半導体基板３０上の所定部分に
形成され、スペーサ３４はゲート電極３３の両側壁に公
知の方式にて形成される。接合領域３５はゲート電極３
３の両側の半導体基板３０に形成されてＭＯＳトランジ
スタが形成される。第１層間絶縁膜３６及び第２層間絶
縁膜３８はＭＯＳトランジスタの形成された半導体基板
３０に形成される。その後、接合領域３５のうちの何れ
かが露出するように第２及び第１層間絶縁膜３８、３６
がパターニングされ、ストリージノードコンタクトホー
ルＨが形成される。露出した接合領域３５とコンタクト
されるように表面にトポロジーを有するシリンダー形態
或いはスタック形態で下部電極４０が形成される。ＨＳ
Ｇ膜４１は下部電極４０の表面積を増大させる為に、公
知の方法にて下部電極４０の表面に形成される。
の好適な実施の形態につき詳細に説明する。 （第１の実施態様）図２を参照して、フィールド酸化膜
３１は公知の方式にて所定の電導性を有する半導体基板
３０の所定部分に形成される。底部にゲート絶縁膜３２
を含むゲート電極３３が半導体基板３０上の所定部分に
形成され、スペーサ３４はゲート電極３３の両側壁に公
知の方式にて形成される。接合領域３５はゲート電極３
３の両側の半導体基板３０に形成されてＭＯＳトランジ
スタが形成される。第１層間絶縁膜３６及び第２層間絶
縁膜３８はＭＯＳトランジスタの形成された半導体基板
３０に形成される。その後、接合領域３５のうちの何れ
かが露出するように第２及び第１層間絶縁膜３８、３６
がパターニングされ、ストリージノードコンタクトホー
ルＨが形成される。露出した接合領域３５とコンタクト
されるように表面にトポロジーを有するシリンダー形態
或いはスタック形態で下部電極４０が形成される。ＨＳ
Ｇ膜４１は下部電極４０の表面積を増大させる為に、公
知の方法にて下部電極４０の表面に形成される。
【００１７】その後、ＨＳＧ膜４１を含む下部電極４０
と以後形成される誘電体膜（図示なし）との間の界面
に、低誘電自然酸化膜の発生を阻止する為に、ＨＳＧ膜
４１を含む下部電極４０及び第２層間絶縁膜３８が表面
処理される。このような表面処理は種々の方法により行
われる。そのうちの一方法はｉｎ−ｓｉｔｕにてＮＨ３
ガスまたはＮ２／Ｈ２ガス雰囲気を持つＬＰＣＶＤ（ｌ
ｏｗ ｐｒｅｓｓｕｒｅｃｈｅｍｉｃａｌ ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ）チャンバ内でプラズマを用い
て２００乃至６００℃の温度で熱処理することである。
また、表面処理の他の方法はＮＨ３ガスの雰囲気及び６
５０乃至９５０℃温度でＲＴＮを行うか、或いは同じ条
件で電気炉で熱処理を行うことである。表面処理のまた
他の方法は下部電極の表面をＨＦ蒸気（ＨＦ ｖａｐｏ
ｒ）、ＨＦ溶液（ｓｏｌｕｔｉｏｎ）またはＨＦを含む
化合物によって洗浄処理を行うことである。このとき、
洗浄処理の前または後に、ＮＨ４ＯＨ溶液またはＨ２Ｓ
Ｏ４溶液等によって界面処理をさらに行うことができ
る。合わせて、Ｎ２ＯまたはＯ２ガス雰囲気で熱処理し
て、下部電極４０表面のダングリングボンドによる構造
的な欠陥及び不均一性を改善して、自然酸化膜の発生を
抑制することができる。ここで、ＮＨ３ガス雰囲気での
プラズマを用いた熱処理、ＲＴＮまたは電気炉での熱処
理を行った場合、ＨＳＧ膜４１を含む下部電極４０及び
第２層間絶縁膜３８上に自然的にシリコン窒化膜４２が
形成される。合わせて、表面処理により自然的にシリコ
ン窒化膜が形成されない場合、表面処理の後、人為的に
シリコン窒化膜４２がＨＳＧ膜４１を含む下部電極４０
及び第２層間絶縁膜３８上に蒸着される。
と以後形成される誘電体膜（図示なし）との間の界面
に、低誘電自然酸化膜の発生を阻止する為に、ＨＳＧ膜
４１を含む下部電極４０及び第２層間絶縁膜３８が表面
処理される。このような表面処理は種々の方法により行
われる。そのうちの一方法はｉｎ−ｓｉｔｕにてＮＨ３
ガスまたはＮ２／Ｈ２ガス雰囲気を持つＬＰＣＶＤ（ｌ
ｏｗ ｐｒｅｓｓｕｒｅｃｈｅｍｉｃａｌ ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ）チャンバ内でプラズマを用い
て２００乃至６００℃の温度で熱処理することである。
また、表面処理の他の方法はＮＨ３ガスの雰囲気及び６
５０乃至９５０℃温度でＲＴＮを行うか、或いは同じ条
件で電気炉で熱処理を行うことである。表面処理のまた
他の方法は下部電極の表面をＨＦ蒸気（ＨＦ ｖａｐｏ
ｒ）、ＨＦ溶液（ｓｏｌｕｔｉｏｎ）またはＨＦを含む
化合物によって洗浄処理を行うことである。このとき、
洗浄処理の前または後に、ＮＨ４ＯＨ溶液またはＨ２Ｓ
Ｏ４溶液等によって界面処理をさらに行うことができ
る。合わせて、Ｎ２ＯまたはＯ２ガス雰囲気で熱処理し
て、下部電極４０表面のダングリングボンドによる構造
的な欠陥及び不均一性を改善して、自然酸化膜の発生を
抑制することができる。ここで、ＮＨ３ガス雰囲気での
プラズマを用いた熱処理、ＲＴＮまたは電気炉での熱処
理を行った場合、ＨＳＧ膜４１を含む下部電極４０及び
第２層間絶縁膜３８上に自然的にシリコン窒化膜４２が
形成される。合わせて、表面処理により自然的にシリコ
ン窒化膜が形成されない場合、表面処理の後、人為的に
シリコン窒化膜４２がＨＳＧ膜４１を含む下部電極４０
及び第２層間絶縁膜３８上に蒸着される。
【００１８】図３を参照して、誘電体としてＴｉＯＮ膜
４３はＴｉ（ＯＣ３Ｈ７）４（ｔｉｔａｎｉｕｍｔｅｔ
ｒａ−ｉｓｏ−ｐｒｏｐｙｌａｔｅ）の様なチタン有機
金属物質を前駆体として用い、窒化膜４２表面にＬＰＣ
ＶＤ（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方式にて形成され
る。このとき、ＴｉＯＮ膜４３を形成するための反応
は、パティクルの残留を最小化する為に、チャンバ内の
気相反応（ｇａｓ ｐｈａｓｅ ｒｅａｃｔｉｏｎ）が
最大に抑制した状態でウェーハ表面のみで起こすように
する。ここで、Ｔｉ（ＯＣ３Ｈ７）４（ｔｉｔａｎｉｕ
ｍｔｅｔｒａ−ｉｓｏｐｒｏｐｙｌａｔｅ）の様なチタ
ン有機金属物質からなる前駆体は液状であるから、蒸気
状に変換した後、ＬＰＣＶＤチャンバ内に供給されるべ
きである。このとき、前駆体は次のような方法によりＴ
ｉ化学蒸気に変換される。すなわち、前駆体はＭＦＣ
（Ｍａｓｓ Ｆｌｏｗ Ｃｏｎｔｒｏｌｌｅｒ）の様な
流量調節器で流量が調節された後、蒸発管または蒸発器
に供給される。続いて、蒸発管または蒸発器に供給され
た前駆体は２００乃至３００℃の温度で蒸発され、Ｔｉ
化学蒸気が発生する。この様なＴｉ化学蒸気は反応ガス
のＮＨ３ガスと共に３００乃至６００℃を維持するＬＰ
ＣＶＤチャンバ内に供給される。そうすると、Ｔｉ化学
蒸気とＮＨ３ガスの表面反応によって非晶質状態のＴｉ
ＯＮ膜４３が形成される。
４３はＴｉ（ＯＣ３Ｈ７）４（ｔｉｔａｎｉｕｍｔｅｔ
ｒａ−ｉｓｏ−ｐｒｏｐｙｌａｔｅ）の様なチタン有機
金属物質を前駆体として用い、窒化膜４２表面にＬＰＣ
ＶＤ（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方式にて形成され
る。このとき、ＴｉＯＮ膜４３を形成するための反応
は、パティクルの残留を最小化する為に、チャンバ内の
気相反応（ｇａｓ ｐｈａｓｅ ｒｅａｃｔｉｏｎ）が
最大に抑制した状態でウェーハ表面のみで起こすように
する。ここで、Ｔｉ（ＯＣ３Ｈ７）４（ｔｉｔａｎｉｕ
ｍｔｅｔｒａ−ｉｓｏｐｒｏｐｙｌａｔｅ）の様なチタ
ン有機金属物質からなる前駆体は液状であるから、蒸気
状に変換した後、ＬＰＣＶＤチャンバ内に供給されるべ
きである。このとき、前駆体は次のような方法によりＴ
ｉ化学蒸気に変換される。すなわち、前駆体はＭＦＣ
（Ｍａｓｓ Ｆｌｏｗ Ｃｏｎｔｒｏｌｌｅｒ）の様な
流量調節器で流量が調節された後、蒸発管または蒸発器
に供給される。続いて、蒸発管または蒸発器に供給され
た前駆体は２００乃至３００℃の温度で蒸発され、Ｔｉ
化学蒸気が発生する。この様なＴｉ化学蒸気は反応ガス
のＮＨ３ガスと共に３００乃至６００℃を維持するＬＰ
ＣＶＤチャンバ内に供給される。そうすると、Ｔｉ化学
蒸気とＮＨ３ガスの表面反応によって非晶質状態のＴｉ
ＯＮ膜４３が形成される。
【００１９】これを具体的に説明すれば、図６に示すよ
うに、Ｔｉ（ＯＣ３Ｈ７）４蒸気は結合エネルギーの相
対的に小さい−Ｏ−Ｃ−基（結合エネルギー：９８，８
ｋｃａｌ／ｍｏｌ）の結合が絶えることで、イソプロピ
ルグループ（ｉｓｏｐｒｏｐｙｌ ｇｒｏｕｐ：ＣＨ３
−ＣＨ３−ＣＨ３）が解離される。また、ＮＨ３ガスは
チャンバ内でＮ基とＨ基に分解され、窒素（−Ｎ−また
は＝Ｎ−）はＴｉ−Ｏ−基と表面化学反応によりＴｉＯ
Ｎ膜４３が形成される。このとき、解離されたイソプロ
ピルグループは更にＣ−Ｈ（結合エネルギー：９８．８
ｋｃａｌ／ｍｏｌ）とＣ−Ｃ（結合エネルギー：９８．
８ｋｃａｌ／ｍｏｌ）に解離されて、Ｃ、ＣＯ、Ｃ
Ｏ２、ＣＨ４、Ｃ２Ｈ４、Ｈ２Ｏなどの様な副産物が発
生する。このとき、ＣＯ、ＣＯ２、ＣＨ４、Ｃ２Ｈ４、
Ｈ２Ｏ等の副産物はＴｉＯＮ膜の形成工程中に殆ど揮発
し、Ｃ成分のみが残留することになる。ここで、残留す
るＣ成分を除去する為に、本実施例でＴｉＯＮ膜の形成
工程中にさらにＯ２ガスが注入される。これにより、残
留するＣ成分はＯ２成分と結合して全て揮発されてしま
う。よって、ＴｉＯＮ膜内には炭素成分の不純物が存在
しなくなる。したがって、本発明のＴｉＯＮ膜では炭素
成分の不純物を除去するための別の熱処理工程が不要で
ある。ここで、ＮＨ３ガス及びＯ２ガスは各々５乃至１
０００ｓｃｃｍ範囲内に供給されることが望ましい。
うに、Ｔｉ（ＯＣ３Ｈ７）４蒸気は結合エネルギーの相
対的に小さい−Ｏ−Ｃ−基（結合エネルギー：９８，８
ｋｃａｌ／ｍｏｌ）の結合が絶えることで、イソプロピ
ルグループ（ｉｓｏｐｒｏｐｙｌ ｇｒｏｕｐ：ＣＨ３
−ＣＨ３−ＣＨ３）が解離される。また、ＮＨ３ガスは
チャンバ内でＮ基とＨ基に分解され、窒素（−Ｎ−また
は＝Ｎ−）はＴｉ−Ｏ−基と表面化学反応によりＴｉＯ
Ｎ膜４３が形成される。このとき、解離されたイソプロ
ピルグループは更にＣ−Ｈ（結合エネルギー：９８．８
ｋｃａｌ／ｍｏｌ）とＣ−Ｃ（結合エネルギー：９８．
８ｋｃａｌ／ｍｏｌ）に解離されて、Ｃ、ＣＯ、Ｃ
Ｏ２、ＣＨ４、Ｃ２Ｈ４、Ｈ２Ｏなどの様な副産物が発
生する。このとき、ＣＯ、ＣＯ２、ＣＨ４、Ｃ２Ｈ４、
Ｈ２Ｏ等の副産物はＴｉＯＮ膜の形成工程中に殆ど揮発
し、Ｃ成分のみが残留することになる。ここで、残留す
るＣ成分を除去する為に、本実施例でＴｉＯＮ膜の形成
工程中にさらにＯ２ガスが注入される。これにより、残
留するＣ成分はＯ２成分と結合して全て揮発されてしま
う。よって、ＴｉＯＮ膜内には炭素成分の不純物が存在
しなくなる。したがって、本発明のＴｉＯＮ膜では炭素
成分の不純物を除去するための別の熱処理工程が不要で
ある。ここで、ＮＨ３ガス及びＯ２ガスは各々５乃至１
０００ｓｃｃｍ範囲内に供給されることが望ましい。
【００２０】その後、図４に示す様に、非晶質状態のＴ
ｉＯＮ膜４３を結晶化しながら、ＴｉＯＮ膜４３の結合
構造を緻密化する為に、非晶質状態のＴｉＯＮ膜は酸素
を含むガス例えばＮ２ＯまたはＯ２雰囲気及び６００乃
至９５０℃の温度を維持するチャンバ内で３０秒乃至３
０分の間に、ｉｎ−ｓｉｔｕまたはｅｘｏ−ｓｉｔｕに
てＲＴＮまたは電気炉にて、アニーリングされる。また
他の結晶化方法として、非晶質状態のＴｉＯＮ膜は７０
０乃至９５０℃及び窒素を含むガス例えばＮＨ ３、Ｎ２
／Ｈ２、Ｎ２Ｏガス雰囲気で３０秒乃至３０分の間に、
ＲＴＮまたは電気炉方式にてアニーリングされる。これ
により、結晶化及び均一度の補強工程を同時に行うこと
ができる。
ｉＯＮ膜４３を結晶化しながら、ＴｉＯＮ膜４３の結合
構造を緻密化する為に、非晶質状態のＴｉＯＮ膜は酸素
を含むガス例えばＮ２ＯまたはＯ２雰囲気及び６００乃
至９５０℃の温度を維持するチャンバ内で３０秒乃至３
０分の間に、ｉｎ−ｓｉｔｕまたはｅｘｏ−ｓｉｔｕに
てＲＴＮまたは電気炉にて、アニーリングされる。また
他の結晶化方法として、非晶質状態のＴｉＯＮ膜は７０
０乃至９５０℃及び窒素を含むガス例えばＮＨ ３、Ｎ２
／Ｈ２、Ｎ２Ｏガス雰囲気で３０秒乃至３０分の間に、
ＲＴＮまたは電気炉方式にてアニーリングされる。これ
により、結晶化及び均一度の補強工程を同時に行うこと
ができる。
【００２１】続いて、図５に示す様に、上部電極４４は
結晶化したＴｉＯＮ膜４３ａ上に形成される。このと
き、上部電極４４はドープトポリシリコン膜または金属
層で形成されることができる。上部電極４４が金属層で
形成される場合、金属層はＴｉＮ、ＴａＮ、Ｗ、ＷＮ、
ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔの何れ
かの金属が選択される。合わせて、金属層はＬＰＣＶ
Ｄ、ＰＥＣＶＤ、ＲＦマグネチックスパッダリング法の
何れかにより形成される。
結晶化したＴｉＯＮ膜４３ａ上に形成される。このと
き、上部電極４４はドープトポリシリコン膜または金属
層で形成されることができる。上部電極４４が金属層で
形成される場合、金属層はＴｉＮ、ＴａＮ、Ｗ、ＷＮ、
ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔの何れ
かの金属が選択される。合わせて、金属層はＬＰＣＶ
Ｄ、ＰＥＣＶＤ、ＲＦマグネチックスパッダリング法の
何れかにより形成される。
【００２２】（第２の実施態様）本実施態様については
ＴｉＯＮ膜の後工程を説明する。その他の部分は第１の
実施態様と同様である。非晶質ＴｉＯＮ膜４３は２００
乃至６００℃の温度で、ＮＨ３、Ｎ２／Ｈ２またはＮ２
Ｏガス雰囲気でプラズマ処理される。これにより、非晶
質状態のＴｉＯＮ膜４３は、非晶質状態を維持しなが
ら、界面に発生するマイクロクラック及びピンホールの
様な構造欠陥が補強されて、均一度（ｈｏｍｏｇｅｎｉ
ｅｔｙ）が改善される。また、ＴｉＯＮ膜４３が非晶質
状態であっても、その誘電特性は結晶質状態のＴｉＯＮ
膜と同等であり、低温プラズマ処理によって膜質特性も
やはり安定する。
ＴｉＯＮ膜の後工程を説明する。その他の部分は第１の
実施態様と同様である。非晶質ＴｉＯＮ膜４３は２００
乃至６００℃の温度で、ＮＨ３、Ｎ２／Ｈ２またはＮ２
Ｏガス雰囲気でプラズマ処理される。これにより、非晶
質状態のＴｉＯＮ膜４３は、非晶質状態を維持しなが
ら、界面に発生するマイクロクラック及びピンホールの
様な構造欠陥が補強されて、均一度（ｈｏｍｏｇｅｎｉ
ｅｔｙ）が改善される。また、ＴｉＯＮ膜４３が非晶質
状態であっても、その誘電特性は結晶質状態のＴｉＯＮ
膜と同等であり、低温プラズマ処理によって膜質特性も
やはり安定する。
【００２３】
【発明の効果】以上、詳細に説明した様に、誘電体とし
てＴｉＯＮ膜を用いた本発明の半導体メモリ素子のキャ
パシタ及びキャパシタ製造方法は、次のような効果を奏
する。即ち、本発明によるＴｉＯＮ膜は、３０乃至３５
程度の高誘電率を持ちながら、Ｔｉ−Ｏ−Ｎの安定した
結合構造を有する。このため、ＮＯ膜に比べて誘電特性
が優れ、タンタル酸化膜に比べて安定した化学量論比を
有する。従って、本発明のキャパシタ製造方法では、化
学量論比を安定化させるための別の酸化工程が不要であ
り、本発明のキャパシタは、外部から印加される電気的
衝撃にも耐えることができ、絶縁破壊電圧（ｂｒｅａｋ
ｄｏｗｎ ｖｏｌｔａｇｅ）が高くて、リーク電流が非
常に低い。
てＴｉＯＮ膜を用いた本発明の半導体メモリ素子のキャ
パシタ及びキャパシタ製造方法は、次のような効果を奏
する。即ち、本発明によるＴｉＯＮ膜は、３０乃至３５
程度の高誘電率を持ちながら、Ｔｉ−Ｏ−Ｎの安定した
結合構造を有する。このため、ＮＯ膜に比べて誘電特性
が優れ、タンタル酸化膜に比べて安定した化学量論比を
有する。従って、本発明のキャパシタ製造方法では、化
学量論比を安定化させるための別の酸化工程が不要であ
り、本発明のキャパシタは、外部から印加される電気的
衝撃にも耐えることができ、絶縁破壊電圧（ｂｒｅａｋ
ｄｏｗｎ ｖｏｌｔａｇｅ）が高くて、リーク電流が非
常に低い。
【００２４】また、本発明におけるＴｉＯＮ膜は酸化反
応性が非常に低く、化学量論比を安定化させるための酸
化工程が行われないため、キャパシタの下部電極及び上
部電極との酸化反応が殆ど発生しない。よって、等価誘
電体膜の厚さを３５Å未満と薄く制御可能である。
応性が非常に低く、化学量論比を安定化させるための酸
化工程が行われないため、キャパシタの下部電極及び上
部電極との酸化反応が殆ど発生しない。よって、等価誘
電体膜の厚さを３５Å未満と薄く制御可能である。
【００２５】さらに、本発明のキャパシタ製造方法にお
けるＴｉＯＮ膜の蒸着時、膜内に不純物などが存在しな
いため、これを除去するための別の工程が不要になる。
従って、効率的な製造ができ、工程を単純化可能であ
る。
けるＴｉＯＮ膜の蒸着時、膜内に不純物などが存在しな
いため、これを除去するための別の工程が不要になる。
従って、効率的な製造ができ、工程を単純化可能であ
る。
【図１】従来の半導体メモリ素子のキャパシタの断面図
である。
である。
【図２】本発明による半導体メモリ素子のキャパシタの
製造方法を説明する工程別断面図である。
製造方法を説明する工程別断面図である。
【図３】同、キャパシタの製造方法を説明する図２の後
段の工程における断面図である。
段の工程における断面図である。
【図４】同、キャパシタの製造方法を説明する図３の後
段の工程における断面図である。
段の工程における断面図である。
【図５】同、キャパシタの製造方法を説明する図４の後
段の工程における断面図である。
段の工程における断面図である。
【図６】本発明によるＴｉＯＮ膜の蒸着工程の反応を示
す化学構造式を示す図である。
す化学構造式を示す図である。
３０ 半導体基板 ３１ フィールド酸化膜 ３２ ゲート絶縁膜 ３３ ゲート電極 ３４ スペーサ ３５ 接合領域 ３６ 第１層間絶縁膜 ３８ 第２層間絶縁膜 ４０ 下部電極 ４１ ＨＳＧ膜 ４２ シリコン窒化膜 ４３ 非晶質状態のＴｉＯＮ膜 ４３ａ 結晶質ＴｉＯＮ膜 ４４ 上部電極
Claims (34)
- 【請求項１】 半導体メモリ素子のキャパシタであっ
て、 下部電極と、下部電極上に形成される誘電体膜と、誘電
体膜上に形成される上部電極とを含み、 前記誘電体膜はＴｉＯＮ膜であることを特徴とする半導
体メモリ素子のキャパシタ。 - 【請求項２】 前記下部電極と誘電体膜との間には、シ
リコン窒化膜がさらに介在することを特徴とする請求項
１に記載の半導体メモリ素子のキャパシタ。 - 【請求項３】 前記下部電極は、表面にトポロジーを有
するシリンダ構造であることを特徴とする請求項１に記
載の半導体メモリ素子のキャパシタ。 - 【請求項４】 前記下部電極は、表面にトポロジーを有
するスタック構造であることを特徴とする請求項１に記
載の半導体メモリ素子のキャパシタ。 - 【請求項５】 前記下部電極または前記上部電極がドー
プトポリシリコン膜で形成されていることを特徴とする
請求項１に記載の半導体メモリ素子のキャパシタ。 - 【請求項６】 前記上部電極は、金属層で形成されてい
ることを特徴とする請求項１に記載の半導体メモリ素子
のキャパシタ。 - 【請求項７】 前記金属層は、ＴｉＮ、ＴａＮ、Ｗ、Ｗ
Ｎ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔの
うちの何れかの金属からなることを特徴とする請求項６
に記載の半導体メモリ素子のキャパシタ。 - 【請求項８】 半導体基板上に下部電極を形成する下部
電極形成段階と、 前記下部電極上に誘電体膜としてＴｉＯＮ膜を蒸着する
ＴｉＯＮ膜蒸着段階と、 前記ＴｉＯＮ膜上に上部電極を形成する段階とを含むこ
とを特徴とする半導体メモリ素子のキャパシタの製造方
法。 - 【請求項９】 前記ＴｉＯＮ膜は、３００乃至６００℃
を維持する低圧化学蒸気デポジション（ｌｏｗ ｐｒｅ
ｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒｄｅｐｏｓ
ｉｔｉｏｎ：ＬＰＣＶＤ）チャンバ内において、前駆体
を蒸気化したＴｉ化学蒸気、ＮＨ３ガス及びＯ２ガスの
化学反応により形成されることを特徴とする請求項８に
記載の半導体メモリ素子のキャパシタの製造方法。 - 【請求項１０】 前記ＮＨ３ガス及びＯ２ガスはそれぞ
れ５乃至１０００ｓｃｃｍ供給されることを特徴とする
請求項９に記載の半導体メモリ素子のキャパシタの製造
方法。 - 【請求項１１】 前記前駆体はＴｉ（ＯＣ３Ｈ７）４で
あることを特徴とする請求項９に記載の半導体メモリ素
子のキャパシタの製造方法。 - 【請求項１２】 前記下部電極形成段階と、前記ＴｉＯ
Ｎ膜蒸着段階との間において、前記下部電極表面に自然
酸化膜の発生を阻止するための表面処理をさらに行うこ
とを特徴とする請求項８に記載の半導体メモリ素子のキ
ャパシタの製造方法。 - 【請求項１３】 前記表面処理は、ＮＨ３ガスまたはＮ
２／Ｈ２ガス雰囲気を持つプラズマを用いたＬＰＣＶＤ
チャンバ内で、２００乃至６００℃で熱処理されること
を特徴とする請求項１２に記載の半導体メモリ素子のキ
ャパシタの製造方法。 - 【請求項１４】 前記表面処理は、ＮＨ３ガス雰囲気を
持つチャンバ内で、６５０乃至９５０℃で急速熱窒化
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｄａｔｉｏ
ｎ：ＲＴＮ）処理することを特徴とする請求項１２に記
載の半導体メモリ素子のキャパシタの製造方法。 - 【請求項１５】 前記表面処理は、ＮＨ３ガス雰囲気を
持つ電気炉（ｆｕｒｎａｃｅ）内で、６５０乃至９５０
℃で熱処理されることを特徴とする請求項１２に記載の
半導体メモリ素子のキャパシタの製造方法。 - 【請求項１６】 前記表面処理は、下部電極の表面をＨ
Ｆ蒸気（ＨＦ ｖａｐｏｒ）、ＨＦ溶液（ｓｏｌｕｔｉ
ｏｎ）またはＨＦを含有する化合物を用いて洗浄する洗
浄工程を含むことを特徴とする請求項１２に記載の半導
体メモリ素子のキャパシタの製造方法。 - 【請求項１７】 前記洗浄工程の前または後に、ＮＨ４
ＯＨ溶液またはＨ２ＳＯ４溶液等によって界面処理をさ
らに行うことを特徴とする請求項１６に記載の半導体メ
モリ素子のキャパシタの製造方法。 - 【請求項１８】 前記表面処理は、Ｎ２ＯまたはＯ２ガ
ス雰囲気で熱処理されることを特徴とする請求項１２に
記載の半導体メモリ素子のキャパシタの製造方法。 - 【請求項１９】 前記ＴｉＯＮ膜形成段階と、上部電極
形成段階との間に、非晶質状態のＴｉＯＮ膜をアニーリ
ングするアニーリング段階をさらに含むことを特徴とす
る請求項８に記載の半導体メモリ素子のキャパシタの製
造方法。 - 【請求項２０】 前記ＴｉＯＮ膜のアニーリング段階
は、酸素を含有するガス雰囲気及び６５０乃至９５０℃
の温度で、ＲＴＮまたは電気炉でアニーリングすること
を特徴とする請求項１９に記載の半導体メモリ素子のキ
ャパシタの製造方法。 - 【請求項２１】 前記ＴｉＯＮ膜のアニーリング段階
は、窒素を含有するガス雰囲気及び６００乃至９５０℃
の温度で、ＲＴＮまたは電気炉で熱処理することを特徴
とする請求項１９に記載の半導体メモリ素子のキャパシ
タの製造方法。 - 【請求項２２】 前記ＴｉＯＮ膜のアニーリング段階
は、ＮＨ３またはＮ２Ｏガス雰囲気及び２００乃至６０
０℃の温度で熱処理することを特徴とする請求項１９に
記載の半導体メモリ素子のキャパシタの製造方法。 - 【請求項２３】 半導体基板上に下部電極を形成する段
階と、 前記下部電極表面に自然酸化膜の発生を阻止するための
表面処理を行う段階と、 前記下部電極上に有機Ｔｉ金属前駆体を用いてＴｉＯＮ
膜を蒸着する段階と、 前記ＴｉＯＮ膜を熱処理するアニーリング段階と、 前記ＴｉＯＮ膜上に上部電極を形成する段階とを含み、 前記ＴｉＯＮ膜は、３００乃至６００℃を維持するＬＰ
ＣＶＤチャンバ内で、有機Ｔｉ金属前駆体を蒸気化した
Ｔｉ化学蒸気、ＮＨ３ガス及びＯ２ガスの化学気相反応
により形成されることを特徴とする半導体メモリ素子の
キャパシタの製造方法。 - 【請求項２４】 前記有機Ｔｉ金属前駆体はＴｉ（ＯＣ
３Ｈ７）４であることを特徴とする請求項２３に記載の
半導体メモリ素子のキャパシタの製造方法。 - 【請求項２５】 前記ＮＨ３ガス及びＯ２ガスはそれぞ
れ５乃至１０００ｓｃｃｍ供給されることを特徴とする
請求項２４に記載の半導体メモリ素子のキャパシタの製
造方法。 - 【請求項２６】 前記下部電極の表面処理は、ＮＨ３ガ
スまたはＮ２／Ｈ２ガス雰囲気を持つプラズマを用いた
ＬＰＣＶＤチャンバ内で、２００乃至６００℃で熱処理
されることを特徴とする請求項２３に記載の半導体メモ
リ素子のキャパシタの製造方法。 - 【請求項２７】 前記下部電極の表面処理は、ＮＨ３ガ
ス雰囲気を持つチャンバ内で、６５０乃至９５０℃でＲ
ＴＮ処理することを特徴とする請求項２３に記載の半導
体メモリ素子のキャパシタの製造方法。 - 【請求項２８】 前記下部電極の表面処理は、ＮＨ３ガ
ス雰囲気を持つ電気炉（ｆｕｒｎａｃｅ）内で、６５０
乃至９５０℃で熱処理されることを特徴とする請求項２
３に記載の半導体メモリ素子のキャパシタの製造方法。 - 【請求項２９】 前記表面処理は、下部電極の表面をＨ
Ｆ蒸気（ＨＦ ｖａｐｏｒ）、ＨＦ溶液（ｓｏｌｕｔｉ
ｏｎ）またはＨＦを含有する化合物を用いて洗浄する洗
浄段階を含むことを特徴とする請求項２３に記載の半導
体メモリ素子のキャパシタの製造方法。 - 【請求項３０】 前記洗浄工程の前または後に、ＮＨ４
ＯＨ溶液またはＨ２ＳＯ４溶液等によって界面処理をさ
らに行うことを特徴とする請求項２９に記載の半導体メ
モリ素子のキャパシタの製造方法。 - 【請求項３１】 前記下部電極の表面処理は、Ｎ２Ｏま
たはＯ２ガス雰囲気で熱処理されることを特徴とする請
求項２３に記載の半導体メモリ素子のキャパシタの製造
方法。 - 【請求項３２】 前記ＴｉＯＮ膜のアニーリング段階
は、酸素を含有するガス雰囲気及び６５０乃至９５０℃
の温度で、ＲＴＮまたは電気炉でアニーリングして結晶
化することを特徴とする請求項２３に記載の半導体メモ
リ素子のキャパシタの製造方法。 - 【請求項３３】 前記ＴｉＯＮ膜のアニーリング段階
は、窒素を含有するガス雰囲気及び６００乃至９５０℃
の温度で、ＲＴＮまたは電気炉で熱処理することを特徴
とする請求項２３に記載の半導体メモリ素子のキャパシ
タの製造方法。 - 【請求項３４】 前記ＴｉＯＮ膜のアニーリング段階
は、ＮＨ３またはＮ２Ｏガス雰囲気及び２００乃至６０
０℃の温度で熱処理することを特徴とする請求項２３に
記載の半導体メモリ素子のキャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024220A KR100335775B1 (ko) | 1999-06-25 | 1999-06-25 | 반도체 소자의 캐패시터 제조 방법 |
| KR1999/P24220 | 1999-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036031A true JP2001036031A (ja) | 2001-02-09 |
| JP4486735B2 JP4486735B2 (ja) | 2010-06-23 |
Family
ID=19595291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000190103A Expired - Fee Related JP4486735B2 (ja) | 1999-06-25 | 2000-06-23 | 半導体メモリ素子のキャパシタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6525364B1 (ja) |
| JP (1) | JP4486735B2 (ja) |
| KR (1) | KR100335775B1 (ja) |
| TW (1) | TW533583B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7763500B2 (en) | 2005-08-05 | 2010-07-27 | Elpida Memory, Inc. | Method for manufacturing semiconductor storage device comprising a slow cooling step |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335775B1 (ko) * | 1999-06-25 | 2002-05-09 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| KR100470389B1 (ko) * | 2002-05-18 | 2005-02-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR100562493B1 (ko) * | 2002-12-10 | 2006-03-21 | 삼성전자주식회사 | 커패시터 유전막을 갖는 반도체 소자 및 그 제조방법 |
| US7148118B2 (en) * | 2004-07-08 | 2006-12-12 | Micron Technology, Inc. | Methods of forming metal nitride, and methods of forming capacitor constructions |
| US7172947B2 (en) * | 2004-08-31 | 2007-02-06 | Micron Technology, Inc | High dielectric constant transition metal oxide materials |
| KR100655074B1 (ko) * | 2004-11-11 | 2006-12-11 | 삼성전자주식회사 | 스토리지 커패시터 및 그의 제조방법 |
| US7256415B2 (en) * | 2005-05-31 | 2007-08-14 | International Business Machines Corporation | Memory device and method of manufacturing the device by simultaneously conditioning transition metal oxide layers in a plurality of memory cells |
| US20080272421A1 (en) * | 2007-05-02 | 2008-11-06 | Micron Technology, Inc. | Methods, constructions, and devices including tantalum oxide layers |
| US8012532B2 (en) | 2007-12-18 | 2011-09-06 | Micron Technology, Inc. | Methods of making crystalline tantalum pentoxide |
| US8208241B2 (en) * | 2008-06-04 | 2012-06-26 | Micron Technology, Inc. | Crystallographically orientated tantalum pentoxide and methods of making same |
| US10361213B2 (en) * | 2016-06-28 | 2019-07-23 | Sandisk Technologies Llc | Three dimensional memory device containing multilayer wordline barrier films and method of making thereof |
| US10355139B2 (en) | 2016-06-28 | 2019-07-16 | Sandisk Technologies Llc | Three-dimensional memory device with amorphous barrier layer and method of making thereof |
| KR20220034574A (ko) * | 2020-09-11 | 2022-03-18 | 삼성전자주식회사 | 반도체 소자 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136035A (ja) * | 1985-12-10 | 1987-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05145016A (ja) * | 1991-11-20 | 1993-06-11 | Matsushita Electric Ind Co Ltd | 容量素子および容量素子用誘電体薄膜の製造方法 |
| JPH0714986A (ja) * | 1993-06-22 | 1995-01-17 | Toshiba Corp | 半導体装置の製造方法及びその製造装置 |
| JPH0766369A (ja) * | 1993-08-26 | 1995-03-10 | Nec Corp | 半導体装置の製造方法 |
| JPH07142598A (ja) * | 1993-11-12 | 1995-06-02 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
| JPH07263573A (ja) * | 1994-03-24 | 1995-10-13 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH09260600A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体メモリ素子の製造方法 |
| JPH1084089A (ja) * | 1996-06-24 | 1998-03-31 | Hyundai Electron Ind Co Ltd | 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法 |
| JPH10229080A (ja) * | 1996-12-10 | 1998-08-25 | Sony Corp | 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜 |
| JPH1117153A (ja) * | 1997-06-11 | 1999-01-22 | Hyundai Electron Ind Co Ltd | 半導体素子のキャパシタ形成方法 |
| JPH1161419A (ja) * | 1997-08-26 | 1999-03-05 | Murata Mfg Co Ltd | 誘電体薄膜の製造方法およびその製造装置 |
| JPH1174458A (ja) * | 1997-08-29 | 1999-03-16 | Nec Corp | 半導体装置及びその製造方法 |
| JPH11163282A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969197A (en) * | 1974-02-08 | 1976-07-13 | Texas Instruments Incorporated | Method for fabricating a thin film capacitor |
| US4130694A (en) | 1977-08-15 | 1978-12-19 | Bell Telephone Laboratories, Incorporated | Amorphous metal oxide material between electrodes of a cell |
| JPS6338248A (ja) | 1986-08-04 | 1988-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH01173622A (ja) | 1987-12-26 | 1989-07-10 | Fujitsu Ltd | 窒化膜の形成方法 |
| JP2829023B2 (ja) | 1989-02-28 | 1998-11-25 | 株式会社東芝 | 半導体集積回路用キャパシタ |
| JPH03203261A (ja) * | 1989-12-28 | 1991-09-04 | Sony Corp | 半導体装置 |
| JPH05308107A (ja) * | 1991-07-01 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置及びその製作方法 |
| JPH05167008A (ja) | 1991-12-12 | 1993-07-02 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH05335483A (ja) | 1992-05-29 | 1993-12-17 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH06163819A (ja) | 1992-11-18 | 1994-06-10 | Oki Electric Ind Co Ltd | 半導体装置のキャパシタ構造 |
| US5278091A (en) * | 1993-05-04 | 1994-01-11 | Micron Semiconductor, Inc. | Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node |
| JPH0714993A (ja) | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0745467A (ja) | 1993-07-26 | 1995-02-14 | Alps Electric Co Ltd | 誘電体およびこの誘電体を有するキャパシタ |
| US5330931A (en) | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
| US5508881A (en) | 1994-02-01 | 1996-04-16 | Quality Microcircuits Corporation | Capacitors and interconnect lines for use with integrated circuits |
| US5910021A (en) * | 1994-07-04 | 1999-06-08 | Yamaha Corporation | Manufacture of semiconductor device with fine pattens |
| US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
| US5663088A (en) * | 1995-05-19 | 1997-09-02 | Micron Technology, Inc. | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer |
| US5753945A (en) | 1995-06-29 | 1998-05-19 | Northern Telecom Limited | Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer |
| KR0155879B1 (ko) | 1995-09-13 | 1998-12-01 | 김광호 | 오산화 이탄탈륨 유전막 커패시터 제조방법 |
| US5612558A (en) * | 1995-11-15 | 1997-03-18 | Micron Technology, Inc. | Hemispherical grained silicon on refractory metal nitride |
| US5631188A (en) | 1995-12-27 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company Ltd. | Low voltage coefficient polysilicon capacitor |
| KR0186069B1 (ko) * | 1995-12-28 | 1999-03-20 | 문정환 | 스택형 디램 셀의 캐패시터 제조방법 |
| US5872415A (en) | 1996-08-16 | 1999-02-16 | Kobe Steel Usa Inc. | Microelectronic structures including semiconductor islands |
| US5776660A (en) | 1996-09-16 | 1998-07-07 | International Business Machines Corporation | Fabrication method for high-capacitance storage node structures |
| US5980977A (en) | 1996-12-09 | 1999-11-09 | Pinnacle Research Institute, Inc. | Method of producing high surface area metal oxynitrides as substrates in electrical energy storage |
| US5936831A (en) | 1997-03-06 | 1999-08-10 | Lucent Technologies Inc. | Thin film tantalum oxide capacitors and resulting product |
| US5977582A (en) | 1997-05-23 | 1999-11-02 | Lucent Technologies Inc. | Capacitor comprising improved TaOx -based dielectric |
| JP3149817B2 (ja) * | 1997-05-30 | 2001-03-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6020024A (en) * | 1997-08-04 | 2000-02-01 | Motorola, Inc. | Method for forming high dielectric constant metal oxides |
| US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| US5837576A (en) | 1997-10-31 | 1998-11-17 | Vanguard International Semiconductor Corporation | Method for forming a capacitor using a silicon oxynitride etching stop layer |
| TW357430B (en) | 1997-12-22 | 1999-05-01 | United Microelectronics Corp | Manufacturing method of capacitors |
| JPH11233723A (ja) | 1998-02-13 | 1999-08-27 | Sony Corp | 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法 |
| US6177305B1 (en) * | 1998-12-17 | 2001-01-23 | Lsi Logic Corporation | Fabrication of metal-insulator-metal capacitive structures |
| US6010942A (en) * | 1999-05-26 | 2000-01-04 | Vanguard International Semiconductor Corporation | Post chemical mechanical polishing, clean procedure, used for fabrication of a crown shaped capacitor structure |
| KR100335775B1 (ko) * | 1999-06-25 | 2002-05-09 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| US6780704B1 (en) * | 1999-12-03 | 2004-08-24 | Asm International Nv | Conformal thin films over textured capacitor electrodes |
-
1999
- 1999-06-25 KR KR1019990024220A patent/KR100335775B1/ko not_active IP Right Cessation
-
2000
- 2000-06-23 JP JP2000190103A patent/JP4486735B2/ja not_active Expired - Fee Related
- 2000-06-23 TW TW089112254A patent/TW533583B/zh not_active IP Right Cessation
- 2000-06-23 US US09/603,440 patent/US6525364B1/en not_active Expired - Lifetime
-
2003
- 2003-01-02 US US10/335,101 patent/US6787414B2/en not_active Expired - Fee Related
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136035A (ja) * | 1985-12-10 | 1987-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05145016A (ja) * | 1991-11-20 | 1993-06-11 | Matsushita Electric Ind Co Ltd | 容量素子および容量素子用誘電体薄膜の製造方法 |
| JPH0714986A (ja) * | 1993-06-22 | 1995-01-17 | Toshiba Corp | 半導体装置の製造方法及びその製造装置 |
| JPH0766369A (ja) * | 1993-08-26 | 1995-03-10 | Nec Corp | 半導体装置の製造方法 |
| JPH07142598A (ja) * | 1993-11-12 | 1995-06-02 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
| JPH07263573A (ja) * | 1994-03-24 | 1995-10-13 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH09260600A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体メモリ素子の製造方法 |
| JPH1084089A (ja) * | 1996-06-24 | 1998-03-31 | Hyundai Electron Ind Co Ltd | 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法 |
| JPH10229080A (ja) * | 1996-12-10 | 1998-08-25 | Sony Corp | 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜 |
| JPH1117153A (ja) * | 1997-06-11 | 1999-01-22 | Hyundai Electron Ind Co Ltd | 半導体素子のキャパシタ形成方法 |
| JPH1161419A (ja) * | 1997-08-26 | 1999-03-05 | Murata Mfg Co Ltd | 誘電体薄膜の製造方法およびその製造装置 |
| JPH1174458A (ja) * | 1997-08-29 | 1999-03-16 | Nec Corp | 半導体装置及びその製造方法 |
| JPH11163282A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7763500B2 (en) | 2005-08-05 | 2010-07-27 | Elpida Memory, Inc. | Method for manufacturing semiconductor storage device comprising a slow cooling step |
Also Published As
| Publication number | Publication date |
|---|---|
| US6787414B2 (en) | 2004-09-07 |
| JP4486735B2 (ja) | 2010-06-23 |
| US6525364B1 (en) | 2003-02-25 |
| KR100335775B1 (ko) | 2002-05-09 |
| US20030132474A1 (en) | 2003-07-17 |
| TW533583B (en) | 2003-05-21 |
| KR20010003785A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100351450B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US6355519B1 (en) | Method for fabricating capacitor of semiconductor device | |
| JP4441099B2 (ja) | 半導体素子のキャパシターの製造方法 | |
| JP2003100908A (ja) | 高誘電膜を備えた半導体素子及びその製造方法 | |
| KR100422565B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP4247421B2 (ja) | 半導体装置のキャパシターの製造方法 | |
| JP2001036031A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| US20030116795A1 (en) | Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film | |
| US6656788B2 (en) | Method for manufacturing a capacitor for semiconductor devices | |
| JP2001053253A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| US6740553B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US6410400B1 (en) | Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer | |
| JP2001203339A (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100359860B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US6448128B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JP2001057414A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| KR100431740B1 (ko) | 고유전막을 구비한 반도체소자 및 그 제조 방법 | |
| JP2001036046A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| KR100618684B1 (ko) | 티에이오엔 유전체막을 갖는 반도체 소자의 캐패시터 및그 제조방법 | |
| JP4223248B2 (ja) | 半導体素子の誘電膜形成方法 | |
| JP4531935B2 (ja) | 半導体メモリ素子のキャパシタ形成方法 | |
| JP2001053255A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| KR100882090B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JP2003007858A (ja) | 半導体素子のキャパシタ形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051102 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |