JPH05145016A - 容量素子および容量素子用誘電体薄膜の製造方法 - Google Patents
容量素子および容量素子用誘電体薄膜の製造方法Info
- Publication number
- JPH05145016A JPH05145016A JP3304437A JP30443791A JPH05145016A JP H05145016 A JPH05145016 A JP H05145016A JP 3304437 A JP3304437 A JP 3304437A JP 30443791 A JP30443791 A JP 30443791A JP H05145016 A JPH05145016 A JP H05145016A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gas
- titanium
- dielectric thin
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多結晶Ｓｉ／ＴｉＮ／ＴｉＯ構造を有し、良
質な界面状態を保ち、高容量で低リーク電流のキャパシ
ターを実現する。 【構成】 多結晶Ｓｉ１１上にＴｉＮ１３を形成した
後、表面から基板近傍近くまで熱酸化等の酸化処理によ
りＴｉＯ2膜１２を形成する。
質な界面状態を保ち、高容量で低リーク電流のキャパシ
ターを実現する。 【構成】 多結晶Ｓｉ１１上にＴｉＮ１３を形成した
後、表面から基板近傍近くまで熱酸化等の酸化処理によ
りＴｉＯ2膜１２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、主にＤＲＡＭを中心と
する半導体集積回路等の電子デバイスや電子部品の誘電
体薄膜とその製造方法に関するものである。
する半導体集積回路等の電子デバイスや電子部品の誘電
体薄膜とその製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体記憶装置の容量（キャパシ
タ）構造として、例えば図２に示すような構造を有す
る。これは次のような工程で形成される。まず記憶ノー
ドと呼ばれる電極を兼ねた多結晶Ｓｉ３０の熱酸化やＣ
ＶＤ法によってまず極薄ＳｉＯ2３１を形成する。その
後、例えば熱ＣＶＤ等によって窒化シリコン（Ｓｉ
2Ｎ3）３２を形成しさらにこの窒化シリコンをわずかに
熱酸化し再び極薄ＳｉＯ2３３を形成する。最後にセル
プレートと呼ばれる電極用の多結晶Ｓｉやタングステン
系の電極３４を形成し、このＳｉＯ2／ＳｉＮ／ＳｉＯ2
膜を誘電体として用いている。
タ）構造として、例えば図２に示すような構造を有す
る。これは次のような工程で形成される。まず記憶ノー
ドと呼ばれる電極を兼ねた多結晶Ｓｉ３０の熱酸化やＣ
ＶＤ法によってまず極薄ＳｉＯ2３１を形成する。その
後、例えば熱ＣＶＤ等によって窒化シリコン（Ｓｉ
2Ｎ3）３２を形成しさらにこの窒化シリコンをわずかに
熱酸化し再び極薄ＳｉＯ2３３を形成する。最後にセル
プレートと呼ばれる電極用の多結晶Ｓｉやタングステン
系の電極３４を形成し、このＳｉＯ2／ＳｉＮ／ＳｉＯ2
膜を誘電体として用いている。
【０００３】
【発明が解決しようとする課題】しかしながら、この様
な従来の絶縁膜では、例えば窒化シリコンの誘電率が小
さいため、近年の高集積化による面積の減少により必要
な容量確保が困難になってきた。それを解決するため、
酸化タンタル（Ｔａ2Ｏ5）や酸化チタン（ＴｉＯ 2）、
等の高誘電率薄膜を用いる方法が試されつつある。しか
しながら、これらの高誘電率薄膜を堆積形成し、容量部
を形成した場合、下部電極の多結晶Ｓｉと酸化物誘電体
膜との間で酸素の移動が生じ、酸素不足な酸化物誘電体
部分と不完全に酸化された酸化シリコン部分がそれぞれ
形成されてしまう。そのため、これらの不完全部分を介
してリーク電流が流れてしまったり、絶縁破壊が生じた
りしてしまった。そのため結果的に半導体記憶装置の容
量用誘電体としては実用化されていない状況にあった。
な従来の絶縁膜では、例えば窒化シリコンの誘電率が小
さいため、近年の高集積化による面積の減少により必要
な容量確保が困難になってきた。それを解決するため、
酸化タンタル（Ｔａ2Ｏ5）や酸化チタン（ＴｉＯ 2）、
等の高誘電率薄膜を用いる方法が試されつつある。しか
しながら、これらの高誘電率薄膜を堆積形成し、容量部
を形成した場合、下部電極の多結晶Ｓｉと酸化物誘電体
膜との間で酸素の移動が生じ、酸素不足な酸化物誘電体
部分と不完全に酸化された酸化シリコン部分がそれぞれ
形成されてしまう。そのため、これらの不完全部分を介
してリーク電流が流れてしまったり、絶縁破壊が生じた
りしてしまった。そのため結果的に半導体記憶装置の容
量用誘電体としては実用化されていない状況にあった。
【０００４】本発明は、この様な課題を解決することを
目的としている。
目的としている。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
めに、電極を兼ねる多結晶Ｓｉの表面層にあらかじめＴ
ｉＮ薄膜を形成しておき、その後熱酸化処理や陽極酸化
法、イオンドーピング法等により、ＴｉＮの表面付近の
一部をＴｉＯ2膜とすることによって、極薄い高誘電率
層を安定に制御性良く形成し、基板電極となる多結晶Ｓ
ｉ／ＴｉＮと誘電体膜（ＴｉＯ2）の界面は良質なま
ま、熱酸化により形成されたＴｉＯ2とする。
めに、電極を兼ねる多結晶Ｓｉの表面層にあらかじめＴ
ｉＮ薄膜を形成しておき、その後熱酸化処理や陽極酸化
法、イオンドーピング法等により、ＴｉＮの表面付近の
一部をＴｉＯ2膜とすることによって、極薄い高誘電率
層を安定に制御性良く形成し、基板電極となる多結晶Ｓ
ｉ／ＴｉＮと誘電体膜（ＴｉＯ2）の界面は良質なま
ま、熱酸化により形成されたＴｉＯ2とする。
【０００６】
【作用】従来の方法では、ＴｉＮ膜とＴｉＯ2の多層膜
を組み合わせて使用しており、さらに半導体記憶装置の
高集積化において要求される特性から、高誘電率のた
め、酸化タンタル薄膜を用いたり、窒化シリコンを用い
ていたが、下部電極多結晶Ｓｉ電極とこれら酸化物誘電
体との間で酸素の相互の移動による欠陥生成等により多
結晶シリコンと誘電体薄膜との界面付近でリーク電流の
増大していた。
を組み合わせて使用しており、さらに半導体記憶装置の
高集積化において要求される特性から、高誘電率のた
め、酸化タンタル薄膜を用いたり、窒化シリコンを用い
ていたが、下部電極多結晶Ｓｉ電極とこれら酸化物誘電
体との間で酸素の相互の移動による欠陥生成等により多
結晶シリコンと誘電体薄膜との界面付近でリーク電流の
増大していた。
【０００７】本発明では予めＴｉＮを形成しておき、表
面側の一部分を酸化チタン薄膜とすることによって、高
誘電率層を安定に制御性良く形成し、基板電極となる多
結晶Ｓｉ上のＴｉＮ膜が多結晶Ｓｉと誘電体膜との相互
作用を阻止する作用を有するため、界面付近は低欠陥を
維持しつつ、高誘電率化させ得る作用を有し、リーク電
流を増大させることなく容量を増大に作用するものであ
る。
面側の一部分を酸化チタン薄膜とすることによって、高
誘電率層を安定に制御性良く形成し、基板電極となる多
結晶Ｓｉ上のＴｉＮ膜が多結晶Ｓｉと誘電体膜との相互
作用を阻止する作用を有するため、界面付近は低欠陥を
維持しつつ、高誘電率化させ得る作用を有し、リーク電
流を増大させることなく容量を増大に作用するものであ
る。
【０００８】
【実施例】実施例として、本発明の方法を用いて誘電体
薄膜を形成した場合の例について示す。
薄膜を形成した場合の例について示す。
【０００９】以下図面に基づき、本発明の代表的な実施
例を示す。図１は本発明により実現された半導体記憶装
置の模式図である。電極を兼ねた多結晶Ｓｉ１１上へ例
えばＣＶＤ法や反応性スパッタ法によってＴｉＮ層を形
成する。その後、酸素雰囲気中での熱酸化処理や陽極酸
化法で表面酸化を行ない、ＴｉＯ2層１２を形成しこの
時下地の多結晶シリコンとＴｉＯ2との界面付近にはＴ
ｉＮ１３が残っており、ＴｉＯ2とＴｉＮの界面には微
視的に見るとＴｉＯＮのようなものも形成されるが、傾
斜構造となるので良好な界面状態となる。最後にセルプ
レート電極用の多結晶Ｓｉやタングステンシリサイド
（ＷＳｉ）等のタングステン系の電極１４を形成し、こ
のＴｉＯ2キャパシター用誘電体薄膜として用いてい
る。
例を示す。図１は本発明により実現された半導体記憶装
置の模式図である。電極を兼ねた多結晶Ｓｉ１１上へ例
えばＣＶＤ法や反応性スパッタ法によってＴｉＮ層を形
成する。その後、酸素雰囲気中での熱酸化処理や陽極酸
化法で表面酸化を行ない、ＴｉＯ2層１２を形成しこの
時下地の多結晶シリコンとＴｉＯ2との界面付近にはＴ
ｉＮ１３が残っており、ＴｉＯ2とＴｉＮの界面には微
視的に見るとＴｉＯＮのようなものも形成されるが、傾
斜構造となるので良好な界面状態となる。最後にセルプ
レート電極用の多結晶Ｓｉやタングステンシリサイド
（ＷＳｉ）等のタングステン系の電極１４を形成し、こ
のＴｉＯ2キャパシター用誘電体薄膜として用いてい
る。
【００１０】図３に、ＴｉＮを形成した後、酸素雰囲気
中で９００℃で熱酸化処理を行った時の、膜の誘電率の
変化を示している。図３から判るように、酸化処理時間
を変化させることによって容量が調節できることが判
る。もちろん酸化方法や熱酸化条件を変化させると、Ｔ
ｉＯ2層の厚さも変化する。図４はこの時のリーク電流
の変化を示しているが、ＴｉＮをある必要厚さ残してお
けば多結晶シリコンとＴｉＯ2には相互作用がないので
リーク電流の極端な増加は見られない。
中で９００℃で熱酸化処理を行った時の、膜の誘電率の
変化を示している。図３から判るように、酸化処理時間
を変化させることによって容量が調節できることが判
る。もちろん酸化方法や熱酸化条件を変化させると、Ｔ
ｉＯ2層の厚さも変化する。図４はこの時のリーク電流
の変化を示しているが、ＴｉＮをある必要厚さ残してお
けば多結晶シリコンとＴｉＯ2には相互作用がないので
リーク電流の極端な増加は見られない。
【００１１】本実施例は熱酸化法を用いた場合について
述べたが、いわゆる陽極酸化法や低加速のドーピングが
可能であればイオンドーピング法等でも同様な効果が得
られる。
述べたが、いわゆる陽極酸化法や低加速のドーピングが
可能であればイオンドーピング法等でも同様な効果が得
られる。
【００１２】
【発明の効果】先ず、酸化膜厚量を変化させることによ
って膜の誘電率が簡単に調節できる。さらには、このよ
うな製造方法を用いることによって、酸化を伴う熱処理
工程を行うため構造的変化が比較的にスム−ズに連続的
に生ずるため、膜の内部応力が非常に小さな膜を得るこ
とができ、欠陥生成を抑えることができ、また記憶ノー
ドと誘電体層との界面が最も理想的な熱酸化によるＴｉ
Ｎ／ＴｉＯ2の理想的界面状態を得ることができる。こ
れらの結果は、高誘電性と低リーク電流を備え持った高
性能な誘電体薄膜を実現できる効果を与えるものであ
る。
って膜の誘電率が簡単に調節できる。さらには、このよ
うな製造方法を用いることによって、酸化を伴う熱処理
工程を行うため構造的変化が比較的にスム−ズに連続的
に生ずるため、膜の内部応力が非常に小さな膜を得るこ
とができ、欠陥生成を抑えることができ、また記憶ノー
ドと誘電体層との界面が最も理想的な熱酸化によるＴｉ
Ｎ／ＴｉＯ2の理想的界面状態を得ることができる。こ
れらの結果は、高誘電性と低リーク電流を備え持った高
性能な誘電体薄膜を実現できる効果を与えるものであ
る。
【図１】本発明の一実施例における半導体記憶装置概略
図
図
【図２】従来の半導体記憶装置の概略図
【図３】酸化時間を変化させた時の、誘電率の変化を示
す図
す図
【図４】酸化時間を変化させた時の、リーク電流の変化
を示す図
を示す図
１１ 多結晶シリコン下部電極（記憶ノード） １２ ＴｉＯ2（ＴｉＮ層の表面を後熱酸化処理した
層） １３ ＴｉＮ層 １４ 多結晶シリコンもしくはタングステン電極（セル
プレート）
層） １３ ＴｉＮ層 １４ 多結晶シリコンもしくはタングステン電極（セル
プレート）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平尾 孝 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (10)
- 【請求項１】表面近傍がチタン、酸素、の２元素から構
成され、膜の極基板近傍付近が、少なくともチタン、窒
素の２元素もしくチタン、窒素、酸素の３元素が膜の基
本的骨格を成す誘電体薄膜からなる容量素子。 - 【請求項２】表面近傍がチタン、酸素、の２元素から構
成され、膜の極基板近傍付近が、少なくともチタン、窒
素の２元素もしくチタン、窒素、酸素の３元素が膜の基
本的骨格を成す誘電体薄膜を形成するに際し、均質な窒
化チタン（ＴｉＮ）薄膜を形成し、その後、前記薄膜を
酸素元素を含む雰囲気中で処理を行ない、表面近傍の一
部分を酸化し形成することを特徴とする誘電体薄膜の製
造方法。 - 【請求項３】酸化チタン層を形成する方法として、酸素
を含むガスのプラズマ分解およびイオン化を行い、１０
ｋＶ以下の加速電圧で加速打ち込むことを特徴とする請
求項１に記載の誘電体薄膜の製造方法。 - 【請求項４】酸化チタンを形成する方法として、酸素を
含む雰囲気で、少なくとも２００℃〜１０００℃で加熱
処理を行うことを特徴とする請求項１に記載の絶縁薄膜
の製造方法。 - 【請求項５】酸化チタン層を形成する処理方法として、
陽極酸化法でＴｉＮの一部を酸化しＴｉＯ2とすること
を特徴とする請求項１に記載の絶縁薄膜の製造方法。 - 【請求項６】窒化チタン薄膜の形成方法において、Ｔｉ
ターゲットを窒素雰囲気中で反応性スパッタリングさせ
て形成すること特徴とする請求項１に記載の誘電体薄膜
の製造方法。 - 【請求項７】窒化チタン薄膜の形成方法において、少な
くともモノシラン等の水素化シリコンガスと亜酸化窒素
（Ｎ2Ｏ）ガスや酸素ガスを用いて熱分解により形成す
ること特徴とする請求項１に記載の誘電体薄膜の製造方
法。 - 【請求項８】窒化チタン薄膜の形成方法において、少な
くとも塩化チタン（ＴｉＣｌ4）等のガスとアンモニア
（ＮＨ3）ガスや窒素ガスを用いて高周波、直流もしく
は交流電界によるプラズマ分解により、形成すること特
徴とする請求項１に記載の誘電体薄膜の製造方法。 - 【請求項９】窒化チタン薄膜の形成方法において、少な
くともモノシラン等の水素化シリコンガスとアンモニア
（ＮＨ3）ガスや窒素ガス（Ｎ2）を用いて短波長光によ
るプラズマ分解により、形成すること特徴とする請求項
１に記載の誘電体薄膜の製造方法。 - 【請求項１０】窒化チタン薄膜の製造方法において、マ
イクロ波の電子サイクロトロン共鳴（ＥＣＲ）吸収を利
用したプラズマ分解による前記薄膜の堆積過程におい
て、少なくとも水素化シリコン（ＳｉＨ4）等のガスと
亜酸化窒素（Ｎ2Ｏ）ガスの混合ガスを用いて形成する
こと特徴とする請求項１に記載の誘電体薄膜の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03304437A JP3106620B2 (ja) | 1991-11-20 | 1991-11-20 | 誘電体薄膜の製造方法及び容量素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03304437A JP3106620B2 (ja) | 1991-11-20 | 1991-11-20 | 誘電体薄膜の製造方法及び容量素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145016A true JPH05145016A (ja) | 1993-06-11 |
| JP3106620B2 JP3106620B2 (ja) | 2000-11-06 |
Family
ID=17933000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03304437A Expired - Fee Related JP3106620B2 (ja) | 1991-11-20 | 1991-11-20 | 誘電体薄膜の製造方法及び容量素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106620B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036031A (ja) * | 1999-06-25 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| KR100447981B1 (ko) * | 1996-12-27 | 2005-06-08 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터및그의제조방법 |
-
1991
- 1991-11-20 JP JP03304437A patent/JP3106620B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447981B1 (ko) * | 1996-12-27 | 2005-06-08 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터및그의제조방법 |
| JP2001036031A (ja) * | 1999-06-25 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP4486735B2 (ja) * | 1999-06-25 | 2010-06-23 | 株式会社ハイニックスセミコンダクター | 半導体メモリ素子のキャパシタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3106620B2 (ja) | 2000-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075691A (en) | Thin film capacitors and process for making them | |
| CN100356518C (zh) | 介电层的沉积方法 | |
| US6548368B1 (en) | Method of forming a MIS capacitor | |
| JPH0869998A (ja) | 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法 | |
| JP2000124425A (ja) | 高誘電体多層膜を利用したセルキャパシタ及びその製造方法 | |
| US5444006A (en) | Method of manufacturing a capacitor in a semiconductor memory device | |
| JPH1117153A (ja) | 半導体素子のキャパシタ形成方法 | |
| JP2000208744A (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| KR20010021015A (ko) | 반도체 장치 및 집적회로 장치의 제조 방법 | |
| US5470398A (en) | Dielectric thin film and method of manufacturing same | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| KR100293713B1 (ko) | 메모리소자의 커패시터 제조방법 | |
| KR100252055B1 (ko) | 커패시터를 포함하는 반도체장치 및 그 제조방법 | |
| JPH05145016A (ja) | 容量素子および容量素子用誘電体薄膜の製造方法 | |
| US6893963B2 (en) | Method for forming a titanium nitride layer | |
| JP2001053255A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| US20020016037A1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100308885B1 (ko) | 캐패시터절연막형성방법 | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| KR20030085822A (ko) | 반도체 소자용 커패시터 제조방법 | |
| KR100231604B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JP4051922B2 (ja) | 五酸化タンタルからなるｍｉｓキャパシタの製造方法 | |
| KR20000027836A (ko) | 반도체장치의 캐퍼시터 형성방법 | |
| KR100549567B1 (ko) | 반도체장치의 캐퍼시터 형성방법 | |
| US20070040287A1 (en) | Method for forming capacitor in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |