JP4441099B2 - 半導体素子のキャパシターの製造方法 - Google Patents

半導体素子のキャパシターの製造方法 Download PDF

Info

Publication number
JP4441099B2
JP4441099B2 JP2000341352A JP2000341352A JP4441099B2 JP 4441099 B2 JP4441099 B2 JP 4441099B2 JP 2000341352 A JP2000341352 A JP 2000341352A JP 2000341352 A JP2000341352 A JP 2000341352A JP 4441099 B2 JP4441099 B2 JP 4441099B2
Authority
JP
Japan
Prior art keywords
forming
capacitor
gas
lower electrode
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000341352A
Other languages
English (en)
Other versions
JP2001203330A (ja
Inventor
起 正 李
光 ▲チョル▼ 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001203330A publication Critical patent/JP2001203330A/ja
Application granted granted Critical
Publication of JP4441099B2 publication Critical patent/JP4441099B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体素子のキャパシターの製造方法に関するもので、より詳しくは、半導体素子に要求される充電容量を十分に確保するとともに優秀な電気的特性を得ることができる半導体素子のキャパシターの製造方法に関するものである。
【０００２】
【従来の技術】
一般に、微細化した半導体工程技術の発達によりメモリ製品の高集積化が加速化するにつれて、単位セルの面積が大きく減少することはもちろん、動作電圧の低電圧化がなされている。
【０００３】
しかし、記憶素子の動作に必要な充電容量においては、セル面積の減少にもかかわらず、ソフトエラー（soft error）の発生とリフレッシュ時間（refresh time）の短縮を防止するため、２５fF/cell以上の十分な充電容量が要求されている。
【０００４】
従来、窒化膜／酸化膜（ＮＯ）構造のように、窒化膜を誘電体として使用しているＤＲＡＭ用キャパシターの場合には、有効表面積を増大させて充電容量を確保するため、下部電極を三次元構造に形成するか、又は下部電極の高さを高めている。
【０００５】
しかし、下部電極を三次元構造に形成することは、工程上の難しさのため、充電容量を確保することに限界がある。
【０００６】
また、下部電極の高さを増大させるのは、高さが増加するにしたがって生ずるセル地域と周辺回路地域間の段差により、後続露光工程時、焦点深度（Depth of Focus）が確保されていなくて、配線工程後の集積工程時に悪影響を及ぼすことになる。
【０００７】
したがって、従来のＮＯ構造のキャパシターによっては、２５６Ｍ以上の次世代ＤＲＡＭ素子に必要な充電容量を確保することに限界がある。
【０００８】
最近では、このようなＮＯキャパシターの限界を克服するため、誘電率が４〜５であるＮＯ薄膜の代わりに、誘電率が２５〜２７であるＴａ2Ｏ5薄膜を誘電体膜として用いるＴａ2Ｏ5キャパシターが開発されている。
【０００９】
しかし、Ｔａ2Ｏ5薄膜は不安定な化学量論比を持っているため、ＴａとＯの組成比の差に起因した置換型Ｔａ原子が薄膜内に存在することになる。
【００１０】
すなわち、Ｔａ2Ｏ5薄膜は、物質自体の不安定な化学的組成比のため、薄膜内には酸素空孔（Oxygen vacancy）状態の置換型Ｔａ原子が常に局部的に存在するしかない。
【００１１】
特に、Ｔａ2Ｏ5薄膜の酸素空孔の数は成分の含量と結合程度によって、多少違いがあり得るが、全く除去することはできない。
【００１２】
その結果、キャパシターの漏洩電流を防止するため、Ｔａ2Ｏ5薄膜の不安定な化学量論比を安定化させて、誘電体薄膜内に残存する置換型Ｔａ原子を酸化させる別途の酸化工程が必要である。
【００１３】
また、Ｔａ2Ｏ5薄膜は上部電極及び下部電極として使用されるポリシリコン（オキサイド系電極）又はＴｉＮ（金属系電極）との酸化反応性が高いため、薄膜内に存在する酸素が界面に移動して低誘電酸化層を形成するとともに界面の均質性を大きく低下させる。
【００１４】
そして、薄膜の形成時、Ｔａ2Ｏ5薄膜の前駆体であるＴａ（ＯＣ2Ｈ5）の有機物とＯ2又はＮ2Ｏガスの反応により、不純物である炭素（Ｃ）原子とＣＨ4、Ｃ2Ｈ4などのような炭素化合物及び水分（Ｈ2Ｏ）がともに存在することになる。
【００１５】
結局、Ｔａ2Ｏ5薄膜内に不純物として存在する炭素原子、イオンとラジカル（Radical）により、キャパシターの漏洩電流が増加し、誘電特性が劣化する問題点が発生する。
【００１６】
【発明が解決しようとする課題】
したがって、本発明は前記従来の諸般問題点を解決するためにされたもので、本発明の目的は、高集積素子に要求される充電容量を十分に確保するとともに優秀な電気的特性を得ることができる半導体素子のキャパシターの製造方法を提供することにある。
【００１７】
また、本発明のほかの目的は、下部電極の面積を増加させるためのいろいろの複雑なキャパシターの製造工程を省略して単位工程数を減少させ単位工程時間を短縮させることで、生産原価を節減し得る半導体素子のキャパシターの製造方法を提供することにある。
【００１８】
また、本発明の更にほかの目的は、誘電体膜の形成前に実施する熱処理及び酸化工程を省略して原価を節減するとともに生産性を向上させ得る半導体素子のキャパシターの製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
前記目的を達成するための本発明による半導体素子のキャパシターの製造方法は、半導体素子を形成するためのシリコン基板及び酸化膜からなる構造物が形成された半導体基板上に下部電極を形成する段階と、前記下部電極上に非晶質ＴａＯＮ薄膜を、Ｔａ化合物の蒸気ガスと反応ガスであるＮＨ ３ ガス又はＯ ２ ガスを３００〜６００℃の温度及び１０torr以下の圧力に維持された低圧化学気相蒸着チャンバー内に流量調節器を通じて定量供給して、半導体基板上で起こる表面化学反応により５０〜１５０Åの厚さに形成した後、３００〜５００℃の温度でＵＶ−Ｏ ３ を用いて実施する低温熱処理、及び前記低温熱処理後に６５０〜９５０℃の温度及びＮ ２ Ｏ、Ｏ ２ 又はＮ ２ ガス雰囲気の電気炉で実施する高温熱処理によりＴａＯＮ誘電体膜を形成する段階と、前記ＴａＯＮ誘電体膜上に上部電極を形成する段階とをその順序で行うことを特徴とする。
【００２０】
また、本発明による半導体素子のキャパシターの製造方法は、半導体素子を形成するためのシリコン基板及び酸化膜からなる構造物が形成された半導体基板上に下部電極を形成する段階と、前記下部電極上に非晶質ＴａＯＮ薄膜を、Ｔａ化合物の蒸気ガスと反応ガスであるＮＨ ３ ガス又はＯ ２ ガスを３００〜６００℃の温度及び１０torr以下の圧力に維持された低圧化学気相蒸着チャンバー内に流量調節器を通じて定量供給して、半導体基板上で起こる表面化学反応により５０〜１５０Åの厚さに形成した後、３００〜５００℃の温度で実施する低温熱処理、及び前記低温熱処理後に６５０〜９５０℃の温度で実施する高温熱処理によりＴａＯＮ誘電体膜を形成する段階と、前記ＴａＯＮ誘電体膜上に上部電極を形成する段階とをその順序で行うことを特徴とする。
【００２１】
また、本発明による半導体素子のキャパシターの製造方法は、半導体素子を形成するためのシリコン基板及び酸化膜からなる構造物が形成された半導体基板上に下部電極を形成する段階と、前記下部電極の表面を窒化処理して窒化膜を形成する段階と、前記下部電極上に非晶質ＴａＯＮ薄膜を、Ｔａ化合物の蒸気ガスと反応ガスであるＮＨ ３ ガス又はＯ ２ ガスを３００〜６００℃の温度及び１０torr以下の圧力に維持された低圧化学気相蒸着チャンバー内に流量調節器を通じて定量供給して、半導体基板上で起こる表面化学反応により５０〜１５０Åの厚さに形成した後、３００〜５００℃の温度で実施する低温熱処理、及び前記低温熱処理後に６５０〜９５０℃の温度で実施する高温熱処理によりＴａＯＮ誘電体膜を形成する段階と、前記ＴａＯＮ誘電体膜上に上部電極を形成する段階とをその順序で行うことを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明による半導体素子のキャパシターの製造方法を添付図面に基づいて詳細に説明する。
【００２３】
図１ないし図４は本発明による半導体素子のキャパシターの製造方法を説明するための半導体素子の断面図である。
【００２４】
本発明による半導体素子のキャパシターの製造方法は、図１に示すように、まず半導体素子を形成するためのいろいろの構造（図示せず）が形成された半導体基板１１上に層間絶縁膜１２を形成し、前記層間絶縁膜１２内に、前記下部電極を接触させるためのコンタクト（図示せず）を形成してもよい。
【００２５】
半導体素子を形成するためのいろいろの構造物として、例えば、シリコン基板と酸化膜などを例示することができる。
【００２６】
その後、前記コンタクトを含む層間絶縁膜１２の上面に下部電極用導電物質層を形成し、これをパターニングして、キャパシターの下部電極１３を形成する。
【００２７】
この際に、前記下部電極１３は、例えば、ドープトポリシリコン、ドープト非晶質シリコンのようなシリコン系物質で形成するか、又はＴｉＮ、ＴａＮ、Ｗ，ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔのような金属系物質のいずれか１種を使って形成することができる。
【００２８】
また、前記下部電極１３は、簡単なスタック構造(simple stacked structure)又は図面に示すシリンダ構造を基本とする二重及び三重構造のような多様な三次元構造を形成して有効表面積を増大させるか、半球形ポリシリコンを更に形成して有効表面積を増大させることもできる。
【００２９】
その後、図２に示すように、前記下部電極１３の表面を窒化（nitridation）させて、前記下部電極１３の表面に窒化膜１４を薄く形成してもよい。窒化膜の厚さは、5〜15Åである。窒化膜の厚さは、好ましくは約10Åである。
【００３０】
この際に、前記窒化膜１４は、後続工程で行われるキャパシターの誘電体膜の形成時又は後続の熱工程により、誘電体膜と下部電極との界面に低誘電率を有する自然酸化膜（ＳｉＯ2）が生成することを防止する役割をする。
【００３１】
また、前記窒化膜１４は、低圧化学気相蒸着（ＬＰＣＶＤ）チャンバーでの誘電体膜の形成前、イン−シチュー（In-situ）又はエキス−シチュー（Ex-situ）状態でプラズマを放電させてＮＨ3ガス又はＮ2／Ｈ2ガス雰囲気で窒化させることで形成することができる。
【００３２】
この際に、前記半導体基板１１は３００〜５００℃の温度に維持することが好ましい。
【００３３】
そして、前記窒化膜１４は、プラズマを使って窒化させる方法の代わりに、急速熱工程（Rapid Thermal Process；ＲＴＰ）を用いて６５０〜９５０℃の温度及びＮＨ3ガス雰囲気でアニーリングして形成するか、又は電気炉を用いて５００〜１０００℃の温度及びＮＨ3ガス雰囲気で形成することもできる。
【００３４】
一方、前記後続工程で行われるキャパシターの誘電体膜の形成時又は後続の熱工程により誘電体膜と下部電極との界面に低誘電率を有する自然酸化膜（ＳｉＯ2）が生成することを防止するため、窒化膜１４を形成する代わりに、前記下部電極１３の表面をＨＦ蒸気（ＨＦ vapor）又はＨＦ溶液を使って自然酸化膜を除去し誘電体膜を形成することもできる。
【００３５】
また、前記窒化膜１４の代わりに、ＨＦ化合物を用いる下部電極１３の表面処理の前後に界面を洗浄するか、又は均一性（uniformity）を向上させる目的でＮＨ4ＯＨ溶液又はＨ2ＳＯ4溶液などの化合物を使って界面処理を行った後、誘電体膜を形成することもできる。
【００３６】
そして、前述したように、キャパシターの誘電体膜の形成前に酸化抵抗性を増大させるため、プラズマ又は急速熱処理工程（ＲＴＰ）を用いてＮＨ3ガス又はＮ2／Ｈ2ガス雰囲気で下部電極１３の表面を３００〜９５０℃の温度範囲で窒化させるか、又はＮＯ2又はＯ2ガス雰囲気で熱処理してダングリングボンド(dangling bond)に起因する構造的欠陥ないし構造的不均一性を改善して漏洩電流特性を向上させることができる。
【００３７】
次いで、図３に示すように、前記窒化膜１４を含む全体構造の上部面にキャパシターの誘電体膜として使用するためのＴａＯＮ薄膜１５を形成する。
【００３８】
この際に、前記ＴａＯＮ薄膜１５は、Ｔａ化合物の蒸気ガスと反応ガスであるＮＨ3ガスの１０〜１０００sccm又はＯ2ガスの０〜３００sccmをＭＦＣ（Mass Flow Controller）のような流量調節器により３００〜６００℃の温度と１０torr以下の圧力に維持された低圧化学気相蒸着チャンバー内に定量供給して、ウェーハ上で起こる表面化学反応により厚さ５０〜１５０Åの非晶質薄膜を形成した後、低温熱工程及び高温熱工程を実施することにより形成することができる。
【００３９】
また、前記Ｔａ化合物蒸気ガスは、９９．９９％以上のＴａ（ＯＣ2Ｈ5）5溶液をＭＦＣのような流量調節器を使って、１５０〜２００℃の温度に維持されている蒸発器又は蒸発管内に１００mg/min以下で定量供給することができる。
【００４０】
この際に、オリフィス又はノズルを含む蒸発器はもちろん、Ｔａ蒸発器の流路となる供給管はＴａ蒸気の凝縮を防止するため、１５０〜２００℃の温度範囲を常に維持させるのが好ましい。
【００４１】
また、前記ＴａＯＮ薄膜１５を形成する工程において、非晶質薄膜を形成した後に実施する低温熱工程は、３００〜５００℃の温度でＵＶ−Ｏ3を使う、即ち、Ｏ3雰囲気下でＵＶ照射を行ってもよい。
【００４２】
この際に、前記低温熱工程により、非晶質状態のＴａＯＮ薄膜１５内の置換型Ｔａ原子に残っている酸素空孔と炭素不純物が酸化されるので、漏洩電量の発生要因が除去される。
【００４３】
そして、前記低温熱工程後に実施する高温熱工程は６５０〜９５０℃の温度とＮ2Ｏ、Ｏ2又はＮ2ガス雰囲気の電気炉で５〜３０分間実施するのが好ましい。
【００４４】
この際に、前記高温熱工程は、前記低温熱工程後にも非晶質状態のＴａＯＮ薄膜１５内に残っている揮発性炭素化合物を除去して漏洩電流の発生を防止することはもちろん、前記非晶質状態のＴａＯＮ薄膜１５の結晶化を誘導して誘電率を増大させる。
【００４５】
次いで、図４に示すように、前記ＴａＯＮ薄膜１５上に上部電極１６を形成してキャパシターを完成する。
【００４６】
この際に、前記上部電極１６としては、例えば、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔのような金属系物質のいずれか１種で金属物質層１６ａを形成して上部電極を形成することができる。金属物質層１６aの厚さは、特に制限されないが、１００〜６００Åである。
【００４７】
また、前記上部電極１６のほかの実施例として、前記ＴａＯＮ薄膜１５上に金属物質層１６ａをまず１００〜６００Åの厚さに形成した後、前記金属物質層１６ａ上に、後続熱工程によりキャパシターの電気的特性の劣化を防止するための緩衝層としてドープトポリシリコン層１６ｂを積層して上部電極を形成することで、キャパシターの製造を完了する方法を例示することができる。ドープトポリシリコン層の厚さは、500〜1500Åである。ドープトポリシリコン層の厚さは、好ましくは約1000Åである。
【００４８】
【発明の効果】
以上説明したように、本発明による半導体素子のキャパシターの製造方法によると、つぎのような効果がある。
【００４９】
本発明による半導体素子のキャパシターの製造方法においては、キャパシターの誘電体膜として使用されるＴａＯＮ薄膜の誘電率が２３〜２５である。
【００５０】
したがって、本発明におけるＴａＯＮ薄膜は、従来のＮＯ薄膜に比べ、誘電率が高く、化学的結合構造も従来のＴａ2Ｏ5薄膜より安定したＴａ−Ｏ−Ｎ結合構造を持っているため、外部から加わる電気的衝撃にも強い。
【００５１】
特に、Ｔａ2Ｏ5誘電体より誘電率は低いが、Ｔａ2Ｏ5薄膜の蒸着及び後続熱処理過程で上部及び下部電極との界面で起こる酸化反応を効果的に抑制することができる。
【００５２】
すなわち、本発明におけるＴａＯＮ薄膜は、従来の誘電膜の不安定な化学量論比のために発生する酸素空孔及び炭素不純物により漏洩電流が発生する問題点を解決することができる。
【００５３】
本発明においては、下部電極と誘電体膜との界面で発生する低誘電酸化膜の形成を抑制し得るため、不均一な酸化膜が形成することにより漏洩電流が発生することを防ぐことができ、キャパシターの有効酸化膜の厚さを３５Å未満に薄く制御することができる。
【００５４】
また、本発明においては、ＴａＯＮ薄膜を誘電体膜として使用することにより、単位セルの面積が減少するにもかかわらず、２５６Ｍ級以上の次世代ＤＲＡＭ製品に必要な２５fF/cell以上の充電容量値を十分に得ることができる。
【００５５】
したがって、本発明においては、ＴａＯＮ薄膜を誘電体膜として使用することにより、キャパシターを簡単なスタック（stack）構造に形成しても十分な充電容量が得られるため、従来のように、下部電極の面積を増加させるための二重又は三重構造の複雑なキャパシターのモジュールが不要であるので、単位工程数の減少、工程時間の短縮及び生産原価の節減の効果がある。
【００５６】
一方、本発明は、従来のＴａ2Ｏ5キャパシターの製造工程のような、Ｔａ2Ｏ5蒸着前処理工程で実施する急速熱処理（ＲＴＡ）工程と多段階低温酸化工程が全く不要であるので、原価の節減及び生産性側面での経済的な効果がある。
【図面の簡単な説明】
【図１】本発明による半導体素子のキャパシターの製造方法を説明する半導体素子の断面図である。
【図２】本発明による半導体素子のキャパシターの製造方法を説明する半導体素子の断面図である。
【図３】本発明による半導体素子のキャパシターの製造方法を説明する半導体素子の断面図である。
【図４】本発明による半導体素子のキャパシターの製造方法を説明する半導体素子の断面図である。
【符号の説明】
１１ 半導体基板
１２ 層間絶縁膜
１３ 下部電極
１４ 窒化膜
１５ ＴａＯＮ薄膜
１６ 上部電極
１６ａ 金属物質層
１６ｂ ドープトポリシリコン層

Claims (17)

  1. 半導体素子を形成するためのシリコン基板及び酸化膜からなる構造物が形成された半導体基板上に下部電極を形成する段階と、
    前記下部電極上に非晶質ＴａＯＮ薄膜を、Ｔａ化合物の蒸気ガスと反応ガスであるＮＨ ３ ガス又はＯ ２ ガスを３００〜６００℃の温度及び１０torr以下の圧力に維持された低圧化学気相蒸着チャンバー内に流量調節器を通じて定量供給して、半導体基板上で起こる表面化学反応により５０〜１５０Åの厚さに形成した後、３００〜５００℃の温度でＵＶ−Ｏ ３ を用いて実施する低温熱処理、及び前記低温熱処理後に６５０〜９５０℃の温度及びＮ ２ Ｏ、Ｏ ２ 又はＮ ２ ガス雰囲気の電気炉で実施する高温熱処理によりＴａＯＮ誘電体膜を形成する段階と、
    前記ＴａＯＮ誘電体膜上に上部電極を形成する段階とをその順序で行うことを特徴とする半導体素子のキャパシターの製造方法。
  2. 前記下部電極は、ドープトポリシリコン又は非晶質シリコンのようなシリコン系物質で形成することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
  3. 前記下部電極の表面上に半球形ポリシリコンを形成する段階を更に含むことを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
  4. 前記下部電極は、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ，ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔのような金属系物質のいずれか１種から形成することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
  5. 前記ＴａＯＮ誘電体膜の形成前、前記下部電極の表面を窒化処理して窒化膜を形成する段階を更に含むことを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
  6. 前記窒化膜は、低圧化学気相蒸着チャンバー内の半導体基板の温度を３００〜５００℃に維持させた状態でプラズマを放電させてＮＨ3ガス又はＮ2／Ｈ2ガス雰囲気で下部電極の表面を窒化させて形成することを特徴とする請求項５記載の半導体素子のキャパシターの製造方法。
  7. 前記窒化膜は６５０〜９５０℃の温度及びＮＨ3ガス雰囲気で急速熱処理（ＲＴＡ）工程により形成することを特徴とする請求項５記載の半導体素子のキャパシターの製造方法。
  8. 前記窒化膜は５００〜１０００℃の温度及びＮＨ3ガス雰囲気で形成することを特徴とする請求項５記載の半導体素子のキャパシターの製造方法。
  9. 前記ＴａＯＮ誘電体膜の形成前、前記下部電極の表面をＨＦ蒸気又はＨＦ溶液のようなＨＦ化合物を用いて自然酸化膜を除去する段階を更に含むことを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
  10. 前記Ｔａ化合物の蒸気ガスは、Ｔａ（ＯＣ2Ｈ5）5溶液を１５０〜２００℃の温度に維持される蒸発器又は蒸発管内に、流量調節器により１００mg/min以下で定量供給することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
  11. 前記上部電極は、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔのような金属系物質のいずれか１種から形成することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
  12. 前記上部電極は、まず金属系物質層を１００〜６００Åの厚さに形成した後、その上にドープトポリシリコン層を積層して形成することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
  13. 前記金属系物質層は、ＴｉＮ、ＴａＮ、Ｗ，ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔのような金属系物質のいずれか１種から形成することを特徴とする請求項１２記載の半導体素子のキャパシターの製造方法。
  14. 半導体素子を形成するためのシリコン基板及び酸化膜からなる構造物が形成された半導体基板上に下部電極を形成する段階と、
    前記下部電極上に非晶質ＴａＯＮ薄膜を、Ｔａ化合物の蒸気ガスと反応ガスであるＮＨ ３ ガス又はＯ ２ ガスを３００〜６００℃の温度及び１０torr以下の圧力に維持された低圧化学気相蒸着チャンバー内に流量調節器を通じて定量供給して、半導体基板上で起こる表面化学反応により５０〜１５０Åの厚さに形成した後、３００〜５００℃の温度で実施する低温熱処理、及び前記低温熱処理後に６５０〜９５０℃の温度で実施する高温熱処理によりＴａＯＮ誘電体膜を形成する段階と、
    前記ＴａＯＮ誘電体膜上に上部電極を形成する段階とをその順序で行うことを特徴とする半導体素子のキャパシターの製造方法。
  15. 前記非晶質ＴａＯＮ薄膜の形成前、前記下部電極の表面を窒化させて窒化膜を形成する段階を更に含むことを特徴とする請求項１４記載の半導体素子のキャパシターの製造方法。
  16. 半導体素子を形成するためのシリコン基板及び酸化膜からなる構造物が形成された半導体基板上に下部電極を形成する段階と、
    前記下部電極の表面を窒化処理して窒化膜を形成する段階と、
    前記窒化膜上に非晶質ＴａＯＮ薄膜を、Ｔａ化合物の蒸気ガスと反応ガスであるＮＨ ３ ガス又はＯ ２ ガスを３００〜６００℃の温度及び１０torr以下の圧力に維持された低圧化学気相蒸着チャンバー内に流量調節器を通じて定量供給して、半導体基板上で起こる表面化学反応により５０〜１５０Åの厚さに形成した後、３００〜５００℃の温度で実施する低温熱処理、及び前記低温熱処理後に６５０〜９５０℃の温度で実施する高温熱処理によりＴａＯＮ誘電体膜を形成する段階と、
    前記ＴａＯＮ誘電体膜上に上部電極を形成する段階とをその順序で行うことを特徴とする半導体素子のキャパシターの製造方法。
  17. 前記窒化膜は５００〜１０００℃の温度及びＮＨ3ガス雰囲気で形成することを特徴とする請求項１６記載の半導体素子のキャパシターの製造方法。
JP2000341352A 1999-11-09 2000-11-09 半導体素子のキャパシターの製造方法 Expired - Fee Related JP4441099B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990049499A KR100338110B1 (ko) 1999-11-09 1999-11-09 반도체 소자의 캐패시터 제조방법
KR1999-49499 1999-11-09

Publications (2)

Publication Number Publication Date
JP2001203330A JP2001203330A (ja) 2001-07-27
JP4441099B2 true JP4441099B2 (ja) 2010-03-31

Family

ID=19619244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000341352A Expired - Fee Related JP4441099B2 (ja) 1999-11-09 2000-11-09 半導体素子のキャパシターの製造方法

Country Status (7)

Country Link
US (1) US6340622B1 (ja)
JP (1) JP4441099B2 (ja)
KR (1) KR100338110B1 (ja)
CN (1) CN1187810C (ja)
DE (1) DE10055431B4 (ja)
GB (1) GB2362032B (ja)
TW (1) TW459334B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331270B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100504435B1 (ko) * 1999-12-23 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR100313091B1 (ko) * 1999-12-29 2001-11-07 박종섭 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
JP3693875B2 (ja) * 2000-01-26 2005-09-14 Ｎｅｃエレクトロニクス株式会社 回路製造方法
KR100618682B1 (ko) * 2000-06-01 2006-09-06 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100587047B1 (ko) * 2000-06-01 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100587049B1 (ko) * 2000-06-01 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
KR100639200B1 (ko) * 2000-06-30 2006-10-31 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
US6355561B1 (en) * 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
KR100353540B1 (ko) * 2000-12-11 2002-09-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20020051062A (ko) * 2000-12-22 2002-06-28 박종섭 탄탈륨 옥시 나이트라이드 캐퍼시터의 형성 방법
KR100401503B1 (ko) * 2001-04-30 2003-10-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
KR20030025672A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
JP2003100742A (ja) * 2001-09-27 2003-04-04 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
KR100408725B1 (ko) * 2001-12-10 2003-12-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
CN1820370A (zh) * 2003-09-26 2006-08-16 东京毅力科创株式会社 半导体装置、半导体装置的制造方法、半导体制造装置和计算机记录介质
US7126182B2 (en) * 2004-08-13 2006-10-24 Micron Technology, Inc. Memory circuitry
KR100888123B1 (ko) * 2004-08-13 2009-03-11 미크론 테크놀로지,인코포레이티드 메모리 회로
US20060068535A1 (en) * 2004-09-04 2006-03-30 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US9048341B2 (en) * 2011-03-16 2015-06-02 Macronix International Co., Ltd. Integrated circuit capacitor and method
KR102253595B1 (ko) * 2015-01-06 2021-05-20 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조방법
TWI766588B (zh) * 2015-10-30 2022-06-01 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法
JPH06204404A (ja) * 1992-12-28 1994-07-22 Hitachi Ltd 半導体装置、並びに容量素子およびその製造方法
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same
KR0183732B1 (ko) * 1995-09-01 1999-03-20 김광호 반도체 장치의 캐패시터 제작방법
DE19825736C2 (de) * 1997-06-11 2003-09-18 Hyundai Electronics Ind Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6025624A (en) * 1998-06-19 2000-02-15 Micron Technology, Inc. Shared length cell for improved capacitance
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100331270B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법

Also Published As

Publication number Publication date
JP2001203330A (ja) 2001-07-27
CN1295342A (zh) 2001-05-16
CN1187810C (zh) 2005-02-02
DE10055431A1 (de) 2001-05-17
TW459334B (en) 2001-10-11
GB0027297D0 (en) 2000-12-27
DE10055431B4 (de) 2012-02-02
US6340622B1 (en) 2002-01-22
KR20010045958A (ko) 2001-06-05
GB2362032A (en) 2001-11-07
KR100338110B1 (ko) 2002-05-24
GB2362032B (en) 2004-06-30

Similar Documents

Publication Publication Date Title
JP4441099B2 (ja) 半導体素子のキャパシターの製造方法
JP4247421B2 (ja) 半導体装置のキャパシターの製造方法
JP4196148B2 (ja) 半導体装置のキャパシターの製造方法
KR20020094461A (ko) 반도체 소자의 캐패시터 제조방법
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
JP3854925B2 (ja) 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子
KR100373159B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
KR100497142B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2001223346A (ja) 半導体素子のキャパシタ製造方法
JP2001036045A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR20030083442A (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR100618684B1 (ko) 티에이오엔 유전체막을 갖는 반도체 소자의 캐패시터 및그 제조방법
JP2003163285A (ja) 誘電膜、キャパシタ、その製造方法、半導体素子及びその製造方法
JP4223248B2 (ja) 半導体素子の誘電膜形成方法
JP4812164B2 (ja) 半導体素子のキャパシタ製造方法
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100351253B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2001144271A (ja) 半導体メモリ素子のキャパシタ形成方法
JP2001053256A (ja) 半導体メモリ素子のキャパシタ形成方法
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR100358065B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees