KR100373159B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents

반도체 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR100373159B1
KR100373159B1 KR10-1999-0049503A KR19990049503A KR100373159B1 KR 100373159 B1 KR100373159 B1 KR 100373159B1 KR 19990049503 A KR19990049503 A KR 19990049503A KR 100373159 B1 KR100373159 B1 KR 100373159B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
capacitor
lower electrode
film
temperature
Prior art date
Application number
KR10-1999-0049503A
Other languages
English (en)
Other versions
KR20010045962A (ko
Inventor
이기정
주광철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0049503A priority Critical patent/KR100373159B1/ko
Priority to GB0015991A priority patent/GB2358284B/en
Priority to US09/608,098 priority patent/US6376299B1/en
Priority to TW089113014A priority patent/TW449912B/zh
Priority to JP2000199264A priority patent/JP2001053253A/ja
Priority to CNB001240285A priority patent/CN100383971C/zh
Priority to DE10032213A priority patent/DE10032213B8/de
Priority to TW089123450A priority patent/TW483154B/zh
Priority to GB0027298A priority patent/GB2362033B/en
Priority to CNB001355074A priority patent/CN1172360C/zh
Priority to JP2000341639A priority patent/JP2001203338A/ja
Priority to DE10055450A priority patent/DE10055450A1/de
Priority to US09/708,455 priority patent/US6410400B1/en
Publication of KR20010045962A publication Critical patent/KR20010045962A/ko
Priority to US10/086,551 priority patent/US20020100959A1/en
Application granted granted Critical
Publication of KR100373159B1 publication Critical patent/KR100373159B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 Ta2O5캐패시터에서 Ta2O5유전체막을 형성하기 위한 증착 및 열공정시 하부 전극과 Ta2O5유전체막과의 계면에 저유전 산화막이 형성되는 것을 방지하기 위하여, 하부 전극을 형성한 후 NH3분위기에서 인-시튜 플라즈마를 이용하여 하부 전극의 표면에 질화막을 형성하고, 질화막이 형성된 상태에서 Ta2O5유전체막을 형성하므로, 질화막에 의해 저유전 산화막이 형성되는 것이 방지되어 유효 산화막 두께(Tox)를 30Å 이하로 낮출 수 있어, 반도체 소자의 집적화에 따른 단위 셀 면적 감소에도 불구하고 256M 급 이상의 DRAM 동작에 필요한 25fF/cell 이상의 충전 용량 값을 획득 할 수 있는 반도체 소자의 캐패시터 제조 방법에 관하여 기술 된다.

Description

반도체 소자의 캐패시터 제조 방법 {Method of manufacturing a capacitor in a semiconductor device}
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 고유전체캐패시터에서 유전체막으로 사용되는 Ta2O5박막의 증착 공정 및 열공정시에 하부 전극과 유전체막과의 계면에 저유전 산화막이 형성되는 것을 방지하여 캐패시터의 충전 용량을 충분히 확보할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
일반적으로, 미세화된 반도체 공정기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하고 있으며, 동작 전압의 저 전압화가 이루어지고 있다. 그러나, 기억소자의 동작에 필요한 충전 용량은 셀 면적 감소에도 불구하고, 소프트 에러(Soft error)의 발생과 리프레쉬 시간(Refresh time)의 단축을 방지하기 위해서 25fF/cell 이상의 충분한 충전 용량이 요구되고 있다.
현재 질화막/산화막(NO) 구조와 같이 질화막을 유전체로 사용하고 있는 DRAM용 캐패시터의 경우에는 유효 표면적을 증대시켜 충전 용량을 확보하기 위하여, 하부 전극을 3차원 구조로 형성하거나 그 높이를 높게 하고 있는 실정이다. 그러나, 하부 전극을 3차원 구조로 형성하는 것은 공정상의 어려움으로 충전 용량을 확보하는데 한계가 있고, 또한 높이가 증가되면서 생기는 셀 지역과 주변회로 지역간의 단차 차이로 인해 후속 노광공정시 초점 심도(Depth of Focus)가 확보되지 않아 배선 공정 이후 집적공정에 악영향을 미치게 된다. 따라서, 종래의 NO 구조의 캐패시터로는 256M 이상의 차세대 DRAM 제품에 필요한 충전 용량을 확보하는데 한계가 있다.
NO 캐패시터의 한계를 극복하고자 유전 상수 값이 4 내지 5인 NO 박막 대신에 유전 상수 값이 25 내지 27인 Ta2O5박막을 유전체막으로 이용하는 Ta2O5캐패시터의 개발이 이루어지고 있다. 그러나, Ta2O5박막은 불안정한 화학양론비를 갖고 있기 때문에 Ta와 O의 조성비 차이에 기인한 치환형 Ta원자가 박막 내에 존재하게 된다. 즉, Ta2O5박막은 물질 자체의 불안정한 화학적 조성비 때문에 박막 내에는 산소 공공(Oxygen vacancy) 상태의 치환형 Ta원자가 항시 국부적으로 존재할 수밖에 없다. 특히, Ta2O5박막의 산소공공의 수는 성분들의 함량과 결합정도에 따라 다소의 차이는 있을 수 있지만 완전하게 제거할 수 없다. 결과적으로 Ta2O5박막의 불안정한 화학양론비를 안정화 시켜 누설전류를 방지하기 위하여 유전체 박막 내에 잔존해 있는 치환형 Ta원자를 산화시키려는 별도의 산화 공정이 필요하다. 또한, Ta2O5박막은 상부 전극 및 하부 전극으로 사용되는 폴리실리콘(옥사이드계 전극) 또는 TiN(금속계 전극)과의 산화 반응성이 크기 때문에 박막 내에 존재하는 산소가 계면으로 이동하여 저 유전 산화층을 형성함과 동시에 계면의 균질성이 크게 떨어진다. 그리고, 박막 형성시 Ta2O5박막의 전구체(Precursor)인 Ta(OC2H5)5의 유기물과 O2또는 N2O 가스의 반응으로 인해서 불순물인 탄소원자와 CH4, C2H4등과 같은 탄소화합물 및 수분(H2O)이 함께 존재하게 된다. 결국 Ta2O5박막 내에 불순물로 존재하는 탄소원자, 이온과 라디칼(Radical)로 인해서 캐패시터의 누설 전류가 증가하게 되고 유전 특성이 열화 되는 문제점이 발생된다.
따라서, 본 발명은 고유전체 캐패시터에서 유전체막으로 사용되는 Ta2O5박막의 증착 공정 및 열공정시에 하부 전극과 유전체막과의 계면에 저유전 산화막이 형성되는 것을 방지하여 캐패시터의 충전 용량을 충분히 확보할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극의 표면에 자연 산화막이 생성되는 것을 방지하기 위하여, 상기 하부 전극의 표면을 처리하는 단계; 상기 하부 전극 상에 비정질 Ta2O5박막을 증착한 후, 저온 열 공정 및 고온 열 공정을 실시하여 Ta2O5유전체막을 형성하는 단계; 및 상기 Ta2O5유전체막 상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도.
〈도면의 주요 부분에 대한 부호 설명〉
11 : 반도체 기판 12 : 층간 절연막
13 : 하부 전극 14 : 질화막
15 : Ta2O5유전체막 16 : 상부 전극
16a : 금속계 물질층 16b : 완충층
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소(도시않됨)가 형성된 반도체 기판(11) 상에 층간 절연막(12)을 형성한 후 캐패시터의 하부 전극(13)을 형성한다.
상기에서, 하부 전극(13)은 도프트 폴리실리콘, 도프트 비정질 실리콘과 같은 실리콘계 물질로 형성하거나, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt와 같은 금속계 물질로 형성한다. 하부 전극(13)은 간단한 스택 구조(simple stacked structure) 또는 도면에 도시된 실린더(cylinder) 구조를 기본으로 하는 이중 및 삼중 구조와 같은 다양한 3차원 구조로 형성하여 유효 표면적을 증대시키거나, 반구형 폴리실리콘층을 추가로 형성하여 유효 표면적을 증대시킬 수 있다.
도 1b를 참조하면, 하부 전극(13)의 표면을 질화(nitridation)시켜 그 표면에 질화막(14)을 얇게 형성한다.
상기에서, 질화막(14)은 캐패시터의 유전체막 형성시나 후속 열 공정에 의해 유전체막과 하부 전극(13)과의 계면에 저 유전 자연 산화막(SiO2)이 생성되는 것을 방지하는 역할을 하며, 저압 화학기상증착(LPCVD) 챔버에서 유전체막 형성 전에 인-시튜(In-situ)또는 익스-시튜(ex-situ) 상태로 플라즈마를 방전시켜 NH3가스 또는 N2/H2가스 분위기에서 질화 시켜 형성되며, 이때 웨이퍼의 온도는 300 내지 500℃를 유지한다. 플라즈마를 이용하여 질화 시키는 대신에 급속 열 공정(RapidThermal Process; RTP)을 이용하여 650 내지 950℃의 온도 및 NH3가스 분위기에서 어닐링하여 질화막(14)을 형성하거나, 전기로(furnace)를 이용하여 500 내지 1000℃의 온도 및 NH3가스 분위기에서 질화막(14)을 형성할 수 있다.
한편, 캐패시터의 유전체막 형성시나 후속 열 공정에 의해 유전체막과 하부 전극(13)과의 계면에 저 유전 자연 산화막(SiO2)이 생성되는 것을 방지하기 위해 질화막(14)을 형성하는 대신에 하부 전극(13)의 표면을 HF 증기(HF vapor) 또는 HF 용액(HF solution)을 사용하여 자연 산화막을 제거하고 유전체막을 형성할 수 있으며, HF 화합물을 이용한 하부 전극(13)의 표면 처리 전후에 계면을 세정하거나 균일성(uniformity)을 향상시킬 목적으로 NH4ON 용액 또는 H2SO4용액 등이 화합물을 사용하여 계면을 처리한 다음 유전체막을 형성할 수 있다.
캐패시터의 유전체막 형성 전에 산화 저항성을 증가시키기 위해 플라즈마 또는 급속 열 공정(RTP)을 이용하여 NH3가스 또는 N2/H2가스 분위기에서 하부 전극(13) 표면을 300 내지 950℃의 온도 범위 내에서 질화 시키거나 NO2또는 O2가스 분위기에서 열처리하여 댕글링 본드(dangling bond)에 기인한 구조적 결함(defect) 내지는 구조적 불균일성(homogeneity)을 개선하여 누설 전류 특성을 향상시킬 수 있다.
도 1c를 참조하면, 질화막(14)이 형성되어 있는 전체 상부면에 캐패시터의 유전체막으로 Ta2O5박막(15)을 형성한다.
상기에서, Ta2O5박막(15)은 300 내지 600℃의 온도와 10torr 이하의 압력으로 유지된 저압 화학기상증착 챔버 내에서 Ta 화합물 증기가스와 반응가스인 NH3가스(10 내지 1000sccm) 또는 O2가스(0 내지 300sccm)를 MFC를 통해 정량 공급하여 웨이퍼 상에서 일어나는 표면화학반응을 통해 50 내지 150Å 두께의 비정질 박막을 형성한 후, 저온 열 공정 및 고온 열 공정을 실시하여 형성된다.
Ta 화합물 증기가스는 99.999% 이상의 Ta(OC2H5)5용액을 MFC(Mass Flow Controller)와 같은 유량 조절기를 사용하여 150 내지 200℃의 온도로 유지되고 있는 증발기 또는 증발관으로 100mg/min 이하로 챔버 내에 정량 공급하여 생성시키는데, 이때 오리피스(orifice) 또는 노즐(nozzle)을 포함한 증발기는 물론이고 Ta 증기의 유로(flow path)가 되는 공급관은 Ta 증기의 응축을 방지하기 위해 150 내지 200℃의 온도 범위를 항상 유지시킨다.
비정질 박막을 형성한 후에 실시하는 저온 열 공정은 300 내지 500℃의 온도에서 UV-O3를 이용하여 실시하는데, 이는 비정질 상태의 Ta2O5박막(15) 내의 치환형 Ta 원자에 남아있는 산소공공과 탄소 불순물을 산화시켜 누설 전류 발생 요인을 제거한다. 저온 열 공정 후에 실시하는 고온 열 공정은 650 내지 950℃의 온도와 N2O, O2또는 N2가스 분위기의 전기로(furnace)에서 5 내지 30분간 실시하는데, 이는 저온 열 공정 후에도 비정질 상태의 Ta2O5박막(15) 내에 남아있는 휘발성 탄소화합물을 제거하여 누설 전류 발생을 방지하면서 비정질 상태의 Ta2O5박막(15)의 결정화를 유도하여 유전율을 증가시킨다.
도 1d를 참조하면, Ta2O5박막(15)상에 상부 전극(16)을 형성하여 본 발명의 캐패시터가 완성된다.
상기에서, 상부 전극(16)은 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt와 같은 금속계 물질층(16a)으로 형성하거나, Ta2O5박막(15) 상에 금속계 물질층(16a)을 100 내지 600Å의 두께로 먼저 형성한 후에 금속계 물질층(16a) 상에 후속 열 공정에 의한 캐패시터의 전기적 특성 열화를 방지하기 위한 완충층(16b)으로 도프트 폴리실리콘을 적층하여 캐패시터를 제조한다.
상기한 본 발명에서, 캐패시터의 유전체막으로 사용되는 본 발명의 Ta2O5박막은 종래의 Ta2O5박막의 불안정한 화학양론비 때문에 발생되는 산소 공공과 탄소 불순물에 의하여 누설 전류가 발생되는 문제점을 해결할 수 있다. 또한 하부 전극과 유전체막 사이의 계면에 발생되는 저 유전 산화막의 형성을 억제할 수 있기 때문에 불균일 산화막 형성에 의한 누설 전류 발생을 막고, 캐패시터의 유효 산화막 두께(Tox)를 30Å 미만으로 얇게 제어 할 수 가 있다.
상술한 바와 같이, 본 발명은 반도체 소자의 고집적화에 따른 단위 셀 면적 감소에도 불구하고 256M급 이상의 차세대 DRAM 제품에 필요한 25fF/cell 이상의 충전 용량 값을 충분히 얻을 수가 있다. 또한, 캐패시터 모듈 형성 공정이 간단한 스택(Stack) 구조라 하더라도 충분한 충전 용량을 얻을 수가 있기 때문에 하부 전극의 면적을 증가시키기 위해 이중 또는 삼중 구조의 복잡한 캐패시터의 모듈이 필요하지 않아 단위 공정수가 적고, 단위 공정 시간이 짧아 생산 원가를 절감하는 효과가 있다. 한편, 본 발명은 종래 Ta2O5캐패시터 제조 공정에서와 같이 Ta2O5증착 전처리 공정으로 실시하고 있는 RTA(Rapid Thermal Anneal) 공정과 다단계 저온 산화 공정이 전혀 필요 없기 때문에 원가 절감 및 생산성 측면에서 경제적의 효과가 있다.

Claims (11)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극의 표면에 자연 산화막이 생성되는 것을 방지하기 위해 하부 전극의 표면을 HF 화합물로 처리하거나 하부 전극 상부에 NH3가스를 이용하여 질화막을 형성하는 단계;
    상기 하부 전극 상부에 비정질 Ta2O5막을 증착한 후 UV-O3를 이용한 저온 열공정 및 N2O, O2또는 N2가스 분위기에서의 고온 열공정을 실시하여 Ta2O5유전체막을 형성하는 단계; 및
    상기 Ta2O5유전체막 상부에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  2. 제 1 항에 있어서,
    상기 하부 전극은 도프트 폴리실리콘, 도프트 비정질 실리콘과 같은 실리콘계 물질로 형성하거나, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt와 같은 금속계 물질로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 질화막은 650 내지 950℃의 온도 및 NH3가스 분위기에서 급속 열공정을 실시하여 형성하거나, 전기로를 이용하여 500 내지 1000℃의 온도 및 NH3가스 분위기에서 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 비정질 Ta2O5박막은 300 내지 600℃의 온도와 10torr 이하의 압력으로유지된 저압 화학기상증착 챔버 내에서 Ta 화합물 증기가스와 반응가스인 NH3가스 또는 O2가스를 유량 조절기를 통해 정량 공급하여 웨이퍼 상에서 일어나는 표면화학반응을 통해 50 내지 150Å 두께의 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  7. 제 6 항에 있어서,
    상기 Ta 화합물 증기가스는 Ta(OC2H5)5용액을 유량 조절기를 사용하여 150 내지 200℃의 온도로 유지되고 있는 증발기 또는 증발관으로 100mg/min 이하로 챔버 내에 정량 공급하여 생성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  8. 제 1 항 있어서,
    상기 UV-O3를 이용한 저온 열공정은 300 내지 500℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  9. 제 1 항 있어서,
    상기 N2O, O2또는 N2가스 분위기에서의 고온 열공정은 650 내지 950℃의 온도의 전기로에서 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  10. 제 1 항에 있어서,
    상기 상부 전극은 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt와 같은 금속계 물질층으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  11. 제 1 항에 있어서,
    상기 상부 전극은 금속계 물질층을 100 내지 600Å의 두께로 먼저 형성한 후에 완충층으로 도프트 폴리실리콘을 적층하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
KR10-1999-0049503A 1999-07-02 1999-11-09 반도체 소자의 캐패시터 제조방법 KR100373159B1 (ko)

Priority Applications (14)

Application Number Priority Date Filing Date Title
KR10-1999-0049503A KR100373159B1 (ko) 1999-11-09 1999-11-09 반도체 소자의 캐패시터 제조방법
GB0015991A GB2358284B (en) 1999-07-02 2000-06-29 Method of manufacturing capacitor for semiconductor memory device
US09/608,098 US6376299B1 (en) 1999-07-02 2000-06-30 Capacitor for semiconductor memory device and method of manufacturing the same
TW089113014A TW449912B (en) 1999-07-02 2000-06-30 Capacitor for semiconductor memory device and method of manufacturing the same
JP2000199264A JP2001053253A (ja) 1999-07-02 2000-06-30 半導体メモリ素子のキャパシタ及びその製造方法
CNB001240285A CN100383971C (zh) 1999-07-02 2000-07-02 半导体存储元件的电容器及其制造方法
DE10032213A DE10032213B8 (de) 1999-07-02 2000-07-03 Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
TW089123450A TW483154B (en) 1999-11-09 2000-11-07 Method of manufacturing Ta2O5 capacitor using Ta2O5 thin film as dielectric layer
GB0027298A GB2362033B (en) 1999-11-09 2000-11-08 Method of manufacturing Ta2O5 capacitor using Ta2o5 thin film as dielectric layer
CNB001355074A CN1172360C (zh) 1999-11-09 2000-11-09 采用Ta2O5薄膜作为电介质膜的Ta2O5电容器的制造方法
JP2000341639A JP2001203338A (ja) 1999-11-09 2000-11-09 誘電体膜としてＴａ２Ｏ５薄膜を用いるＴａ２Ｏ５キャパシターの製造方法
DE10055450A DE10055450A1 (de) 1999-11-09 2000-11-09 Verfahren zum Herstellen eines Ta205-Kondensators unter Verwendung einer Ta205-Dünnschicht als dielektrische Schicht
US09/708,455 US6410400B1 (en) 1999-11-09 2000-11-09 Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer
US10/086,551 US20020100959A1 (en) 1999-07-02 2002-03-04 Capacitor for semiconductor memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0049503A KR100373159B1 (ko) 1999-11-09 1999-11-09 반도체 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20010045962A KR20010045962A (ko) 2001-06-05
KR100373159B1 true KR100373159B1 (ko) 2003-02-25

Family

ID=19619248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0049503A KR100373159B1 (ko) 1999-07-02 1999-11-09 반도체 소자의 캐패시터 제조방법

Country Status (7)

Country Link
US (1) US6410400B1 (ko)
JP (1) JP2001203338A (ko)
KR (1) KR100373159B1 (ko)
CN (1) CN1172360C (ko)
DE (1) DE10055450A1 (ko)
GB (1) GB2362033B (ko)
TW (1) TW483154B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421044B1 (ko) * 2000-07-06 2004-03-04 삼성전자주식회사 반도체 메모리 소자의 커패시터 제조 방법
KR101048890B1 (ko) * 2004-12-01 2011-07-13 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408410B1 (ko) * 2001-05-31 2003-12-06 삼성전자주식회사 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법
US7781819B2 (en) 2001-05-31 2010-08-24 Samsung Electronics Co., Ltd. Semiconductor devices having a contact plug and fabrication methods thereof
KR100400252B1 (ko) * 2001-06-29 2003-10-01 주식회사 하이닉스반도체 탄탈륨 옥사이드 캐퍼시터의 형성 방법
KR101153978B1 (ko) * 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법
KR100464649B1 (ko) * 2002-04-23 2005-01-03 주식회사 하이닉스반도체 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR100540476B1 (ko) * 2002-06-22 2006-01-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100451516B1 (ko) * 2002-06-28 2004-10-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US20040115946A1 (en) * 2002-12-16 2004-06-17 Hall Lindsey H. Use of a sulfuric acid clean to remove titanium fluoride nodules
KR100722997B1 (ko) * 2003-06-30 2007-05-30 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조 방법
KR100725690B1 (ko) 2003-07-08 2007-06-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
KR100695887B1 (ko) * 2004-12-09 2007-03-20 삼성전자주식회사 티타늄질화막 형성 방법 및 상기 티타늄질화막을 이용한금속-절연체-금속 커패시터의 하부전극 형성 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151751A (ja) * 1992-11-13 1994-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH07211791A (ja) * 1994-01-17 1995-08-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR970018589A (ko) * 1995-09-29 1997-04-30 김광호 반도체 메모리 장치의 커패시터 제조방법
KR970018202A (ko) * 1995-09-13 1997-04-30 김광호 오산화 이탄탈륨(Ta_2 O_5)유전막 커패시터 제조방법
KR19980015749A (ko) * 1996-08-23 1998-05-25 김광호 반도체 소자의 커패시터 제조방법
KR19990055201A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 고유전체 캐패시터 제조방법
JPH11224938A (ja) * 1997-12-04 1999-08-17 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57167669A (en) * 1981-03-27 1982-10-15 Fujitsu Ltd Capacitor and manufacture thereof
JPH05121655A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体装置の製造方法
JP2679599B2 (ja) * 1993-12-02 1997-11-19 日本電気株式会社 半導体装置の製造方法
EP0743530A3 (en) * 1995-05-16 1997-04-09 Trio Tech International Test device for electronic components
KR0165484B1 (ko) * 1995-11-28 1999-02-01 김광호 탄탈륨산화막 증착 형성방법 및 그 장치
US5930584A (en) * 1996-04-10 1999-07-27 United Microelectronics Corp. Process for fabricating low leakage current electrode for LPCVD titanium oxide films
JPH10247723A (ja) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd 半導体装置のキャパシタの製造方法
DE19825736C2 (de) * 1997-06-11 2003-09-18 Hyundai Electronics Ind Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
FR2766211B1 (fr) * 1997-07-15 1999-10-15 France Telecom PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
KR100328454B1 (ko) * 1999-06-29 2002-03-16 박종섭 반도체 소자의 캐패시터 제조 방법
KR100331270B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
GB2358284B (en) * 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151751A (ja) * 1992-11-13 1994-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH07211791A (ja) * 1994-01-17 1995-08-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR970018202A (ko) * 1995-09-13 1997-04-30 김광호 오산화 이탄탈륨(Ta_2 O_5)유전막 커패시터 제조방법
KR970018589A (ko) * 1995-09-29 1997-04-30 김광호 반도체 메모리 장치의 커패시터 제조방법
KR19980015749A (ko) * 1996-08-23 1998-05-25 김광호 반도체 소자의 커패시터 제조방법
JPH11224938A (ja) * 1997-12-04 1999-08-17 Fujitsu Ltd 半導体装置及びその製造方法
KR19990055201A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 고유전체 캐패시터 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421044B1 (ko) * 2000-07-06 2004-03-04 삼성전자주식회사 반도체 메모리 소자의 커패시터 제조 방법
KR101048890B1 (ko) * 2004-12-01 2011-07-13 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법

Also Published As

Publication number Publication date
CN1295341A (zh) 2001-05-16
TW483154B (en) 2002-04-11
GB0027298D0 (en) 2000-12-27
GB2362033A (en) 2001-11-07
KR20010045962A (ko) 2001-06-05
US6410400B1 (en) 2002-06-25
JP2001203338A (ja) 2001-07-27
CN1172360C (zh) 2004-10-20
DE10055450A1 (de) 2001-05-10
GB2362033B (en) 2004-05-19

Similar Documents

Publication Publication Date Title
KR100338110B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
US6287910B2 (en) Method for forming a capacitor using tantalum nitride as a capacitor dielectric
KR100373159B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100497142B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100335775B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
KR100494322B1 (ko) 반도체 소자의 캐패시터 제조 방법
US6740553B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100321178B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR20030053318A (ko) 탄탈륨 펜타 옥사이드-알루미늄 옥사이드 유전체막 제조방법 및 이를 적용한 반도체 소자
KR20020051062A (ko) 탄탈륨 옥시 나이트라이드 캐퍼시터의 형성 방법
US20040011279A1 (en) Method of manufacturing semiconductor device
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR100431740B1 (ko) 고유전막을 구비한 반도체소자 및 그 제조 방법
JP4223248B2 (ja) 半導体素子の誘電膜形成方法
KR100482753B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR100351253B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100358065B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee