JPH10247723A - 半導体装置のキャパシタの製造方法 - Google Patents
半導体装置のキャパシタの製造方法Info
- Publication number
- JPH10247723A JPH10247723A JP9048791A JP4879197A JPH10247723A JP H10247723 A JPH10247723 A JP H10247723A JP 9048791 A JP9048791 A JP 9048791A JP 4879197 A JP4879197 A JP 4879197A JP H10247723 A JPH10247723 A JP H10247723A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- semiconductor device
- heat treatment
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000002425 crystallisation Methods 0.000 claims abstract description 15
- 230000008025 crystallization Effects 0.000 claims abstract description 15
- 206010021143 Hypoxia Diseases 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims description 37
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 22
- 239000001301 oxygen Substances 0.000 claims description 22
- 229910052760 oxygen Inorganic materials 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000005284 excitation Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 abstract description 20
- 229910004446 Ta2 O5 Inorganic materials 0.000 abstract 7
- 239000010408 film Substances 0.000 description 60
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910052707 ruthenium Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 金属電極上に成膜したＴａ2 Ｏ5 のアニール
法を改善することにより、Ｔａ2 Ｏ5 を結晶化させると
ともに、リーク電流を小さく抑えることができる半導体
装置のキャパシタの製造方法を提供する。 【解決手段】 金属電極上に高誘電体Ｔａ2 Ｏ5 膜を形
成し、結晶化させて大きな比誘電率をもつキャパシタ誘
電体膜を有する半導体装置のキャパシタの製造方法にお
いて、Ｔａ2 Ｏ5 の結晶化温度より低い温度で熱処理
し、Ｔａ2 Ｏ5膜１５中の酸素欠損の補償と不純物の除
去を行う工程と、次に、高温熱処理で前記Ｔａ2 Ｏ5 を
結晶化することにより、金属電極１４上で結晶化したＴ
ａ2 Ｏ5膜１５のリーク電流を低減する工程とを施す。
法を改善することにより、Ｔａ2 Ｏ5 を結晶化させると
ともに、リーク電流を小さく抑えることができる半導体
装置のキャパシタの製造方法を提供する。 【解決手段】 金属電極上に高誘電体Ｔａ2 Ｏ5 膜を形
成し、結晶化させて大きな比誘電率をもつキャパシタ誘
電体膜を有する半導体装置のキャパシタの製造方法にお
いて、Ｔａ2 Ｏ5 の結晶化温度より低い温度で熱処理
し、Ｔａ2 Ｏ5膜１５中の酸素欠損の補償と不純物の除
去を行う工程と、次に、高温熱処理で前記Ｔａ2 Ｏ5 を
結晶化することにより、金属電極１４上で結晶化したＴ
ａ2 Ｏ5膜１５のリーク電流を低減する工程とを施す。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のキャ
パシタの製造方法に係り、特に金属電極上に成膜する高
比誘電率を有するＴａ2 Ｏ5 薄膜のアニール方法に関す
るものである。
パシタの製造方法に係り、特に金属電極上に成膜する高
比誘電率を有するＴａ2 Ｏ5 薄膜のアニール方法に関す
るものである。
【０００２】
【従来の技術】多結晶シリコン上に成膜したＴａ2 Ｏ5
の比誘電率は２０〜２８であり、シリコン窒化膜に比べ
て３倍以上になる。このため、２５６Ｍｂｉｔ以降のＤ
ＲＡＭキャパシタ誘電体として、プロセスへの導入が研
究されていた。最近では、ＰｔやＲｕ等の金属電極上に
成膜したＴａ2 Ｏ5 が、これまで２０〜２８と言われて
いた比誘電率の２倍の５０近い値を示すことが報告さ
れ、新たに注目を集めている。
の比誘電率は２０〜２８であり、シリコン窒化膜に比べ
て３倍以上になる。このため、２５６Ｍｂｉｔ以降のＤ
ＲＡＭキャパシタ誘電体として、プロセスへの導入が研
究されていた。最近では、ＰｔやＲｕ等の金属電極上に
成膜したＴａ2 Ｏ5 が、これまで２０〜２８と言われて
いた比誘電率の２倍の５０近い値を示すことが報告さ
れ、新たに注目を集めている。
【０００３】ＣＶＤで成膜した堆積直後のＴａ2 Ｏ5 膜
はリーク電流が大きい。この問題は、成膜後のポストア
ニールにより、リーク特性を改善できる。この点につい
て、詳述すると、成膜直後のＴａ2 Ｏ5 膜中には、原料
ガスに起因する不純物が多く含まれており、酸素欠損も
多い。これらが電流パスとなって、大きなリーク電流を
示すと考えられている。
はリーク電流が大きい。この問題は、成膜後のポストア
ニールにより、リーク特性を改善できる。この点につい
て、詳述すると、成膜直後のＴａ2 Ｏ5 膜中には、原料
ガスに起因する不純物が多く含まれており、酸素欠損も
多い。これらが電流パスとなって、大きなリーク電流を
示すと考えられている。
【０００４】そのため、８００℃近い高温の酸素雰囲気
中や、４００℃以下の比較的低温のオゾン、酸化窒素雰
囲気中での熱処理により、Ｔａ2 Ｏ5 膜中の酸素欠陥を
補い、不純物を減少させることにより、リーク電流を大
幅に減少させることができる。しかし、金属電極上に堆
積したＴａ2 Ｏ5 は、６００℃以下のポストアニールを
行うと、アモルファス状態であり、比誘電率は、Ｓｉ電
極上の値と同様の２５程度、リーク電流は１０-8（Ａ／
ｃｍ2 ）以下である。
中や、４００℃以下の比較的低温のオゾン、酸化窒素雰
囲気中での熱処理により、Ｔａ2 Ｏ5 膜中の酸素欠陥を
補い、不純物を減少させることにより、リーク電流を大
幅に減少させることができる。しかし、金属電極上に堆
積したＴａ2 Ｏ5 は、６００℃以下のポストアニールを
行うと、アモルファス状態であり、比誘電率は、Ｓｉ電
極上の値と同様の２５程度、リーク電流は１０-8（Ａ／
ｃｍ2 ）以下である。
【０００５】一方、７００℃以上の高温で熱処理を行う
と、Ｔａ2 Ｏ5 が結晶化し、比誘電率が５０程度に大き
くなるが、リーク電流はアモルファス状態の膜に比べて
１桁以上増加する。このため、５０以上の大きな比誘電
率を示す金属電極上のＴａ2 Ｏ5 を実用化するには、結
晶化したＴａ2 Ｏ5 のリーク電流を減少させる必要があ
る。
と、Ｔａ2 Ｏ5 が結晶化し、比誘電率が５０程度に大き
くなるが、リーク電流はアモルファス状態の膜に比べて
１桁以上増加する。このため、５０以上の大きな比誘電
率を示す金属電極上のＴａ2 Ｏ5 を実用化するには、結
晶化したＴａ2 Ｏ5 のリーク電流を減少させる必要があ
る。
【０００６】ここに、金属電極上にＴａ2 Ｏ5 膜を形成
する場合の、キャパシタ形成の工程断面図を図２に示
し、従来のアニール法について説明する。 （１）まず、図２（ａ）に示すように、基板１上に形成
された層間絶縁膜（ＳｉＯ2 膜）２に、コンタクトホー
ルを形成し、このコンタクトホールにコンタクト用の多
結晶シリコン３を埋め込み、その多結晶シリコン３に金
属（Ｐｔ，Ｒｕ等）からなる下部電極４を形成する。
する場合の、キャパシタ形成の工程断面図を図２に示
し、従来のアニール法について説明する。 （１）まず、図２（ａ）に示すように、基板１上に形成
された層間絶縁膜（ＳｉＯ2 膜）２に、コンタクトホー
ルを形成し、このコンタクトホールにコンタクト用の多
結晶シリコン３を埋め込み、その多結晶シリコン３に金
属（Ｐｔ，Ｒｕ等）からなる下部電極４を形成する。
【０００７】（２）次に、図２（ｂ）に示すように、Ｔ
ａ2 Ｏ5 の高比誘電率膜５を成膜した後、酸素雰囲気中
でポストアニールを行う。 （３）最後に、図２（ｃ）に示すように、上部電極６を
堆積してキャパシタセルを形成する。Ｔａ2 Ｏ5 のポス
トアニールは、７００℃以上の高温酸素アニールが一般
的である。
ａ2 Ｏ5 の高比誘電率膜５を成膜した後、酸素雰囲気中
でポストアニールを行う。 （３）最後に、図２（ｃ）に示すように、上部電極６を
堆積してキャパシタセルを形成する。Ｔａ2 Ｏ5 のポス
トアニールは、７００℃以上の高温酸素アニールが一般
的である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た従来のアニール法では、単に高温酸素アニールにより
Ｔａ2 Ｏ5 を結晶化させても、リーク電流を十分小さい
値に抑えることはできない。また、低温アニールでは、
Ｔａ2 Ｏ5 がアモルファス状態であり、２５程度の比誘
電率しか得られない。
た従来のアニール法では、単に高温酸素アニールにより
Ｔａ2 Ｏ5 を結晶化させても、リーク電流を十分小さい
値に抑えることはできない。また、低温アニールでは、
Ｔａ2 Ｏ5 がアモルファス状態であり、２５程度の比誘
電率しか得られない。
【０００９】そこで、本発明は、金属電極上に成膜した
Ｔａ2 Ｏ5 のアニール法を改善することにより、Ｔａ2
Ｏ5 を結晶化させるとともに、リーク電流を小さく抑え
ることができる半導体装置のキャパシタの製造方法を提
供することを目的とする。
Ｔａ2 Ｏ5 のアニール法を改善することにより、Ｔａ2
Ｏ5 を結晶化させるとともに、リーク電流を小さく抑え
ることができる半導体装置のキャパシタの製造方法を提
供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕金属電極上に高誘電体Ｔａ2 Ｏ5 膜を形成し、結
晶化させて大きな比誘電率をもつキャパシタ誘電体膜を
有する半導体装置のキャパシタの製造方法において、
（ａ）Ｔａ2 Ｏ5 の結晶化温度より低い温度で熱処理
し、Ｔａ2 Ｏ5 膜中の酸素欠損の補償と不純物の除去を
行う工程と、（ｂ）次に、高温熱処理で前記Ｔａ2 Ｏ5
を結晶化することにより、金属電極上で結晶化したＴａ
2 Ｏ5 膜のリーク電流を低減する工程とを施すようにし
たものである。
成するために、 〔１〕金属電極上に高誘電体Ｔａ2 Ｏ5 膜を形成し、結
晶化させて大きな比誘電率をもつキャパシタ誘電体膜を
有する半導体装置のキャパシタの製造方法において、
（ａ）Ｔａ2 Ｏ5 の結晶化温度より低い温度で熱処理
し、Ｔａ2 Ｏ5 膜中の酸素欠損の補償と不純物の除去を
行う工程と、（ｂ）次に、高温熱処理で前記Ｔａ2 Ｏ5
を結晶化することにより、金属電極上で結晶化したＴａ
2 Ｏ5 膜のリーク電流を低減する工程とを施すようにし
たものである。
【００１１】〔２〕上記〔１〕記載の半導体装置のキャ
パシタの製造方法において、前記（ａ）工程における熱
処理を酸素雰囲気中で行うようにしたものである。 〔３〕上記〔１〕又は〔２〕記載の半導体装置のキャパ
シタの製造方法において、前記（ｂ）工程における高温
熱処理を急速熱処理で行うようにしたものである。
パシタの製造方法において、前記（ａ）工程における熱
処理を酸素雰囲気中で行うようにしたものである。 〔３〕上記〔１〕又は〔２〕記載の半導体装置のキャパ
シタの製造方法において、前記（ｂ）工程における高温
熱処理を急速熱処理で行うようにしたものである。
【００１２】〔４〕上記〔１〕又は〔２〕記載の半導体
装置のキャパシタの製造方法において、前記（ｂ）工程
における高温熱処理を拡散炉で行い、結晶粒界の少ない
Ｔａ 2 Ｏ5 膜とするようにしたものである。 〔５〕上記〔１〕記載の半導体装置のキャパシタの製造
方法において、前記（ａ）工程における熱処理を酸素よ
り酸化力の強いＯ3 やＮ2 Ｏなどの雰囲気中で行うよう
にしたものである。
装置のキャパシタの製造方法において、前記（ｂ）工程
における高温熱処理を拡散炉で行い、結晶粒界の少ない
Ｔａ 2 Ｏ5 膜とするようにしたものである。 〔５〕上記〔１〕記載の半導体装置のキャパシタの製造
方法において、前記（ａ）工程における熱処理を酸素よ
り酸化力の強いＯ3 やＮ2 Ｏなどの雰囲気中で行うよう
にしたものである。
【００１３】〔６〕上記〔１〕、〔３〕又は〔４〕記載
の半導体装置のキャパシタの製造方法において、前記
（ａ）工程における熱処理を光又はプラズマ励起により
活性化した酸素雰囲気中で行うようにしたものである。 〔７〕金属電極上に高誘電体Ｔａ2 Ｏ5 膜を形成し、結
晶化させて大きな比誘電率をもつ誘電体膜を有する半導
体装置の製造方法において、Ｔａ2 Ｏ5 の結晶化温度よ
り低い温度で熱処理し、Ｔａ2 Ｏ5 膜中の酸素欠損の補
償と不純物の除去を行う工程と、次に、高温熱処理で前
記Ｔａ2 Ｏ5 を結晶化することにより、金属電極上で結
晶化したＴａ2 Ｏ5 膜のリーク電流を低減する工程とを
施すようにしたものである。
の半導体装置のキャパシタの製造方法において、前記
（ａ）工程における熱処理を光又はプラズマ励起により
活性化した酸素雰囲気中で行うようにしたものである。 〔７〕金属電極上に高誘電体Ｔａ2 Ｏ5 膜を形成し、結
晶化させて大きな比誘電率をもつ誘電体膜を有する半導
体装置の製造方法において、Ｔａ2 Ｏ5 の結晶化温度よ
り低い温度で熱処理し、Ｔａ2 Ｏ5 膜中の酸素欠損の補
償と不純物の除去を行う工程と、次に、高温熱処理で前
記Ｔａ2 Ｏ5 を結晶化することにより、金属電極上で結
晶化したＴａ2 Ｏ5 膜のリーク電流を低減する工程とを
施すようにしたものである。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示す半導体装置のキャパシタの製造工程断
面図である。 （１）まず、図１（ａ）に示すように、基板１１上に形
成された層間絶縁膜（ＳｉＯ2 膜）１２に、コンタクト
ホールを形成し、このコンタクトホールにコンタクト用
の多結晶シリコン１３を埋め込み、その多結晶シリコン
１３に金属（Ｐｔ，Ｒｕ等）からなる下部電極１４を形
成する。
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示す半導体装置のキャパシタの製造工程断
面図である。 （１）まず、図１（ａ）に示すように、基板１１上に形
成された層間絶縁膜（ＳｉＯ2 膜）１２に、コンタクト
ホールを形成し、このコンタクトホールにコンタクト用
の多結晶シリコン１３を埋め込み、その多結晶シリコン
１３に金属（Ｐｔ，Ｒｕ等）からなる下部電極１４を形
成する。
【００１５】（２）次に、図１（ｂ）に示すように、Ｔ
ａ2 Ｏ5 の高比誘電率膜１５を成膜した後、Ｔａ2 Ｏ5
が結晶化する温度以下の６００℃程度で１時間程度、酸
素雰囲気中で熱処理を行う。 （３）次に、図１（ｃ）に示すように、結晶化温度より
高温でＲＴＡ（急速熱アニール；Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌｉｎｇ）を行い、結晶化したＴａ
2 Ｏ5 の高比誘電率膜１５′を得る。ここでは、例え
ば、ランプアニーラを用いて目的の温度まで、１００℃
／ｓｅｃ以上で急速に昇温することにより、Ｔａ2 Ｏ5
の結晶化以外の反応を抑えるようにする。
ａ2 Ｏ5 の高比誘電率膜１５を成膜した後、Ｔａ2 Ｏ5
が結晶化する温度以下の６００℃程度で１時間程度、酸
素雰囲気中で熱処理を行う。 （３）次に、図１（ｃ）に示すように、結晶化温度より
高温でＲＴＡ（急速熱アニール；Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌｉｎｇ）を行い、結晶化したＴａ
2 Ｏ5 の高比誘電率膜１５′を得る。ここでは、例え
ば、ランプアニーラを用いて目的の温度まで、１００℃
／ｓｅｃ以上で急速に昇温することにより、Ｔａ2 Ｏ5
の結晶化以外の反応を抑えるようにする。
【００１６】（４）最後に、図１（ｄ）に示すように、
上部電極１６を堆積してキャパシタセルを形成する。こ
のように、第１実施例によれば、まず、酸素雰囲気中で
熱処理をＴａ2 Ｏ5の結晶化温度以下（６００℃程度）
で１時間程度行うことにより、十分にＴａ2Ｏ5 膜中の
酸素欠損の補償と不純物の除去を行い、その後、７００
℃以上の高温で、ＲＴＡを１分程度行い、Ｔａ2 Ｏ5 を
結晶化させることにより、Ｔａ2 Ｏ5の結晶化以外の反
応を抑えるようにし、Ｔａ2 Ｏ5 の大きな比誘電率を得
ることができる。
上部電極１６を堆積してキャパシタセルを形成する。こ
のように、第１実施例によれば、まず、酸素雰囲気中で
熱処理をＴａ2 Ｏ5の結晶化温度以下（６００℃程度）
で１時間程度行うことにより、十分にＴａ2Ｏ5 膜中の
酸素欠損の補償と不純物の除去を行い、その後、７００
℃以上の高温で、ＲＴＡを１分程度行い、Ｔａ2 Ｏ5 を
結晶化させることにより、Ｔａ2 Ｏ5の結晶化以外の反
応を抑えるようにし、Ｔａ2 Ｏ5 の大きな比誘電率を得
ることができる。
【００１７】このように、はじめの低温アニールでリー
ク電流の原因を十分に減少させた後、結晶化させること
により、リーク電流を抑えた高誘電率のＴａ2 Ｏ5 膜を
金属電極上に実現することができる。次に、本発明の第
２実施例について説明する。図３は本発明の第２実施例
を示す半導体装置のキャパシタの製造工程断面図であ
る。
ク電流の原因を十分に減少させた後、結晶化させること
により、リーク電流を抑えた高誘電率のＴａ2 Ｏ5 膜を
金属電極上に実現することができる。次に、本発明の第
２実施例について説明する。図３は本発明の第２実施例
を示す半導体装置のキャパシタの製造工程断面図であ
る。
【００１８】（１）まず、図３（ａ）に示すように、基
板２１上に形成された層間絶縁膜（ＳｉＯ2 膜）２２
に、コンタクトホールを形成し、このコンタクトホール
にコンタクト用の多結晶シリコン２３を埋め込み、その
多結晶シリコン２３に金属（Ｐｔ，Ｒｕ等）からなる下
部電極２４を形成する。 （２）次に、図３（ｂ）に示すように、Ｔａ2 Ｏ5 の高
比誘電率膜２５を成膜した後、Ｔａ2 Ｏ5 が結晶化する
温度以下の６００℃程度で１時間程度、酸素雰囲気で熱
処理を行う。ここまでは、第１の実施例と同様である。
板２１上に形成された層間絶縁膜（ＳｉＯ2 膜）２２
に、コンタクトホールを形成し、このコンタクトホール
にコンタクト用の多結晶シリコン２３を埋め込み、その
多結晶シリコン２３に金属（Ｐｔ，Ｒｕ等）からなる下
部電極２４を形成する。 （２）次に、図３（ｂ）に示すように、Ｔａ2 Ｏ5 の高
比誘電率膜２５を成膜した後、Ｔａ2 Ｏ5 が結晶化する
温度以下の６００℃程度で１時間程度、酸素雰囲気で熱
処理を行う。ここまでは、第１の実施例と同様である。
【００１９】（３）次に、図３（ｃ）に示すように、Ｔ
ａ2 Ｏ5 を結晶化させるための高温（７００℃以上）熱
処理を、拡散炉を用いて、１００℃／ｓｅｃ程度で昇温
し、１時間程度処理を行った後、１０℃／ｓｅｃ程度で
降温する。そして、結晶化したＴａ2 Ｏ5 の高比誘電率
膜２５′を得る。 （４）最後に、図３（ｄ）に示すように、上部電極２６
を堆積してキャパシタセルを形成する。
ａ2 Ｏ5 を結晶化させるための高温（７００℃以上）熱
処理を、拡散炉を用いて、１００℃／ｓｅｃ程度で昇温
し、１時間程度処理を行った後、１０℃／ｓｅｃ程度で
降温する。そして、結晶化したＴａ2 Ｏ5 の高比誘電率
膜２５′を得る。 （４）最後に、図３（ｄ）に示すように、上部電極２６
を堆積してキャパシタセルを形成する。
【００２０】このように、第２実施例によれば、はじめ
に結晶化温度以下で酸素欠損を補い、かつ、不純物を除
去し、その後、Ｔａ2 Ｏ5 の結晶化を行っている。はじ
めの熱処理の効果は、第１実施例と同様であるが、次
に、拡散炉で高温熱処理を行うことにより、大きな結晶
を成長させて、結晶粒界の少ないＴａ2 Ｏ5結晶膜とす
ることができる。
に結晶化温度以下で酸素欠損を補い、かつ、不純物を除
去し、その後、Ｔａ2 Ｏ5 の結晶化を行っている。はじ
めの熱処理の効果は、第１実施例と同様であるが、次
に、拡散炉で高温熱処理を行うことにより、大きな結晶
を成長させて、結晶粒界の少ないＴａ2 Ｏ5結晶膜とす
ることができる。
【００２１】このように、はじめのアニールで膜中の酸
素欠損を補い、不純物を除去し、その後のアニールによ
り、Ｔａ2 Ｏ5 が結晶化した時の結晶粒界を少なくする
ことにより、さらにリーク電流を抑えた高誘電率のＴａ
2 Ｏ5 膜を金属電極上に形成することができる。次に、
本発明の第３実施例について説明する。
素欠損を補い、不純物を除去し、その後のアニールによ
り、Ｔａ2 Ｏ5 が結晶化した時の結晶粒界を少なくする
ことにより、さらにリーク電流を抑えた高誘電率のＴａ
2 Ｏ5 膜を金属電極上に形成することができる。次に、
本発明の第３実施例について説明する。
【００２２】図４は本発明の第３実施例を示す半導体装
置のキャパシタの製造工程断面図である。この実施例
は、酸素より酸化力の強いガスを用いた２ステップのア
ニール法を用いる。 （１）まず、図４（ａ）に示すように、基板３１上に形
成された層間絶縁膜（ＳｉＯ2 膜）３２に、コンタクト
ホールを形成し、このコンタクトホールにコンタクト用
の多結晶シリコン３３を埋め込み、その多結晶シリコン
３３に金属（Ｐｔ，Ｒｕ等）からなる下部電極３４を形
成する。
置のキャパシタの製造工程断面図である。この実施例
は、酸素より酸化力の強いガスを用いた２ステップのア
ニール法を用いる。 （１）まず、図４（ａ）に示すように、基板３１上に形
成された層間絶縁膜（ＳｉＯ2 膜）３２に、コンタクト
ホールを形成し、このコンタクトホールにコンタクト用
の多結晶シリコン３３を埋め込み、その多結晶シリコン
３３に金属（Ｐｔ，Ｒｕ等）からなる下部電極３４を形
成する。
【００２３】（２）次に、図４（ｂ）に示すように、Ｔ
ａ2 Ｏ5 の高比誘電率膜３５を成膜した後、３００℃程
度でＯ3 を用いて、又はＴａ2 Ｏ5 が結晶化する温度以
下の６００℃程度で、Ｎ2 Ｏ等を用いて酸化力の強い雰
囲気中で１時間程度熱処理を行う。 （３）次に、図４（ｃ）に示すように、７００℃以上の
高温でＴａ2 Ｏ5 の熱処理を行い、Ｔａ2 Ｏ5 膜３５を
結晶化させる。そして、結晶化したＴａ2 Ｏ5の高比誘
電率膜３５′を得る。
ａ2 Ｏ5 の高比誘電率膜３５を成膜した後、３００℃程
度でＯ3 を用いて、又はＴａ2 Ｏ5 が結晶化する温度以
下の６００℃程度で、Ｎ2 Ｏ等を用いて酸化力の強い雰
囲気中で１時間程度熱処理を行う。 （３）次に、図４（ｃ）に示すように、７００℃以上の
高温でＴａ2 Ｏ5 の熱処理を行い、Ｔａ2 Ｏ5 膜３５を
結晶化させる。そして、結晶化したＴａ2 Ｏ5の高比誘
電率膜３５′を得る。
【００２４】（４）最後に、図４（ｄ）に示すように、
上部電極３６を堆積してキャパシタセルを形成する。こ
のように、第３実施例によれば、はじめの熱処理を酸化
力の強いＯ3 やＮ2Ｏ等の雰囲気中で行うことにより、
Ｔａ2 Ｏ5 膜中の酸素欠損の補償や不純物の除去を第１
の実施例より効果的に行うことができる。
上部電極３６を堆積してキャパシタセルを形成する。こ
のように、第３実施例によれば、はじめの熱処理を酸化
力の強いＯ3 やＮ2Ｏ等の雰囲気中で行うことにより、
Ｔａ2 Ｏ5 膜中の酸素欠損の補償や不純物の除去を第１
の実施例より効果的に行うことができる。
【００２５】この後、高温の熱処理により、Ｔａ2 Ｏ5
を結晶化させる。これにより、リーク電流をさらに抑え
た高誘電率を持つＴａ2 Ｏ5 膜３５′を金属電極上に形
成することができる。次に、本発明の第４実施例につい
て説明する。図５は本発明の第４実施例を示す半導体装
置のキャパシタの製造工程断面図である。
を結晶化させる。これにより、リーク電流をさらに抑え
た高誘電率を持つＴａ2 Ｏ5 膜３５′を金属電極上に形
成することができる。次に、本発明の第４実施例につい
て説明する。図５は本発明の第４実施例を示す半導体装
置のキャパシタの製造工程断面図である。
【００２６】この実施例では、光又はプラズマ励起によ
り酸素の酸化力を高めた雰囲気による、２ステップのア
ニールを実施する。 （１）まず、図５（ａ）に示すように、基板４１上に形
成された層間絶縁膜（ＳｉＯ2 膜）４２に、コンタクト
ホールを形成し、このコンタクトホールにコンタクト用
の多結晶シリコン４３を埋め込み、その多結晶シリコン
４３に金属（Ｐｔ，Ｒｕ等）からなる下部電極４４を形
成する。
り酸素の酸化力を高めた雰囲気による、２ステップのア
ニールを実施する。 （１）まず、図５（ａ）に示すように、基板４１上に形
成された層間絶縁膜（ＳｉＯ2 膜）４２に、コンタクト
ホールを形成し、このコンタクトホールにコンタクト用
の多結晶シリコン４３を埋め込み、その多結晶シリコン
４３に金属（Ｐｔ，Ｒｕ等）からなる下部電極４４を形
成する。
【００２７】（２）次に、図５（ｂ）に示すように、Ｔ
ａ2 Ｏ5 の高比誘電率膜４５を成膜した後、はじめにＴ
ａ2 Ｏ5 が結晶化する温度、例えば、６７０℃以下で１
時間程度、波長２００ｎｍ程度のＵＶ光４７を当てて、
活性化させた酸素雰囲気中で熱処理を行う。 （３）次に、図５（ｃ）に示すように、７００℃以上の
高温でＴａ2 Ｏ5 の熱処理を行い、Ｔａ2 Ｏ5 膜を結晶
化させる。そして、結晶化したＴａ2 Ｏ5 の高比誘電率
膜４５′を得る。
ａ2 Ｏ5 の高比誘電率膜４５を成膜した後、はじめにＴ
ａ2 Ｏ5 が結晶化する温度、例えば、６７０℃以下で１
時間程度、波長２００ｎｍ程度のＵＶ光４７を当てて、
活性化させた酸素雰囲気中で熱処理を行う。 （３）次に、図５（ｃ）に示すように、７００℃以上の
高温でＴａ2 Ｏ5 の熱処理を行い、Ｔａ2 Ｏ5 膜を結晶
化させる。そして、結晶化したＴａ2 Ｏ5 の高比誘電率
膜４５′を得る。
【００２８】（４）最後に、図５（ｄ）に示すように、
上部電極４６を堆積してキャパシタセルを形成する。こ
のように、第４実施例によれば、はじめに熱処理をＵＶ
光等で活性化させた酸素雰囲気中で行うことにより、Ｔ
ａ2 Ｏ5 膜中の酸素欠損の補償や不純物の除去を、第１
の実施例よりも効果的に行うことができる。この後、高
温の熱処理によりＴａ2 Ｏ5 を結晶化させる。これによ
り、リーク電流をさらに抑えた高誘電率を持つＴａ2 Ｏ
5 膜を金属電極上に形成することができる。
上部電極４６を堆積してキャパシタセルを形成する。こ
のように、第４実施例によれば、はじめに熱処理をＵＶ
光等で活性化させた酸素雰囲気中で行うことにより、Ｔ
ａ2 Ｏ5 膜中の酸素欠損の補償や不純物の除去を、第１
の実施例よりも効果的に行うことができる。この後、高
温の熱処理によりＴａ2 Ｏ5 を結晶化させる。これによ
り、リーク電流をさらに抑えた高誘電率を持つＴａ2 Ｏ
5 膜を金属電極上に形成することができる。
【００２９】以上、金属電極上に形成したＴａ2 Ｏ5 膜
を結晶化させて、高誘電率を持つキャパシタ誘電体膜と
して用いるために、第１から第４実施例ではリーク電流
を抑えるためのアニール方法について説明した。また、
Ｔａ2 Ｏ5 が結晶化により大きな比誘電率を示す下部金
属電極であれば、あらゆる金属電極において、Ｔａ2 Ｏ
5 膜のリーク電流を低減する方法として、同様のアニー
ル法が適用可能であり、高信頼性のキャパシタ及びこれ
に伴う高品質のデバイスの形成が可能となる。
を結晶化させて、高誘電率を持つキャパシタ誘電体膜と
して用いるために、第１から第４実施例ではリーク電流
を抑えるためのアニール方法について説明した。また、
Ｔａ2 Ｏ5 が結晶化により大きな比誘電率を示す下部金
属電極であれば、あらゆる金属電極において、Ｔａ2 Ｏ
5 膜のリーク電流を低減する方法として、同様のアニー
ル法が適用可能であり、高信頼性のキャパシタ及びこれ
に伴う高品質のデバイスの形成が可能となる。
【００３０】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００３１】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （Ａ）請求項１記載の発明によれば、はじめの低温アニ
ールでリーク電流の原因を十分に減少させた後、結晶化
させることにより、リーク電流を抑えた高誘電率のＴａ
2 Ｏ5 膜を金属電極上に実現することができる。
よれば、以下のような効果を奏することができる。 （Ａ）請求項１記載の発明によれば、はじめの低温アニ
ールでリーク電流の原因を十分に減少させた後、結晶化
させることにより、リーク電流を抑えた高誘電率のＴａ
2 Ｏ5 膜を金属電極上に実現することができる。
【００３２】（Ｂ）請求項２又は３記載の発明によれ
ば、酸素雰囲気中で熱処理を、Ｔａ2Ｏ5 の結晶化温度
以下（６００℃程度）で１時間程度行うことにより、十
分にＴａ2 Ｏ5 膜中の酸素欠損の補償と不純物の除去を
行い、その後、７００℃以上の高温で、ＲＴＡを１分程
度行い、Ｔａ2 Ｏ5 を結晶化させることにより、Ｔａ2
Ｏ5 の結晶化以外の反応を抑えるながら、Ｔａ2 Ｏ5 の
大きな比誘電率を得ることができる。
ば、酸素雰囲気中で熱処理を、Ｔａ2Ｏ5 の結晶化温度
以下（６００℃程度）で１時間程度行うことにより、十
分にＴａ2 Ｏ5 膜中の酸素欠損の補償と不純物の除去を
行い、その後、７００℃以上の高温で、ＲＴＡを１分程
度行い、Ｔａ2 Ｏ5 を結晶化させることにより、Ｔａ2
Ｏ5 の結晶化以外の反応を抑えるながら、Ｔａ2 Ｏ5 の
大きな比誘電率を得ることができる。
【００３３】（Ｃ）請求項４記載の発明によれば、はじ
めに結晶化温度以下で酸素欠損を補い、かつ、不純物を
除去し、その後、拡散炉で高温熱処理を行うことによ
り、大きな結晶を成長させ、結晶粒界の少ないＴａ2 Ｏ
5 結晶膜とすることができる。 （Ｄ）請求項５記載の発明によれば、はじめの熱処理
を、酸化力の強いＯ3 やＮ2 Ｏ等の雰囲気中で行うこと
により、Ｔａ2 Ｏ5 膜中の酸素欠損の補償や不純物の除
去を第１の実施例より効果的に行うことができる。
めに結晶化温度以下で酸素欠損を補い、かつ、不純物を
除去し、その後、拡散炉で高温熱処理を行うことによ
り、大きな結晶を成長させ、結晶粒界の少ないＴａ2 Ｏ
5 結晶膜とすることができる。 （Ｄ）請求項５記載の発明によれば、はじめの熱処理
を、酸化力の強いＯ3 やＮ2 Ｏ等の雰囲気中で行うこと
により、Ｔａ2 Ｏ5 膜中の酸素欠損の補償や不純物の除
去を第１の実施例より効果的に行うことができる。
【００３４】この後、高温の熱処理により、Ｔａ2 Ｏ5
を結晶化させる。これにより、リーク電流をさらに抑え
た高誘電率を持つＴａ2 Ｏ5 膜を金属電極上に形成する
ことができる。 （Ｅ）請求項６記載の発明によれば、はじめに熱処理を
ＵＶ光等で活性化させた酸素雰囲気中で行うことによ
り、Ｔａ2 Ｏ5 膜中の酸素欠損の補償や不純物の除去
を、第１の実施例よりも効果的に行うことができる。こ
の後、高温の熱処理によりＴａ2 Ｏ5 を結晶化させる。
これにより、リーク電流をさらに抑えた高誘電率を持つ
Ｔａ2 Ｏ5 膜を金属電極上に形成することができる。
を結晶化させる。これにより、リーク電流をさらに抑え
た高誘電率を持つＴａ2 Ｏ5 膜を金属電極上に形成する
ことができる。 （Ｅ）請求項６記載の発明によれば、はじめに熱処理を
ＵＶ光等で活性化させた酸素雰囲気中で行うことによ
り、Ｔａ2 Ｏ5 膜中の酸素欠損の補償や不純物の除去
を、第１の実施例よりも効果的に行うことができる。こ
の後、高温の熱処理によりＴａ2 Ｏ5 を結晶化させる。
これにより、リーク電流をさらに抑えた高誘電率を持つ
Ｔａ2 Ｏ5 膜を金属電極上に形成することができる。
【図１】本発明の第１実施例を示す半導体装置のキャパ
シタの製造工程断面図である。
シタの製造工程断面図である。
【図２】従来の半導体装置のキャパシタの製造工程断面
図である。
図である。
【図３】本発明の第２実施例を示す半導体装置のキャパ
シタの製造工程断面図である。
シタの製造工程断面図である。
【図４】本発明の第３実施例を示す半導体装置のキャパ
シタの製造工程断面図である。
シタの製造工程断面図である。
【図５】本発明の第４実施例を示す半導体装置のキャパ
シタの製造工程断面図である。
シタの製造工程断面図である。
１１，２１，３１，４１ 基板 １２，２２，３２，４２ 層間絶縁膜（ＳｉＯ2 膜） １３，２３，３３，４３ コンタクト用の多結晶シリ
コン １４，２４，３４，４４ 下部電極 １５，２５，３５，４５ Ｔａ2 Ｏ5 の高比誘電率膜 １６，２６，３６，４６ 上部電極
コン １４，２４，３４，４４ 下部電極 １５，２５，３５，４５ Ｔａ2 Ｏ5 の高比誘電率膜 １６，２６，３６，４６ 上部電極
Claims (7)
- 【請求項１】 金属電極上に高誘電体Ｔａ2 Ｏ5 膜を形
成し、結晶化させて大きな比誘電率をもつキャパシタ誘
電体膜を有する半導体装置のキャパシタの製造方法にお
いて、（ａ）Ｔａ2 Ｏ5 の結晶化温度より低い温度で熱
処理し、Ｔａ2 Ｏ5 膜中の酸素欠損の補償と不純物の除
去を行う工程と、（ｂ）次に、高温熱処理で前記Ｔａ2
Ｏ5 を結晶化することにより、金属電極上で結晶化した
Ｔａ2 Ｏ5 膜のリーク電流を低減する工程とを施すこと
を特徴とする半導体装置のキャパシタの製造方法。 - 【請求項２】 請求項１記載の半導体装置のキャパシタ
の製造方法において、前記（ａ）工程における熱処理を
酸素雰囲気中で行うことをことを特徴とする半導体装置
のキャパシタの製造方法。 - 【請求項３】 請求項１又は２記載の半導体装置のキャ
パシタの製造方法において、前記（ｂ）工程における高
温熱処理を急速熱処理で行うことをことを特徴とする半
導体装置のキャパシタの製造方法。 - 【請求項４】 請求項１又は２記載の半導体装置のキャ
パシタの製造方法において、前記（ｂ）工程における高
温熱処理を拡散炉で行い、結晶粒界の少ないＴａ2 Ｏ5
膜とすることを特徴とする半導体装置のキャパシタの製
造方法。 - 【請求項５】 請求項１記載の半導体装置のキャパシタ
の製造方法において、前記（ａ）工程における熱処理を
酸素より酸化力の強いＯ3 やＮ2 Ｏなどの雰囲気中で行
うことをことを特徴とする半導体装置のキャパシタの製
造方法。 - 【請求項６】 請求項１、３又は４記載の半導体装置の
キャパシタの製造方法において、前記（ａ）工程におけ
る熱処理を光又はプラズマ励起により活性化した酸素雰
囲気中で行うことをことを特徴とする半導体装置のキャ
パシタの製造方法。 - 【請求項７】 金属電極上に高誘電体Ｔａ2 Ｏ5 膜を形
成し、結晶化させて大きな比誘電率をもつ誘電体膜を有
する半導体装置の製造方法において、（ａ）Ｔａ2 Ｏ5
の結晶化温度より低い温度で熱処理し、Ｔａ2 Ｏ5 膜中
の酸素欠損の補償と不純物の除去を行う工程と、（ｂ）
次に、高温熱処理で前記Ｔａ2 Ｏ5 を結晶化することに
より、金属電極上で結晶化したＴａ2 Ｏ5 膜のリーク電
流を低減する工程とを施すことを特徴とする半導体装置
の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9048791A JPH10247723A (ja) | 1997-03-04 | 1997-03-04 | 半導体装置のキャパシタの製造方法 |
| US08/984,500 US6200847B1 (en) | 1997-03-04 | 1997-12-03 | Method of manufacturing capacitor of semiconductor device |
| TW086118307A TW451388B (en) | 1997-03-04 | 1997-12-05 | Method of manufacturing capacitor of semiconductor device |
| KR1019980002982A KR19980079665A (ko) | 1997-03-04 | 1998-02-03 | 반도체 장치의 커패시터 제조방법 |
| CN98104468A CN1120524C (zh) | 1997-03-04 | 1998-02-18 | 制造半导体器件的电容器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9048791A JPH10247723A (ja) | 1997-03-04 | 1997-03-04 | 半導体装置のキャパシタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247723A true JPH10247723A (ja) | 1998-09-14 |
Family
ID=12813066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9048791A Pending JPH10247723A (ja) | 1997-03-04 | 1997-03-04 | 半導体装置のキャパシタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6200847B1 (ja) |
| JP (1) | JPH10247723A (ja) |
| KR (1) | KR19980079665A (ja) |
| CN (1) | CN1120524C (ja) |
| TW (1) | TW451388B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174226A (ja) * | 1998-12-01 | 2000-06-23 | Fujitsu Ltd | 高誘電体キャパシタ、半導体装置、およびその製造方法 |
| KR20000042480A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| KR20000053632A (ko) * | 1999-01-28 | 2000-08-25 | 카네코 히사시 | 산화탄탈막을 포함하는 전극을 구비한 반도체 장치 제조방법 |
| JP2001036046A (ja) * | 1999-06-29 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001203339A (ja) * | 1999-11-09 | 2001-07-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| GB2362033A (en) * | 1999-11-09 | 2001-11-07 | Hyundai Electronics Ind | Method of making a capacitor including a Ta2O5 dielectric film comprising nitrifying an electrode surface and a two temperature anneal |
| US6506613B1 (en) | 2000-04-04 | 2003-01-14 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor device having a capacitor |
| US6867090B2 (en) | 2000-11-22 | 2005-03-15 | Hitachi, Ltd. | Semiconductor device and method of manufacturing thereof |
| KR100646921B1 (ko) * | 2000-06-20 | 2006-11-17 | 주식회사 하이닉스반도체 | 커패시터 제조 방법 |
| KR100673187B1 (ko) * | 2000-06-20 | 2007-01-22 | 주식회사 하이닉스반도체 | 커패시터 제조 방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3878724B2 (ja) * | 1997-10-14 | 2007-02-07 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| KR100326269B1 (ko) * | 1998-12-24 | 2002-05-09 | 박종섭 | 반도체소자의고유전체캐패시터제조방법 |
| KR100331270B1 (ko) * | 1999-07-01 | 2002-04-06 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR100364797B1 (ko) * | 2000-03-21 | 2002-12-16 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 제조방법 |
| KR100414156B1 (ko) * | 2001-05-29 | 2004-01-07 | 삼성전자주식회사 | 집적회로소자의 캐패시터 제조방법 |
| KR100418580B1 (ko) * | 2001-06-12 | 2004-02-21 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US7030042B2 (en) * | 2002-08-28 | 2006-04-18 | Micron Technology, Inc. | Systems and methods for forming tantalum oxide layers and tantalum precursor compounds |
| US6784049B2 (en) | 2002-08-28 | 2004-08-31 | Micron Technology, Inc. | Method for forming refractory metal oxide layers with tetramethyldisiloxane |
| US20060267113A1 (en) * | 2005-05-27 | 2006-11-30 | Tobin Philip J | Semiconductor device structure and method therefor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079191A (en) * | 1985-11-29 | 1992-01-07 | Hitachi, Ltd. | Process for producing a semiconductor device |
| KR950000861B1 (ko) * | 1991-11-19 | 1995-02-02 | 현대전자산업 주식회사 | 고유전율 캐패시터 절연막 제조방법 |
| JP2679599B2 (ja) * | 1993-12-02 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2643870B2 (ja) * | 1994-11-29 | 1997-08-20 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| US5663088A (en) * | 1995-05-19 | 1997-09-02 | Micron Technology, Inc. | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer |
| KR0183732B1 (ko) * | 1995-09-01 | 1999-03-20 | 김광호 | 반도체 장치의 캐패시터 제작방법 |
| JP3188179B2 (ja) * | 1995-09-26 | 2001-07-16 | シャープ株式会社 | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 |
| JP2918835B2 (ja) * | 1996-02-14 | 1999-07-12 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
-
1997
- 1997-03-04 JP JP9048791A patent/JPH10247723A/ja active Pending
- 1997-12-03 US US08/984,500 patent/US6200847B1/en not_active Expired - Fee Related
- 1997-12-05 TW TW086118307A patent/TW451388B/zh not_active IP Right Cessation
-
1998
- 1998-02-03 KR KR1019980002982A patent/KR19980079665A/ko active Search and Examination
- 1998-02-18 CN CN98104468A patent/CN1120524C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174226A (ja) * | 1998-12-01 | 2000-06-23 | Fujitsu Ltd | 高誘電体キャパシタ、半導体装置、およびその製造方法 |
| KR20000042480A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| KR20000053632A (ko) * | 1999-01-28 | 2000-08-25 | 카네코 히사시 | 산화탄탈막을 포함하는 전극을 구비한 반도체 장치 제조방법 |
| JP2001036046A (ja) * | 1999-06-29 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001203339A (ja) * | 1999-11-09 | 2001-07-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| GB2362033A (en) * | 1999-11-09 | 2001-11-07 | Hyundai Electronics Ind | Method of making a capacitor including a Ta2O5 dielectric film comprising nitrifying an electrode surface and a two temperature anneal |
| GB2362033B (en) * | 1999-11-09 | 2004-05-19 | Hyundai Electronics Ind | Method of manufacturing Ta2O5 capacitor using Ta2o5 thin film as dielectric layer |
| US6506613B1 (en) | 2000-04-04 | 2003-01-14 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor device having a capacitor |
| KR100646921B1 (ko) * | 2000-06-20 | 2006-11-17 | 주식회사 하이닉스반도체 | 커패시터 제조 방법 |
| KR100673187B1 (ko) * | 2000-06-20 | 2007-01-22 | 주식회사 하이닉스반도체 | 커패시터 제조 방법 |
| US6867090B2 (en) | 2000-11-22 | 2005-03-15 | Hitachi, Ltd. | Semiconductor device and method of manufacturing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW451388B (en) | 2001-08-21 |
| KR19980079665A (ko) | 1998-11-25 |
| CN1120524C (zh) | 2003-09-03 |
| US6200847B1 (en) | 2001-03-13 |
| CN1192581A (zh) | 1998-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10247723A (ja) | 半導体装置のキャパシタの製造方法 | |
| JP3169866B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP2001257208A (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| JPH10135137A (ja) | 結晶性半導体作製方法 | |
| US7964456B2 (en) | Method of fabricating polysilicon thin film and thin film transistor using polysilicon fabricated by the same method | |
| JP3781787B2 (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| KR100685396B1 (ko) | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 | |
| JPH11289087A (ja) | 半導体装置及びその製造方法 | |
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP2004146559A (ja) | 容量素子の製造方法 | |
| JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
| JP3386339B2 (ja) | Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2000058789A (ja) | 半導体装置の製造方法 | |
| JPH08293580A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP2001102555A (ja) | 半導体装置、薄膜トランジスタ及びそれらの製造方法 | |
| JP3972991B2 (ja) | 薄膜集積回路の作製方法 | |
| JP2006245612A (ja) | 容量素子の製造方法 | |
| JP2993665B2 (ja) | 配線形成方法 | |
| JPH0855995A (ja) | 半導体装置およびその作製方法 | |
| JP3173758B2 (ja) | 半導体装置およびその作製方法 | |
| KR100343452B1 (ko) | 반도체 장치의 유전막 제조방법 | |
| JP4106513B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP3691505B2 (ja) | 薄膜集積回路の作製方法及びアクティブマトリクス型液晶表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |