JP2004146559A - 容量素子の製造方法 - Google Patents
容量素子の製造方法 Download PDFInfo
- Publication number
- JP2004146559A JP2004146559A JP2002309281A JP2002309281A JP2004146559A JP 2004146559 A JP2004146559 A JP 2004146559A JP 2002309281 A JP2002309281 A JP 2002309281A JP 2002309281 A JP2002309281 A JP 2002309281A JP 2004146559 A JP2004146559 A JP 2004146559A
- Authority
- JP
- Japan
- Prior art keywords
- strontium titanate
- film
- heat treatment
- titanate film
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 27
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims abstract description 56
- 238000010438 heat treatment Methods 0.000 claims abstract description 42
- 239000007789 gas Substances 0.000 claims description 11
- 238000004151 rapid thermal annealing Methods 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 18
- 229910052751 metal Inorganic materials 0.000 abstract description 18
- 239000002184 metal Substances 0.000 abstract description 18
- 230000003647 oxidation Effects 0.000 abstract description 12
- 238000007254 oxidation reaction Methods 0.000 abstract description 12
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052707 ruthenium Inorganic materials 0.000 abstract description 8
- 239000011261 inert gas Substances 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 23
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- RGZQGGVFIISIHZ-UHFFFAOYSA-N strontium titanium Chemical compound [Ti].[Sr] RGZQGGVFIISIHZ-UHFFFAOYSA-N 0.000 description 1
- XRFHCHCLSRSSPQ-UHFFFAOYSA-N strontium;oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Sr+2] XRFHCHCLSRSSPQ-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】多結晶質の下部電極上に、高い比誘電率を有するチタン酸ストロンチウム膜の形成が可能で、且つバリアメタル膜の酸化が抑制された容量素子の製造方法を提供する。
【解決手段】多結晶のＲｕ（ルテニウム）から成る下部電極１４上に、非結晶のチタン酸ストロンチウム膜１５ａを堆積し、５００℃以上６５０℃以下の温度でのＲＴＡ熱処理によって、不活性ガスの雰囲気中で、チタン酸ストロンチウム膜１５ａを結晶化させる。
【選択図】 図１
【解決手段】多結晶のＲｕ（ルテニウム）から成る下部電極１４上に、非結晶のチタン酸ストロンチウム膜１５ａを堆積し、５００℃以上６５０℃以下の温度でのＲＴＡ熱処理によって、不活性ガスの雰囲気中で、チタン酸ストロンチウム膜１５ａを結晶化させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、容量素子の製造方法に関し、特に、多結晶の物質から成る下部電極上に、高い比誘電率を有するチタン酸ストロンチウム膜の形成が可能で、且つバリアメタル膜の酸化が抑制された容量素子の製造方法に関する。
【０００２】
【従来の技術】
近年、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の半導体装置では、高集積化の実現のために、各メモリセルのキャパシタの占有面積当たりの容量を増大させる要請がある。この要請に応え、容量素子の電極を立体化する方法が提案されて来た。しかし、容量素子の微細化に伴い、酸化膜や窒化膜等のような誘電膜では、容量素子の電極を立体化しても必要なキャパシタンスを得ることが難しくなっている。そこで、容量素子の容量絶縁膜として、例えばチタン酸ストロンチウムなどの高誘電体材料の採用が検討されている。
【０００３】
チタン酸ストロンチウムを高誘電体材料として用いるには、チタン酸ストロンチウムの結晶化が必要となるが、成膜によりこのような膜を得るには、高い成膜温度が必要となる。一方、容量素子が形成される半導体集積回路（エピタキシャル基板）は熱的に不安定である。このため、４００℃以下の温度でチタン酸ストロンチウムを成膜した後、５００℃以下の熱処理を行うことによって、チタン酸ストロンチウムを結晶化させ、半導体集積回路を高温状態に晒すことなく、高い比誘電率を得る製造方法が提案されている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開平１１−２７４４１５号公報（第４−５頁、第３−４図）
【０００５】
特許文献１に記載の製造方法では、まず、バリアメタル膜で被覆した基板上に、Ｔｉ／Ｐｔ層から成る下部電極を形成する。次いで、下部電極上に堆積温度３００℃で、チタン酸ストロンチウム膜を堆積する。堆積直後のチタン酸ストロンチウム膜が示す比誘電率は１００程度である。続いて、不活性ガス又は酸化性ガスの雰囲気中で、４５０℃の温度で熱処理を行い、チタン酸ストロンチウム膜を結晶化させる。同文献の図４に示されるように、熱処理を５分以上行うことにより、チタン酸ストロンチウム膜は結晶化されて１６０程度の高い比誘電率を有する。続いて、このチタン酸ストロンチウム膜上に上部電極を形成する等の工程を経ることにより、容量素子を完成する。
【０００６】
【発明が解決しようとする課題】
ところで、メモリセルが微細化された、１ギガビット以上のＤＲＡＭの容量素子では、その下部電極にＲｕ（ルテニウム）などの多結晶の材料が用いられる。しかし、このように多結晶の下部電極上に堆積されたチタン酸ストロンチウム膜に対して、特許文献１に記載の５００℃以下の温度で熱処理を行っても、温度が十分でないため、結晶化は進行せず、高い比誘電率を得ることができないという問題があった。
【０００７】
一方、このような容量素子では熱処理温度を上げると、雰囲気中の酸化性ガスにより、又はチタン酸ストロンチウム膜中の酸素の拡散により、バリアメタル膜が酸化されてしまうという問題が生じる。バリアメタル膜の酸化は、トランジスタとの導通不良を招き、或いは、導通不良に至らないまでも配線抵抗の上昇によって、等価的に容量素子の容量低下を招く。
【０００８】
本発明は、上記に鑑み、多結晶の物質から成る下部電極上に、高い比誘電率を有するチタン酸ストロンチウム膜の形成が可能で、且つバリアメタル膜の酸化が抑制された容量素子の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１発明に係る容量素子の製造方法は、チタン酸ストロンチウム膜を容量絶縁膜として用いる容量素子の製造方法であって、
前記チタン酸ストロンチウム膜を成膜後、不活性雰囲気中で５００〜６５０℃の範囲の温度で熱処理を行うことを特徴とする。
【００１０】
熱処理温度を５００〜６５０℃の範囲とすることにより、堆積された非晶質のチタン酸ストロンチウム膜を結晶化させることができ、高い誘電率が得られることによって、高い静電容量の容量素子が製造できる。不活性雰囲気中で熱処理を行うため、雰囲気に含まれるガスによるバリアメタル膜の酸化を抑制することができる。熱処理温度が５００℃以下では、多結晶の下部電極上でチタン酸ストロンチウム膜の結晶化が遅く、高い誘電率の容量絶縁膜が得られない。また、熱処理温度が６５０℃以上となると、チタン酸ストロンチウム中の酸素の拡散によってバリアメタルが酸化され、トランジスタとの導通不良を招き、或いは、配線抵抗の上昇によって等価的に容量素子の容量低下を招き、高い静電容量が得られない。
【００１１】
また、本発明の第２発明に係る容量素子の製造方法は、チタン酸ストロンチウム膜を容量絶縁膜として用いる容量素子の製造方法において、
シリコン基板上に、容量素子の下部電極を形成する工程と、
前記下部電極上にチタン酸ストロンチウム膜を形成する工程と、
前記チタン酸ストロンチウム膜上に上部電極を形成する工程と、
不活性雰囲気中で、５００〜６５０℃の範囲の温度で熱処理を行う工程とを有することを特徴とする。本発明の第２発明は、上記本発明の第１発明と同様の効果を得ることができる。
【００１２】
ここで、前記下部電極は、少なくともシリコン又は窒化チタンを含む積層膜とすることができる。良好な素子特性を有する下部電極を有する容量素子が得られる。
【００１３】
前記熱処理工程は、非晶質のチタン酸ストロンチウム膜を結晶化する工程である。結晶化により高い比誘電率を有するチタン酸ストロンチウム膜を得ることができる。
【００１４】
前記不活性雰囲気は、アルゴン、ヘリウム及び窒素の何れかから選択されるガスを主成分として含有するのが好ましい。この場合、バリアメタル膜の酸化を良好に抑制することができる。
【００１５】
また、前記熱処理工程が、ランプを利用したＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法により、１５秒〜５分間継続するのが好ましい。継続時間が１５秒以下だと、結晶化が不完全となり、また、継続時間が５分以内では、各膜に対する影響を最小限に抑えることができる。
【００１６】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳細に説明する。図１（ａ）〜（ｃ）は、本発明の第１実施形態例に係る容量素子の各製造工程段階を示す断面図である。
【００１７】
まず、図１（ａ）に示すように、半導体集積回路１１上に順次に、ポリシリコン１２、ＴｉＮ（窒化チタン）から成るバリアメタル膜１３、多結晶のルテニウムから成る下部電極１４を形成する。次に、下部電極１４上に非晶質のチタン酸ストロンチウム膜１５ａを堆積する。
【００１８】
続いて、図１（ｂ）に示すように、５００〜６５０℃の温度範囲で、不活性ガスの雰囲気中で熱処理を行い、非結晶のチタン酸ストロンチウム膜１５ａを結晶化させ、単結晶のチタン酸ストロンチウム膜１５を形成する。この結晶化により、チタン酸ストロンチウム膜１５は高い比誘電率を有する誘電体となる。ここで、不活性ガスは、Ａｒ、Ｈｅなどのハロゲンガスの他に、Ｎ２ガスなどのように、容量素子に対して実質的に反応を起こさず、不活性であるガスでもよい。続いて、図１（ｃ）に示すように、チタン酸ストロンチウム膜１５上に上部電極１６を形成する等の工程を経ることにより、容量素子１０を製造することができる。
【００１９】
本実施形態例では、５００℃以上の熱処理によって、多結晶のルテニウムから成る下部電極１４上で、非晶質のチタン酸ストロンチウム膜１５ａが結晶化され、高い比誘電率を有する単結晶のチタン酸ストロンチウム膜１５を得ることができる。また、この熱処理を不活性ガスの雰囲気中で行うことにより、従来のように雰囲気中からバリアメタル膜１３に酸化性ガスが供給されることもなく、バリアメタル膜１３の酸化を抑制することができる。更に、６５０℃以下の温度で熱処理を行うことにより、チタン酸ストロンチウム膜１５中の酸素の拡散に起因する、バリアメタル膜１３の酸化を抑制することができる。
【００２０】
図１（ａ）〜（ｃ）を参照し、本発明の第２実施形態例について説明する。本実施形態例の容量素子の製造方法は、ルテニウムから成る下部電極１４を形成する工程までは、第１実施形態例と同様である。下部電極１４を形成した後、図１（ａ）に示すように、下部電極１４上に、化学気相成長法（ＣＶＤ法）を用いて、４２０℃の温度で膜厚が約２０ｎｍの非晶質のチタン酸ストロンチウム膜１５ａを堆積する。
【００２１】
次いで、図１（ｂ）に示すように、Ｎ２ガスの雰囲気中で５００〜６５０℃の温度範囲で、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法による熱処理を１分間行い、非晶質のチタン酸ストロンチウム膜１５ａを結晶化させ、単結晶のチタン酸ストロンチウム膜１５を形成する。この結晶化により、チタン酸ストロンチウム膜１５は高い比誘電率を有する誘電体となる。続いて、図１（ｃ）に示すように、単結晶のチタン酸ストロンチウム膜１５上に上部電極１６を形成する等の工程を経ることにより、本実施形態例の容量素子を製造することができる。
【００２２】
本実施形態例では、５００〜６５０℃の温度範囲で熱処理を行うことにより、多結晶のルテニウムから成る下部電極１４上で、非晶質のチタン酸ストロンチウム膜１５ａが結晶化され、高い比誘電率を有する単結晶のチタン酸ストロンチウム膜１５を得ることができると共に、チタン酸ストロンチウム膜１５中の酸素の拡散による、バリアメタル膜１３の酸化を抑制することができる。また、この熱処理の際に、不活性ガスであるＮ２ガスの雰囲気中で熱処理を行うことにより、バリアメタル膜１３の酸化を抑制することができる。本実施形態例では、更に、熱処理にＲＴＡ法を用い、熱処理を１分間程度の短時間で行うため、各膜に対する熱処理の影響を最小限に抑えることができる。
【００２３】
第１実施形態例及び第２実施形態例において、チタン酸ストロンチウム膜１５ａを堆積したした後に熱処理を行うのに代えて、上部電極１６の形成後に同様の熱処理を施しても、それぞれ同様の効果が得られる。
【００２４】
図２は、本実施形態例の製造方法で製造された容量素子における熱処理温度と、熱処理後のチタン酸ストロンチウム膜１５の比誘電率との関係を示す。同図から理解できるように、熱処理温度が５００℃以上になると、非晶質のチタン酸ストロンチウム膜１５ａの結晶化が進むことにより、比誘電率は１３０〜１７０程度の高い値をとり、熱処理温度が６５０℃まで高い値を保つ。一方、熱処理温度が６５０℃を超えると、バリアメタル膜１３を構成するＴｉＮの酸化が進み、容量素子の容量が低下し、見かけ上の比誘電率は低くなる。
【００２５】
図３は、本実施形態例の製造方法で製造された容量素子における熱処理温度と、熱処理後のチタン酸ストロンチウム膜１５のＳｉＯ２換算膜厚を示す。同図から理解できるように、熱処理温度が５００〜６５０℃の範囲で、ＳｉＯ２換算膜厚は１ｎｍ以下という低い値となる。即ち、本実施形態例の製造方法によれば、１ギガビット以上のルテニウムを下部電極として用いるＤＲＡＭにも適用が可能で、ＳｉＯ２換算膜厚が１ｎｍ以下という高い比誘電率を有する容量素子を得ることができる。
【００２６】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の容量素子の製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した容量素子の製造方法も、本発明の範囲に含まれる。
【００２７】
【発明の効果】
以上説明したように、本発明の容量素子の製造方法によると、下部電極上に堆積された非晶質チタン酸ストロンチウム膜に対して、５００℃以上６５０℃以下の温度で、且つ不活性ガスの雰囲気中で、熱処理を行う。これにより下部電極上に成膜された非晶質のチタン酸ストロンチウムを結晶化させ、高い比誘電率を有するチタン酸ストロンチウム膜を得ることができると共に、バリアメタル膜の酸化を抑制することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、第１実施形態例及び第２実施形態例に係る容量素子の各製造工程段階を示す断面図である。
【図２】第２実施形態例の容量素子の製造方法における熱処理温度と、熱処理後のチタン酸ストロンチウム膜の比誘電率との関係を示すグラフである。
【図３】第２実施形態例の容量素子の製造方法における熱処理温度と、チタン酸ストロンチウム膜のＳｉＯ２換算膜厚との関係を示すグラフである。
【符号の説明】
１０：第１実施形態例の容量素子
１１：半導体集積回路
１２：ポリシリコン
１３：バリアメタル膜
１４：Ｒｕ（ルテニウム）から成る下部電極
１５ａ：非晶質のチタン酸ストロンチウム膜
１５：単結晶のチタン酸ストロンチウム膜
１６：上部電極
【発明の属する技術分野】
本発明は、容量素子の製造方法に関し、特に、多結晶の物質から成る下部電極上に、高い比誘電率を有するチタン酸ストロンチウム膜の形成が可能で、且つバリアメタル膜の酸化が抑制された容量素子の製造方法に関する。
【０００２】
【従来の技術】
近年、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の半導体装置では、高集積化の実現のために、各メモリセルのキャパシタの占有面積当たりの容量を増大させる要請がある。この要請に応え、容量素子の電極を立体化する方法が提案されて来た。しかし、容量素子の微細化に伴い、酸化膜や窒化膜等のような誘電膜では、容量素子の電極を立体化しても必要なキャパシタンスを得ることが難しくなっている。そこで、容量素子の容量絶縁膜として、例えばチタン酸ストロンチウムなどの高誘電体材料の採用が検討されている。
【０００３】
チタン酸ストロンチウムを高誘電体材料として用いるには、チタン酸ストロンチウムの結晶化が必要となるが、成膜によりこのような膜を得るには、高い成膜温度が必要となる。一方、容量素子が形成される半導体集積回路（エピタキシャル基板）は熱的に不安定である。このため、４００℃以下の温度でチタン酸ストロンチウムを成膜した後、５００℃以下の熱処理を行うことによって、チタン酸ストロンチウムを結晶化させ、半導体集積回路を高温状態に晒すことなく、高い比誘電率を得る製造方法が提案されている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開平１１−２７４４１５号公報（第４−５頁、第３−４図）
【０００５】
特許文献１に記載の製造方法では、まず、バリアメタル膜で被覆した基板上に、Ｔｉ／Ｐｔ層から成る下部電極を形成する。次いで、下部電極上に堆積温度３００℃で、チタン酸ストロンチウム膜を堆積する。堆積直後のチタン酸ストロンチウム膜が示す比誘電率は１００程度である。続いて、不活性ガス又は酸化性ガスの雰囲気中で、４５０℃の温度で熱処理を行い、チタン酸ストロンチウム膜を結晶化させる。同文献の図４に示されるように、熱処理を５分以上行うことにより、チタン酸ストロンチウム膜は結晶化されて１６０程度の高い比誘電率を有する。続いて、このチタン酸ストロンチウム膜上に上部電極を形成する等の工程を経ることにより、容量素子を完成する。
【０００６】
【発明が解決しようとする課題】
ところで、メモリセルが微細化された、１ギガビット以上のＤＲＡＭの容量素子では、その下部電極にＲｕ（ルテニウム）などの多結晶の材料が用いられる。しかし、このように多結晶の下部電極上に堆積されたチタン酸ストロンチウム膜に対して、特許文献１に記載の５００℃以下の温度で熱処理を行っても、温度が十分でないため、結晶化は進行せず、高い比誘電率を得ることができないという問題があった。
【０００７】
一方、このような容量素子では熱処理温度を上げると、雰囲気中の酸化性ガスにより、又はチタン酸ストロンチウム膜中の酸素の拡散により、バリアメタル膜が酸化されてしまうという問題が生じる。バリアメタル膜の酸化は、トランジスタとの導通不良を招き、或いは、導通不良に至らないまでも配線抵抗の上昇によって、等価的に容量素子の容量低下を招く。
【０００８】
本発明は、上記に鑑み、多結晶の物質から成る下部電極上に、高い比誘電率を有するチタン酸ストロンチウム膜の形成が可能で、且つバリアメタル膜の酸化が抑制された容量素子の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１発明に係る容量素子の製造方法は、チタン酸ストロンチウム膜を容量絶縁膜として用いる容量素子の製造方法であって、
前記チタン酸ストロンチウム膜を成膜後、不活性雰囲気中で５００〜６５０℃の範囲の温度で熱処理を行うことを特徴とする。
【００１０】
熱処理温度を５００〜６５０℃の範囲とすることにより、堆積された非晶質のチタン酸ストロンチウム膜を結晶化させることができ、高い誘電率が得られることによって、高い静電容量の容量素子が製造できる。不活性雰囲気中で熱処理を行うため、雰囲気に含まれるガスによるバリアメタル膜の酸化を抑制することができる。熱処理温度が５００℃以下では、多結晶の下部電極上でチタン酸ストロンチウム膜の結晶化が遅く、高い誘電率の容量絶縁膜が得られない。また、熱処理温度が６５０℃以上となると、チタン酸ストロンチウム中の酸素の拡散によってバリアメタルが酸化され、トランジスタとの導通不良を招き、或いは、配線抵抗の上昇によって等価的に容量素子の容量低下を招き、高い静電容量が得られない。
【００１１】
また、本発明の第２発明に係る容量素子の製造方法は、チタン酸ストロンチウム膜を容量絶縁膜として用いる容量素子の製造方法において、
シリコン基板上に、容量素子の下部電極を形成する工程と、
前記下部電極上にチタン酸ストロンチウム膜を形成する工程と、
前記チタン酸ストロンチウム膜上に上部電極を形成する工程と、
不活性雰囲気中で、５００〜６５０℃の範囲の温度で熱処理を行う工程とを有することを特徴とする。本発明の第２発明は、上記本発明の第１発明と同様の効果を得ることができる。
【００１２】
ここで、前記下部電極は、少なくともシリコン又は窒化チタンを含む積層膜とすることができる。良好な素子特性を有する下部電極を有する容量素子が得られる。
【００１３】
前記熱処理工程は、非晶質のチタン酸ストロンチウム膜を結晶化する工程である。結晶化により高い比誘電率を有するチタン酸ストロンチウム膜を得ることができる。
【００１４】
前記不活性雰囲気は、アルゴン、ヘリウム及び窒素の何れかから選択されるガスを主成分として含有するのが好ましい。この場合、バリアメタル膜の酸化を良好に抑制することができる。
【００１５】
また、前記熱処理工程が、ランプを利用したＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法により、１５秒〜５分間継続するのが好ましい。継続時間が１５秒以下だと、結晶化が不完全となり、また、継続時間が５分以内では、各膜に対する影響を最小限に抑えることができる。
【００１６】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳細に説明する。図１（ａ）〜（ｃ）は、本発明の第１実施形態例に係る容量素子の各製造工程段階を示す断面図である。
【００１７】
まず、図１（ａ）に示すように、半導体集積回路１１上に順次に、ポリシリコン１２、ＴｉＮ（窒化チタン）から成るバリアメタル膜１３、多結晶のルテニウムから成る下部電極１４を形成する。次に、下部電極１４上に非晶質のチタン酸ストロンチウム膜１５ａを堆積する。
【００１８】
続いて、図１（ｂ）に示すように、５００〜６５０℃の温度範囲で、不活性ガスの雰囲気中で熱処理を行い、非結晶のチタン酸ストロンチウム膜１５ａを結晶化させ、単結晶のチタン酸ストロンチウム膜１５を形成する。この結晶化により、チタン酸ストロンチウム膜１５は高い比誘電率を有する誘電体となる。ここで、不活性ガスは、Ａｒ、Ｈｅなどのハロゲンガスの他に、Ｎ２ガスなどのように、容量素子に対して実質的に反応を起こさず、不活性であるガスでもよい。続いて、図１（ｃ）に示すように、チタン酸ストロンチウム膜１５上に上部電極１６を形成する等の工程を経ることにより、容量素子１０を製造することができる。
【００１９】
本実施形態例では、５００℃以上の熱処理によって、多結晶のルテニウムから成る下部電極１４上で、非晶質のチタン酸ストロンチウム膜１５ａが結晶化され、高い比誘電率を有する単結晶のチタン酸ストロンチウム膜１５を得ることができる。また、この熱処理を不活性ガスの雰囲気中で行うことにより、従来のように雰囲気中からバリアメタル膜１３に酸化性ガスが供給されることもなく、バリアメタル膜１３の酸化を抑制することができる。更に、６５０℃以下の温度で熱処理を行うことにより、チタン酸ストロンチウム膜１５中の酸素の拡散に起因する、バリアメタル膜１３の酸化を抑制することができる。
【００２０】
図１（ａ）〜（ｃ）を参照し、本発明の第２実施形態例について説明する。本実施形態例の容量素子の製造方法は、ルテニウムから成る下部電極１４を形成する工程までは、第１実施形態例と同様である。下部電極１４を形成した後、図１（ａ）に示すように、下部電極１４上に、化学気相成長法（ＣＶＤ法）を用いて、４２０℃の温度で膜厚が約２０ｎｍの非晶質のチタン酸ストロンチウム膜１５ａを堆積する。
【００２１】
次いで、図１（ｂ）に示すように、Ｎ２ガスの雰囲気中で５００〜６５０℃の温度範囲で、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法による熱処理を１分間行い、非晶質のチタン酸ストロンチウム膜１５ａを結晶化させ、単結晶のチタン酸ストロンチウム膜１５を形成する。この結晶化により、チタン酸ストロンチウム膜１５は高い比誘電率を有する誘電体となる。続いて、図１（ｃ）に示すように、単結晶のチタン酸ストロンチウム膜１５上に上部電極１６を形成する等の工程を経ることにより、本実施形態例の容量素子を製造することができる。
【００２２】
本実施形態例では、５００〜６５０℃の温度範囲で熱処理を行うことにより、多結晶のルテニウムから成る下部電極１４上で、非晶質のチタン酸ストロンチウム膜１５ａが結晶化され、高い比誘電率を有する単結晶のチタン酸ストロンチウム膜１５を得ることができると共に、チタン酸ストロンチウム膜１５中の酸素の拡散による、バリアメタル膜１３の酸化を抑制することができる。また、この熱処理の際に、不活性ガスであるＮ２ガスの雰囲気中で熱処理を行うことにより、バリアメタル膜１３の酸化を抑制することができる。本実施形態例では、更に、熱処理にＲＴＡ法を用い、熱処理を１分間程度の短時間で行うため、各膜に対する熱処理の影響を最小限に抑えることができる。
【００２３】
第１実施形態例及び第２実施形態例において、チタン酸ストロンチウム膜１５ａを堆積したした後に熱処理を行うのに代えて、上部電極１６の形成後に同様の熱処理を施しても、それぞれ同様の効果が得られる。
【００２４】
図２は、本実施形態例の製造方法で製造された容量素子における熱処理温度と、熱処理後のチタン酸ストロンチウム膜１５の比誘電率との関係を示す。同図から理解できるように、熱処理温度が５００℃以上になると、非晶質のチタン酸ストロンチウム膜１５ａの結晶化が進むことにより、比誘電率は１３０〜１７０程度の高い値をとり、熱処理温度が６５０℃まで高い値を保つ。一方、熱処理温度が６５０℃を超えると、バリアメタル膜１３を構成するＴｉＮの酸化が進み、容量素子の容量が低下し、見かけ上の比誘電率は低くなる。
【００２５】
図３は、本実施形態例の製造方法で製造された容量素子における熱処理温度と、熱処理後のチタン酸ストロンチウム膜１５のＳｉＯ２換算膜厚を示す。同図から理解できるように、熱処理温度が５００〜６５０℃の範囲で、ＳｉＯ２換算膜厚は１ｎｍ以下という低い値となる。即ち、本実施形態例の製造方法によれば、１ギガビット以上のルテニウムを下部電極として用いるＤＲＡＭにも適用が可能で、ＳｉＯ２換算膜厚が１ｎｍ以下という高い比誘電率を有する容量素子を得ることができる。
【００２６】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の容量素子の製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した容量素子の製造方法も、本発明の範囲に含まれる。
【００２７】
【発明の効果】
以上説明したように、本発明の容量素子の製造方法によると、下部電極上に堆積された非晶質チタン酸ストロンチウム膜に対して、５００℃以上６５０℃以下の温度で、且つ不活性ガスの雰囲気中で、熱処理を行う。これにより下部電極上に成膜された非晶質のチタン酸ストロンチウムを結晶化させ、高い比誘電率を有するチタン酸ストロンチウム膜を得ることができると共に、バリアメタル膜の酸化を抑制することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、第１実施形態例及び第２実施形態例に係る容量素子の各製造工程段階を示す断面図である。
【図２】第２実施形態例の容量素子の製造方法における熱処理温度と、熱処理後のチタン酸ストロンチウム膜の比誘電率との関係を示すグラフである。
【図３】第２実施形態例の容量素子の製造方法における熱処理温度と、チタン酸ストロンチウム膜のＳｉＯ２換算膜厚との関係を示すグラフである。
【符号の説明】
１０：第１実施形態例の容量素子
１１：半導体集積回路
１２：ポリシリコン
１３：バリアメタル膜
１４：Ｒｕ（ルテニウム）から成る下部電極
１５ａ：非晶質のチタン酸ストロンチウム膜
１５：単結晶のチタン酸ストロンチウム膜
１６：上部電極
Claims (6)
- チタン酸ストロンチウム膜を容量絶縁膜として用いる容量素子の製造方法であって、
前記チタン酸ストロンチウム膜を成膜後、不活性雰囲気中で５００〜６５０℃の範囲の温度で熱処理を行うことを特徴とする容量素子の製造方法。 - チタン酸ストロンチウム膜を容量絶縁膜として用いる容量素子の製造方法において、
シリコン基板上に、容量素子の下部電極を形成する工程と、
前記下部電極上にチタン酸ストロンチウム膜を形成する工程と、
前記チタン酸ストロンチウム膜上に上部電極を形成する工程と、
不活性雰囲気中で、５００〜６５０℃の範囲の温度で熱処理を行う工程とを有することを特徴とする容量素子の製造方法。 - 前記下部電極は、少なくともシリコン又は窒化チタンを含む積層膜から成る、請求項２に記載の容量素子の製造方法。
- 前記熱処理工程では、非晶質のチタン酸ストロンチウム膜を結晶化する、請求項１〜３の何れか１項に記載の容量素子の製造方法。
- 前記不活性雰囲気は、アルゴン、ヘリウム及び窒素の何れかから選択されるガスを主成分として含有する、請求項１〜４の何れか１項に記載の容量素子の製造方法。
- 前記熱処理工程が、ランプを利用したＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法により、１５秒〜５分間継続する、請求項１〜５の何れか１項に記載の容量素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309281A JP2004146559A (ja) | 2002-10-24 | 2002-10-24 | 容量素子の製造方法 |
| US10/691,584 US20040092038A1 (en) | 2002-10-24 | 2003-10-24 | Method for forming a capacitor having a high-dielectric-constant insulation film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309281A JP2004146559A (ja) | 2002-10-24 | 2002-10-24 | 容量素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006146702A Division JP2006245612A (ja) | 2006-05-26 | 2006-05-26 | 容量素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004146559A true JP2004146559A (ja) | 2004-05-20 |
Family
ID=32211571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002309281A Pending JP2004146559A (ja) | 2002-10-24 | 2002-10-24 | 容量素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040092038A1 (ja) |
| JP (1) | JP2004146559A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135714A (ja) * | 2006-10-26 | 2008-06-12 | Elpida Memory Inc | 容量素子を有する半導体装置及びその製造方法 |
| US7754563B2 (en) | 2006-07-20 | 2010-07-13 | Elpida Memory, Inc. | Nanolaminate-structure dielectric film forming method |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080118731A1 (en) * | 2006-11-16 | 2008-05-22 | Micron Technology, Inc. | Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor |
| JP2010056392A (ja) * | 2008-08-29 | 2010-03-11 | Elpida Memory Inc | キャパシタ用絶縁膜、キャパシタ素子、キャパシタ用絶縁膜の製造方法及び半導体装置 |
| US8940388B2 (en) | 2011-03-02 | 2015-01-27 | Micron Technology, Inc. | Insulative elements |
| US20220262801A1 (en) * | 2021-02-17 | 2022-08-18 | Applied Materials, Inc. | Capacitor dielectric for shorter capacitor height and quantum memory dram |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| JPH09266289A (ja) * | 1996-03-29 | 1997-10-07 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| TW408351B (en) * | 1997-10-17 | 2000-10-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US7022623B2 (en) * | 1999-04-22 | 2006-04-04 | Micron Technology, Inc. | Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process |
| KR100335494B1 (ko) * | 1999-10-30 | 2002-05-08 | 윤종용 | Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법 |
| US6534809B2 (en) * | 1999-12-22 | 2003-03-18 | Agilent Technologies, Inc. | Hardmask designs for dry etching FeRAM capacitor stacks |
| US6635528B2 (en) * | 1999-12-22 | 2003-10-21 | Texas Instruments Incorporated | Method of planarizing a conductive plug situated under a ferroelectric capacitor |
| JP2001257344A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP2002285333A (ja) * | 2001-03-26 | 2002-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2002324852A (ja) * | 2001-04-26 | 2002-11-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| DE10125370C1 (de) * | 2001-05-23 | 2002-11-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem stark polarisierbaren Dielektrikum oder Ferroelektrikum |
| US6717193B2 (en) * | 2001-10-09 | 2004-04-06 | Koninklijke Philips Electronics N.V. | Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same |
| US6870210B2 (en) * | 2002-08-22 | 2005-03-22 | Micron Technology, Inc. | Dual-sided capacitor |
| US6635497B2 (en) * | 2001-12-21 | 2003-10-21 | Texas Instruments Incorporated | Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing |
| US6824816B2 (en) * | 2002-01-29 | 2004-11-30 | Asm International N.V. | Process for producing metal thin films by ALD |
-
2002
- 2002-10-24 JP JP2002309281A patent/JP2004146559A/ja active Pending
-
2003
- 2003-10-24 US US10/691,584 patent/US20040092038A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7754563B2 (en) | 2006-07-20 | 2010-07-13 | Elpida Memory, Inc. | Nanolaminate-structure dielectric film forming method |
| JP2008135714A (ja) * | 2006-10-26 | 2008-06-12 | Elpida Memory Inc | 容量素子を有する半導体装置及びその製造方法 |
| US7691743B2 (en) | 2006-10-26 | 2010-04-06 | Elpida Memory, Inc. | Semiconductor device having a capacitance element and method of manufacturing the same |
| JP4524698B2 (ja) * | 2006-10-26 | 2010-08-18 | エルピーダメモリ株式会社 | 容量素子を有する半導体装置及びその製造方法 |
| US7872294B2 (en) | 2006-10-26 | 2011-01-18 | Elpida Memory, Inc. | Semiconductor device having a capacitance element and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040092038A1 (en) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247059B2 (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| US6200847B1 (en) | Method of manufacturing capacitor of semiconductor device | |
| JP4261267B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| JP2000058878A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JP2002343888A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JP2004146559A (ja) | 容量素子の製造方法 | |
| TW504800B (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JP2886524B2 (ja) | 半導体素子のコンデンサの製造方法 | |
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| JP2006245612A (ja) | 容量素子の製造方法 | |
| TWI222697B (en) | A capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same | |
| JP4223248B2 (ja) | 半導体素子の誘電膜形成方法 | |
| KR100677765B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| JPH11224938A (ja) | 半導体装置及びその製造方法 | |
| JPH1154703A (ja) | 高誘電体キャパシタの製造方法 | |
| JP3225913B2 (ja) | 半導体装置の製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| KR100624904B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2001053255A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| JP3768338B2 (ja) | 半導体装置の製造方法 | |
| KR100268415B1 (ko) | 반도체 메모리 장치의 캐패시터 제조 방법 | |
| JP2002164506A (ja) | 半導体装置及びその製造方法 | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| JPH0355829A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060327 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060821 |