JPH11224938A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11224938A
JPH11224938A JP10339477A JP33947798A JPH11224938A JP H11224938 A JPH11224938 A JP H11224938A JP 10339477 A JP10339477 A JP 10339477A JP 33947798 A JP33947798 A JP 33947798A JP H11224938 A JPH11224938 A JP H11224938A
Authority
JP
Japan
Prior art keywords
film
tungsten
capacitor
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10339477A
Other languages
English (en)
Inventor
Yuji Uchiyama
雄司 内山
Atsuhiro Tsukune
敦弘 筑根
Hisaya Suzuki
寿哉 鈴木
Takae Sukegawa
孝江 助川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10339477A priority Critical patent/JPH11224938A/ja
Publication of JPH11224938A publication Critical patent/JPH11224938A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】本発明は、酸化物をキャパシタ誘電体膜とする
半導体記憶装置のMIM型キャパシタを形成する方法に
関し、電極と酸化物誘電体膜との反応を防止するととも
に酸化タンタル膜から上下電極への酸素の拡散を阻止す
ること。 【解決手段】半導体基板1に接続される半導体膜5を形
成する工程と、タングステン含有ガスを用いて前記半導
体膜5と反応させて前記半導体膜5の表面に選択的にタ
ングステン膜6よりなる下部電極を形成する工程と、窒
素ガス又は窒素含有ガスを用いて前記タングステン膜6
の表面を窒化して窒化タングステン膜7を形成する工程
と、前記窒化タングステン膜7上に酸素を含むキャパシ
タ誘電体膜8を形成する工程と、前記キャパシタ誘電体
膜8を酸素含有ガス中で加熱処理する工程と、前記キャ
パシタ誘電体膜8上に導電膜9からなる上部電極を形成
する工程とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、高誘電率膜からなる
MIM (Metal-Insulator-Metal)型キャパシタを有する
半導体装置及びその製造方法に関する。
【0002】
【従来の技術】DRAM(Dynamic Randam Access Memo
ry)のようなキャパシタを有する半導体記憶装置では、
素子の高集積化に伴い、キャパシタの微細化が望まれて
いる。このため、キャパシタ絶縁膜として高誘電率を有
する材料、例えば、酸化タンタル(Ta2O5 )等が用いら
れるようになっている。
【0003】キャパシタは下部電極と誘電体膜(キャパ
シタ絶縁膜)と上部電極とで構成される。また、キャパ
シタの構造として、平板型のほか、集積度に優れたシリ
ンダ型等がある。平板型のキャパシタは、例えば特開平
2−226754号公報、特開平6−275776号公
報や特開平3−136361号公報、特開平8−139
288号公報に開示されている。
【0004】特開平2−226754号公報や特開平6
−275776号公報に開示されているように、キャパ
シタの下部電極は半導体基板の不純物拡散領域と接続さ
れるため、不純物拡散領域が浅く形成されるようになっ
てくると、下部電極は半導体基板と同じ材料であるシリ
コン膜で形成されることが多くなっている。また、キャ
パシタがシリンダ型の場合に、下部電極を筒型形状にす
るための加工の容易性を考慮すると、下部電極の構成材
料としてタングステン(W)は適当ではなく、殆どの場
合ポリシリコンが用いられる。
【0005】さらに、キャパシタ絶縁膜として酸化タン
タル膜を用いる場合には、酸化タンタル膜の膜質を改善
するために酸化タンタル膜を加熱して再酸化する方法を
採用することが行われる。また、下部電極としてポリシ
リコン膜を用いている場合、上記加熱の際にポリシリコ
ン膜と酸化タンタル膜とが反応してキャパシタ絶縁膜の
リーク電流が増大するおそれがある。また、ポリシリコ
ン膜表面に誘電率が低い自然酸化膜が形成されて容量低
下を引き起こすこともある。
【0006】特開平2−226754号公報では、リー
ク電流の増大や容量の低下を防止するために、下部電極
と接する側のキャパシタ絶縁膜として高誘電率の材料で
ある酸化タングステン(WO2)膜を用いている。この場
合、上部電極としてタングステン膜が用いられている。
【0007】また、特開平6−275776号公報で
は、リーク電流を防止するために、酸化タンタル膜と接
する上部電極として窒化タングステン(WN)膜が適用
されている。この場合、下部電極としてポリシリコン膜
が用いられており、ポリシリコン膜と酸化タンタル膜と
の間にシリコン酸化膜が介在している。
【0008】特開平3−136361号公報では、下部
電極及び上部電極としてともにタングステン膜が用いら
れている。この場合、半導体基板を構成するシリコンと
下部電極を構成するタングステン膜との反応を防止する
ために、下部電極と半導体基板との間に窒化タングステ
ンを介在させている。
【0009】特開平8−139288号公報では、下部
電極としてアモルファスシリコンを用い、その下部電極
の上にタングステン膜、酸化タンタル誘電体膜を形成
し、さらに、酸化タンタル誘電体膜の上に窒化チタンよ
りなる上部電極を形成し、これによりキャパシタを形成
することが記載されている。この場合のタングステン膜
の選択成長においては、タングステン・ハロゲン化ガス
の他にシラン(SiH4)ガスのような還元ガスを一緒に用
いる工程を含んでいる。
【0010】
【発明が解決しようとする課題】ところで、特開平2−
226754号公報に記載されているように、ポリシリ
コン膜と酸化タンタル膜の間に酸化タングステン膜を介
在すると、酸化タングステン膜とポリシリコン膜の界面
のリーク電流が増えるおそれがある。
【0011】また、特開平2−275776号公報に記
載されているように、ポリシリコンよりなる下部電極と
酸化タンタル膜との間にシリコン酸化膜が介在すると、
キャパシタ全体としての容量が低下する原因となる。
【0012】また、酸化タンタル膜中の酸素がシリコン
酸化膜を通して下部電極のポリシリコン中に拡散する
と、酸化タンタル膜が劣化したり、或いはシリコン酸化
膜やポリシリコン膜中のシリコンと酸化タンタル膜とが
反応してリーク電流が増加する原因になる。
【0013】また、特開平3−136361号公報に記
載されているように、下部電極、上部電極をタングステ
ン膜から形成すると、シリンダ型などのように複雑な形
状をしたキャパシタを作成するには不適当である。
【0014】さらに、特開平8−139288号公報に
記載されているように、シリコンよりなる下部電極の上
にタングステン膜、酸化タンタル誘電体膜、窒化タンタ
ル膜を形成してキャパシタを構成する場合には、酸化タ
ンタル誘電体膜の結晶性改善のための加熱処理やタンタ
ルの熱窒化処理など、500℃以上の熱処理を行うと、
その熱処理によってタングステン膜がシリサイド化して
しまう。そして、タングステン膜がシリサイド化する
と、タングステン膜中のシリコンと酸化タンタル誘電体
膜中の酸素とが反応して酸化タンタル誘電体膜とタング
ステン膜の間に酸化シリコン(SiO2)が生成されてしま
う。その酸化シリコンは酸化タンタルに比べて誘電率が
低いので、キャパシタの容量を低下させてしまう。
【0015】そのような酸化シリコンの生成を防止する
ために熱処理の温度を500℃未満と低くすることも考
えられるが、キャパシタ内のリーク電流を十分に抑制す
る程度まで酸化タンタル誘電体膜の結晶性が改善されな
い。
【0016】本発明の目的とするところは、上下電極と
酸化タンタル膜との反応を防止するとともに酸化誘電体
膜中の酸素の上下電極への拡散を阻止することができる
半導体装置及びその製造方法を提供するものである。
【0017】
【課題を解決するための手段】(1)上記した課題は、
図1〜図3に例示するように、半導体基板1に接続され
る半導体膜5を形成する工程と、タングステン含有ガス
を用いて前記半導体膜5と反応させて前記半導体膜5の
表面に選択的にタングステン膜6よりなるキャパシタの
下部電極を形成する工程と、窒素ガス又は窒素含有ガス
を用いて前記タングステン膜6の表面を窒化して窒化タ
ングステン膜7を形成する工程と、前記窒化タングステ
ン膜7上に酸素を含むキャパシタ誘電体膜8を形成する
工程と、前記キャパシタ誘電体膜8を酸素含有ガス中で
加熱処理する工程と、前記キャパシタ誘電体膜8上に導
電膜9からなる前記キャパシタの上部電極を形成する工
程とを有することを特徴とする半導体装置の製造方法に
よって解決される。
【0018】また、上記した半導体装置の製造方法にお
いて、前記窒素含有ガスは、窒素、モノメチルヒドラジ
ン,ジメチルヒドラジン或いはアンモニアガス又はそれ
らのプラズマ化ガスであることを特徴とする。
【0019】また、上記した半導体装置の製造方法にお
いて、前記窒化タングステン膜7を形成する工程の後
に、前記窒化タングステン膜7を酸素ガス又は酸素含有
ガスに曝して前記窒化タングステン膜7中に酸素を含有
させることを特徴とする。
【0020】また、上記した半導体装置の製造方法にお
いて、前記キャパシタ誘電体膜8は、酸化タンタルを含
む膜であることを特徴とする。
【0021】また、上記した半導体装置の製造方法にお
いて、前記金属膜9は、前記キャパシタ誘電体膜8上の
窒化タングステン含有膜の単層、あるいは窒化タングス
テン含有膜を含む多層からなることを特徴とする。
【0022】または、上記した課題は、図3に例示する
ように、半導体基板1の不純物拡散領域2aと接続する
不純物含有の半導体膜5と、前記半導体膜5上にキャパ
シタの下部電極として形成されたタングステン膜6と、
前記タングステン膜6上に形成された窒化タングステン
膜7と、前記窒化タングステン膜7上に形成された酸素
を含むキャパシタ誘電体膜8と、前記キャパシタ誘電体
膜8上に形成された導電膜からなる前記キャパシタの上
部電極9とを有することを特徴とする半導体装置によっ
て解決される。
【0023】上記した課題は、不純物を含む半導体膜を
形成する工程と、前記半導体膜の上に高融点金属膜を形
成する工程と、前記高融点金属膜の上に高融点金属窒化
膜を形成する工程と、前記高融点金属窒化膜の上に酸化
膜を形成する工程とを有することを特徴とする半導体装
置の製造方法によって解決される。
【0024】次に、上記した発明の作用について説明す
る。
【0025】本発明においては、酸素を含むキャパシタ
誘電体膜と接する下部電極の導電膜として窒化タングス
テン膜を形成している。
【0026】窒化タングステン膜を形成する方法とし
て、タングステン含有ガスと半導体とを反応させてタン
グステン膜を形成し、さらにタングステン膜を窒素に曝
す方法を採用する。
【0027】このような窒化タングステン膜は、下部電
極上に酸素を含むキャパシタ誘電体膜を形成した後にキ
ャパシタ誘電体膜を加熱処理したときに、酸素に対する
障壁層として機能する。このため、キャパシタ誘電体
膜、例えば、酸化タンタル膜から周辺部への酸素の拡散
が抑制されるので、酸化タンタル膜中の酸素の量が確保
され、従って、その膜質が保持される。
【0028】また、キャパシタの下部電極の基体部分に
半導体膜を用いているので、キャパシタとしてシリンダ
型のような複雑な構造のものを比較的容易に作成するこ
とができる。
【0029】これにより、複雑な構造のキャパシタを作
成することができるとともに、キャパシタ全体のリーク
電流を抑制することができる。 (2)上記した課題は、図12、図13に例示するよう
に、不純物を導入したシリコン又はシリコン化合物より
なる半導体膜13を半導体基板11に接続させて形成す
る工程と、還元ガスを含まない雰囲気内に高融点金属ハ
ロゲン化物ガスを導入して、該雰囲気内で前記半導体膜
13の表面に選択的に高融点金属膜14を形成する工程
と、前記高融点金属膜14の表面を窒化して高融点金属
窒化膜15を形成する工程と、4A族元素又は5A族元
素の酸化物誘電体膜16を前記高融点窒化膜15の上に
形成する工程と、前記酸化物誘電体膜16を500℃以
上の熱処理で結晶化する工程とを有することを特徴とす
る半導体装置の製造方法によって解決される。
【0030】上記した半導体装置の製造方法において、
前記半導体膜13内の前記不純物の濃度は1.5×10
17 atoms/cm3以上であることを特徴とする。
【0031】また、上記した半導体装置の製造方法にお
いて、前記酸化物誘電体膜16を結晶化する工程の前か
後に、前記酸化物に酸素を補う工程を含むことを特徴と
する。この場合、前記酸化物誘電体膜16への前記酸素
の補給は、酸素プラズマ又は紫外線オゾンの雰囲気中で
行ってもよい。
【0032】また、上記した半導体装置の製造方法にお
いて、前記半導体膜13は、非晶質又は多結晶であるこ
とを特徴とする。
【0033】また、上記した半導体装置の製造方法にお
いて、前記高融点金属ハロゲン化物ガスは、六フッ化タ
ングステンガスであることを特徴とする。
【0034】また、上記した半導体装置の製造方法にお
いて、前記高融点ハロゲン化物ガスは、希ガスをキャリ
アガスとして前記雰囲気内に導入されることを特徴とす
る。希ガスとてして、例えばヘリウム、アルゴンなどの
希ガスがある。
【0035】また、上記した半導体装置の製造方法にお
いて、前記高融点ハロゲン化物ガスは窒素ガスをキャリ
アガスとして前記雰囲気内に導入されることを特徴とす
る。
【0036】また、上記した半導体装置の製造方法にお
いて、前記還元ガスはシリコン化合物ガスであることを
特徴とする。
【0037】上記した課題は、図21に例示するよう
に、不純物を含む半導体膜を形成する工程と、前記半導
体膜の上に高融点金属膜を形成する工程と、前記高融点
金属膜の上に高融点金属窒化膜を形成する工程と、前記
高融点金属窒化膜の上に金属膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法によって回折
する。この場合、前記高融点金属膜はタングステン膜で
あり、前記高融点金属窒化膜は窒化タングステン膜であ
り、前記金属膜は、ルテニウムであってもよい。
【0038】次に、本発明の作用について説明する。
【0039】本発明は、不純物を含むシリコンよりなる
半導体膜の上に高融点金属膜を形成する場合に、シリコ
ン化合物ガスのような還元ガスを含まない雰囲気中で高
融点金属ハロゲン化物ガスを用いるようにした。このよ
うな方法で形成された高融点金属膜は、その後の500
℃以上の加熱工程において、半導体膜の構成元素と反応
し難くなり、高融点金属膜の半導体との化合物が生成さ
れない。その半導体膜に含まれる不純物含有濃度は、
1.5×1017atoms/cm3 以上である。
【0040】したがって、高融点金属膜を窒化して得ら
れた高融点窒化膜に半導体元素が含まれなくなるので、
その高融点金属窒化膜の上の酸化物誘電体膜の形成時又
はその後に500℃で加熱されても、高融点金属窒化膜
と酸化物誘電体膜の間に低誘電率の酸化半導体膜、例え
ば酸化シリコンの形成が防止される。
【0041】これにより、上部電極と下部電極の間の誘
電率の低下が阻止され、キャパシタ容量の低下が防止さ
れる。
【0042】また、キャパシタ以外の構造において、そ
のような高融点金属膜とその窒化膜をシリコン膜とその
上の金属膜の間に形成することによって、高融点金属膜
とその窒化膜はバリアメタルとなる。
【0043】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 (第1の実施の形態)図1(a) 〜(c) ,図2(a) 〜(c)
は本発明の第1の実施の形態に係るシリンダ型のキャパ
シタの作成方法について示す断面図である。
【0044】図1(a) は、キャパシタの下部電極となる
ポリシリコン膜が加工形成された後の状態を示す。図1
(a) に示すように、シリコン基板1の表層にソース拡散
領域2aが形成され、その上にシリコン酸化膜3が形成
されている。ソース拡散領域2a上のシリコン酸化膜3
にはコンタクトホール4が形成され、このコンタクトホ
ール4を通してソース拡散領域2aと接続するように、
下部電極となるポリシリコン膜5が形成されている。ポ
リシリコン膜5中にはn型不純物であるリンがドープさ
れ、円筒状に加工されている。
【0045】円筒状のポリシリコン膜5は、例えば次の
ような工程で形成される。
【0046】シリコン酸化膜3の上に窒化シリコン膜A
を形成し、その上にPSG膜Bを形成する。その後に、
PSG膜B、窒化シリコン膜Aに開口Hを形成する。つ
いでPSG膜Bの上面上と開口Hの内周及び底の上にポ
リシリコン膜5を形成する。そして、PSG膜Bの上面
上のポリシリコン膜5を研磨によって除去した後にPS
G膜Bを選択的に除去し、続いて窒化シリコン膜Aを選
択的に除去する。これによって、ポリシリコン膜5は円
筒形状になる。
【0047】このような状態で、まず、図1(b) に示す
ように、シリコン基板1を温度300℃に加熱し、流量
100sccmのキャリアガスHe(ヘリウム)に流量
2sccmの反応ガスWF6 (六フッ化タングステン)
ガスを含ませて流し、シリコン基板1の周辺のガス圧力
を500mTorrに保持する。ポリシリコン膜5の表
面で、次のような化学反応が起こり、ポリシリコン膜5
の表面にタングステン(W)膜6が選択形成される。
【0048】Si+WF6 →W+SiF4 この状態を120秒間保持し、膜厚10〜20nmのタ
ングステン膜6をCVD法により形成する。
【0049】次いで、タングステン膜6の表面に自然に
形成された酸化膜を除去する処理(希HF処理1%30
秒)し、ついで、水洗を行った後、図1(c) に示すよう
に、シリコン基板1を温度500℃に加熱し、流量10
0sccmのジメチルヒドラジン(DMH)を流して、
シリコン基板1の周辺のガス圧力を1Torrに保持す
る。タングステン膜6の表面が窒化しはじめ、窒化タン
グステン(WNx )が形成される。この状態を120秒
間保持し、膜厚2〜3nmのWNx 膜7を形成する。こ
れらシリコン膜5、W膜6及びWNx 膜7により、下部
電極101が構成される。
【0050】続いて、図2(a) に示すように、図1(c)
のシリコン基板1を温度400℃に加熱し、流量0.1
ml/分のTa(OC2 5 5 ガスと流量1slmの
2ガスの混合ガスを流して、シリコン基板1の周辺の
ガス圧力を1Torrに保持する。この状態を適当な時
間保持して、膜厚約8nmのTa2 5 膜8をCVD法
により形成する。
【0051】次いで、図2(b) に示すように、シリコン
基板1を温度400℃に加熱したまま、O2 ガスを流し
て圧力を1Torrに保持し、O2 ガスをプラズマ化す
る。この酸素プラズマにより、Ta2 5 膜8に酸素を
供給する。続いて、図2(c)に示すように、基板温度を
温度750℃に保持して、N2 ガス雰囲気中でTa2
5 膜8を加熱して結晶化する。これにより、Ta2 5
膜8の酸素密度が高くなり、かつ膜質が改善される。
【0052】このとき、Ta2 5 膜8の下側にWNx
膜7が存在し、WNx 膜7により酸素に対するバリア性
を高めているので、Ta2 5 膜8から下方への酸素の
拡散が防止される。従って、Ta2 5 膜8の膜質を良
い状態のまま保持することができる。
【0053】次に、CVD成膜室内に置かれたシリコン
基板1を図3に示すように温度400℃に加熱し、流量
10sccmのWF6 ガスと流量5sccmのNH3
スの混合ガスをCVD成膜室内に流し、シリコン基板1
の周辺のガス圧力を500mTorrに保持する。この
状態を適当な時間保持して、膜厚約50nmのWNx
9を形成する。
【0054】以上により、シリンダ型のキャパシタ10
3が完成する。
【0055】上記第1の実施の形態に係るキャパシタ1
03によれば、下部電極101の材料としてポリシリコ
ン膜5を用いているので、シリンダ型のような複雑な形
状のキャパシタ103を容易に作成することができる。
【0056】また、酸化タンタル膜8に接してその上下
にWNx 膜7,9を形成している。WNx 膜は酸素に対
するバリア性を有しているので、酸化タンタル膜8から
の酸素の拡散を防止することができる。また、酸化タン
タル膜8の膜質を良い状態のまま保持することができる
ので、酸化タンタル膜8を通して下部電極101と上部
電極102の間に流れるキャパシタ103のリーク電流
を抑制することができる。さらに、タングステン膜6の
表面の酸化が防止されるので、キャパシタの容量の低下
が防止される。
【0057】次に、タングステン膜6の表面を窒化した
場合と窒化しない場合のそれぞれのTa2 5 膜8とタ
ングステン膜6の界面の変化についての実験結果を示
す。
【0058】図4は、ドープトアモルファスシリコン膜
5上に形成されたタングステン膜6の表面を窒化せず
に、タングステン膜6の上にTa2 5 膜8を直に形成
した場合のそれらの膜の窒素、シリコン、酸素、タング
ステン、タンタルの各元素分布を示している。それらの
膜の断面写真を図6と図7に示す。
【0059】一方、図5は、ドープトアモルファスシリ
コン膜5上に形成されたタングステン膜6の表面を窒化
することにより、タングステン膜6の上にWNx 膜7を
介してTa2 5 膜8を形成した場合のそれらの多層膜
の窒素、シリコン、酸素、タングステン、タンタルの各
元素分布を示している。それらの膜の断面写真を図8と
図9に示す。
【0060】Ta2 5 膜8表面から下方への酸素分布
について、図4の酸素分布は図5の酸素分布よりもなだ
らかに下降していることから、窒化タングステン膜7が
酸素拡散を抑制していることが明らかになっている。な
お、図4、図5において、タングステン膜よりも下側の
酸素はシリコン膜表面の自然酸化膜を構成している。
【0061】なお、図4、図5の元素分析に用いた試料
は、それぞれ基板温度を350℃に設定したTa2 5
膜8をN2 Oプラズマによって窒化し、750℃の温度
で3分間、加熱したものを用いている。また、図4、図
5の元素分析は、オージェ電子分光法による分析結果で
ある。
【0062】次に、キャパシタの下部電極となるタング
ステン膜の表面を窒化した場合と窒化しない場合のそれ
ぞれのキャパシタのリーク電流を調べた。図10は、タ
ングステン膜の表面を窒化した場合のキャパシタのリー
ク電流と印加電圧の関係を示し、図11は、タングステ
ン膜の表面を窒化しない場合のキャパシタのリーク電流
と印加電圧の関係を示している。
【0063】図10、図11から明らかなように、タン
グステン膜とTa2 5 膜の間に窒化タングステン膜が
存在するキャパシタのリーク電流は、窒化タングステン
膜が存在しないキャパシタのリーク電流よりも小さいこ
とがわかる。
【0064】これらの実験によれば、本実施形態のキャ
パシタのTa2 5 誘電体膜の膜質は向上し、しかもキ
ャパシタのリーク電流が低減することが明らかになる。
【0065】なお、上記実施の形態では、酸化タンタル
膜8に接するバリア性を有する上部電極102としてW
x 膜9を用いているが、上部電極の形成前に既にTa
2 5 膜の再酸化が行われているので、上部電極102
としてWNx 膜9よりもバリア性の低いタングステン膜
や窒化チタン(TiN)膜又はプラチナ(Pt)を用いる
こともできる。
【0066】また、図1(c) の工程において、タングス
テン膜を窒化するために、ジメチルヒドラジンを用いて
いるが、ジメチルヒドラジンの代わりに、モノメチルヒ
ドラジン,窒素,アンモニア等を用いることもできる。
また、実施の形態ではこの反応ガスを熱により活性化し
ているが、これらをプラズマ化により活性化してもよ
い。
【0067】さらに、上記した例では、タングステン膜
6の表面の酸化膜を除去した後にそのタングステン膜6
の表面を窒化してWNx 膜7を成長したが、タングステ
ン膜からその表面の窒化までの工程において、シリコン
基板1を大気に曝さない場合には、タングステン膜6の
表面の酸化膜除去の処理が不要になる。
【0068】また、本発明の酸化タンタル膜8に接する
バリアメタル膜7,9を下部電極101と上部電極10
2の両方に適用しているが、これに限らず、いずれか一
方のみでもよい。 (第2の実施の形態)図12は本発明の第2の実施の形
態に係るシリンダ型のキャパシタの作成方法について示
す断面図である。
【0069】第2の実施の形態において、第1の実施の
形態と異なるところは、第1の実施の形態では、上部電
極102をWNx 膜9から構成しているのに対して、第
2の実施の形態では、図2(c) に示す処理を終えた後
に、バリアメタルとしてTa25 膜8の上に薄いWN
x 膜9aを形成した後に、WNx 膜9aの上にタングス
テン、窒化チタン、チタンなどの金属膜10を形成した
点である。
【0070】したがって、上部電極を多層構造とする場
合でも、WNx 膜9aによって酸素バリア性を確保して
Ta2 5 膜8からの酸素の抜けを防止できる。
【0071】なお、上記第2の実施の形態では、下部電
極101a及び上部電極102aの両方にバリアメタル
膜を形成しているが、下部電極101aのみにバリアメ
タル膜を形成してもよい。
【0072】また、下部電極101aとしてポリシリコ
ン膜5の表面にTiN膜とTiNO膜を順に形成してこ
れらを酸素バリア膜として用いてもよい。さらに、上部
電極102aとして、酸化タンタル膜8の上にTiNO
膜とTiN膜の2層の膜を形成してもよい。 (第3の実施の形態)図13は、本発明の第3の実施の
形態に係るDRAMのキャパシタ部分について示す断面
図であり、上記のキャパシタをDRAMに適用した例で
ある。
【0073】図13を参照しながら、以下にDRAMの
作成方法について説明する。
【0074】まず、LOCOS法により、シリコン基板
1の素子分離領域に部分的にシリコン酸化膜12を形成
する。
【0075】次いで、シリコン酸化膜からなるゲート酸
化膜20を熱酸化により形成したのち、ポリシリコン膜
を形成し、パターニングしてゲート電極21を形成す
る。
【0076】次に、全面にシリコン酸化膜3を形成した
後、パターニングしてソース拡散領域2a上にコンタク
トホール4を形成する。
【0077】次いで、第1の実施の形態で述べた方法に
より、コンタクトホール4を通してソース拡散領域2a
と接続するキャパシタ103を形成する。
【0078】次に、CVD法により、キャパシタ103
を被覆してシリコン酸化膜やPSG膜等からなる絶縁膜
23を形成する。
【0079】その後、通常の工程を経て、本発明のキャ
パシタを備えたDRAMが形成される。
【0080】上記第3の実施の形態に係るキャパシタ1
03を備えたDRAMによれば、第1の実施の形態のキ
ャパシタを備えているので、酸化タンタル膜8を通して
下部電極101と上部電極102の間に流れるキャパシ
タ103のリーク電流を抑制することができる。
【0081】これにより、DRAMの高密度化を図るこ
とができるとともに、省電力化を図り、信頼度の高いデ
ータの記憶を行うことができる。
【0082】なお、上記第1及び第2の実施の形態で
は、n型のソース拡散領域2aに接続するキャパシタ1
03に適用しているが、p型のソース拡散領域に接続す
るキャパシタに適用することもできる。この場合には、
下部電極のポリシリコン膜にはp型の不純物が導入され
る。
【0083】また、上記実施の形態ではキャパシタ誘電
体膜の材料として酸化タンタルを用いているが、TiO2
Nb2O5 、ZrO2を用いることもできる。 (第4の実施の形態)図14、図15は、本発明の第4
の実施の形態に係るMIM(metal insulatormetal) 構
造のキャパシタの製造工程を示す断面図である。
【0084】まず、図14(a)に示すように、n型のシ
リコン基板11の表面にキャパシタ形成領域を囲むフィ
ールド酸化膜(絶縁膜)12を形成する。このフィール
ド酸化膜12は、例えば窒化シリコンのマスクを使用す
る選択酸化法によって形成される。
【0085】キャパシタ形成領域の下のシリコン基板1
1には、図5に示したように、燐又は砒素を導入した不
純物拡散層2aを予め形成しておいてもよい。
【0086】続いて、図14(b)に示すように、不純物
として燐又は砒素がドープされた非晶質シリコン膜13
を気相成長法(CVD法)によって50nmの膜厚に形成
する。その不純物濃度は1.5×1017atoms/cm3 〜1
×1022atoms/cm3 の範囲、例えば1.4×1021atom
s/cm3 とする。
【0087】非晶質シリコン膜13はシラン(SiH4)が
スを使用して成長され、また、そのシランガスには、n
型不純物用のソースガスであるアルシン(AsH3)又はホ
スフィン(PH3 )が混合される。
【0088】なお、図14(b)に示す非晶質シリコン膜
13は、フォトリソグラフィー法によりパターニングさ
れてキャパシタ形成領域及びその周辺のフィールド酸化
膜2の上に残した状態を示している。
【0089】次に、図14(c) に示すように、下地のシ
リコンによる還元反応を利用して、非晶質シリコン膜1
3の露出面上にタングステン膜14を70nm未満(例え
ば10nm)の厚さに選択成長する。タングステン膜14
は、六フッ化タングステン(WF6 )ガスを用いてCVD
法によって成長する。このタングステン膜14を成長す
る雰囲気には成長ガスである WF6とキャリアガスとなる
アルゴン(Ar)を導入するだけであって還元ガスである
シランガスは導入しない。
【0090】その後に、タングステン膜14の表面を窒
素雰囲気に曝し、シリコン基板11の温度を500℃〜
850℃に設定することにより、タングステン膜14の
表面を窒化して窒化タングステン(WN)膜15を成長
する。この場合の窒素雰囲気の圧力を約10Torrに設定
する。その窒化処理は、タングステン膜10の表面の酸
化を防止するために形成されるものである。なお、窒素
雰囲気に導入されるガスとしては例えば窒素、アンモニ
ア、メチルヒドラジンがある。
【0091】次に、図15(a) に示すように、成長ガス
としてTa(OC2H5)5(ペンタエトキシタンタル)を用い
て、窒化タングステン膜15及びフィールド酸化膜12
の上に酸化タンタル(Ta2O5 )膜16を成長する。その
後に、高速加熱処理(rapid thermal anealing)によっ
てTa2O5 膜16の結晶性を改善する。この場合の高速加
熱処理の温度と処理時間は、500℃〜900℃の範囲
(例えば750℃)で180秒間の加熱とする。この
時、タングステン膜14がシリサイド化するような反応
は起こらない。
【0092】続いて、酸素プラズマ又は酸素含有ガスプ
ラズマの酸化雰囲気にTa2O5 膜16を曝して酸素欠損を
補う。Ta2O5 膜16への酸素補給の処理は、例えば酸化
雰囲気中に酸素ガスを200sccmの流量で導入し、基板
温度を300℃〜500℃の範囲(例えば350℃)と
し、プラズマ領域に加える高周波パワーを300Wとし
て、Ta2O5 膜16を酸素雰囲気に曝す時間を約3分間と
する。
【0093】なお、上記したTa2O5 膜16の高速加熱処
理とTa2O5 膜16への酸素補償処理の工程を逆にしても
よい。
【0094】次に、Ta2O5 膜16の上に窒化チタン(Ti
N )膜17をCVDによって50nmの厚さに形成する。
続いて、窒化チタン膜17とTa2O5 膜16をフォトリソ
グラフィー法によってパターニングし、図15(b) に示
すように下部電極14,15を覆う範囲に残す。窒化チ
タン膜17のパターニングに使用するエッチング用の反
応性ガスは、例えば塩素ガス又は塩素化合物ガスであ
る。
【0095】なお、窒化チタン膜17をパターニングす
る後に、Ta2O5 膜16をパターニングする工程を省略し
てもよい。
【0096】これにより、タングステン膜14及び窒化
タングステン膜15を下部電極、Ta 2O5 膜16を誘電体
膜、窒化チタン膜17を上部電極としたMIM型のキャ
パシタの基本構造が完成する。以上の複数の工程での主
要なパラメータとその条件を表1に示す。
【0097】
【表1】
【0098】さらに、気化したTEOS(テトラエトキ
シシラン)を反応ガスとしてプラズマCVD法によって
窒化チタン膜17を覆う酸化シリコンよりなる層間絶縁
膜18を形成する。続いて、図15(c) に示すように、
層間絶縁膜膜18をフォトリソグラフィーによりパター
ニングしてフィールド酸化膜12上にある窒化チタン膜
17の一部を露出させる開口部18aを形成する。
【0099】その後に、層間絶縁膜18の上に配線19
を形成する。その配線19の一部は、開口部18aを通
して窒化チタン膜17に接続される。その配線19は、
下からチタン、窒化チタンの順に積層した第1の二層構
造膜19aと、この上に形成されるアルミニウム膜と銅
合金からなる第2の二層構造膜19bから形成されてい
る。
【0100】以上のような工程によってシリコン基板1
1上にキャパシタを形成する工程が終了する。
【0101】なお、タングステン膜14の代わりにタン
タル、チタン、モリブデン、コバルトのような高融点金
属膜を用いてよい。これらの高融点金属膜を形成する際
のソースガスは、高融点金属のハロゲン化物ガス、例え
ばTaCl5 、TiCl4 、MoF6、CoF2等を使用するが、高融点
金属を形成する際にはシリコン化合物ガスを用いない。
また、高融点金属ハロゲン化物ガスを導入するキャリア
ガスは、アルゴンに限るものではなく、ヘリウム、窒素
などの不活性ガスを用いてもよい。
【0102】また、高融点金属膜の下のシリコン膜13
としては上記した非晶質に限るものではなく、多結晶で
あっても単結晶であってもよい。さらに、シリコン膜1
3の代わりに炭素含有シリコンのようなシリコン系半導
体膜を用いてもよい。
【0103】さらに、誘電体膜としてはTa2O5 に限るも
のではなく、4A族元素酸化物(例えば、TiO2)、5A
族元素酸化物(例えば、NbO5)を用いてもよい。
【0104】ところで、上記したように、非晶質シリコ
ン膜13の不純物濃度を1.5×1017atoms/cm3 以上
にするとともに、成長ガスにシランを加えずにタングス
テン膜14を形成したところ、その後の工程における熱
処理、即ちタングステン膜14の表面の窒化時の熱又は
Ta2O5 膜16の酸化処理時の熱によってタングステン膜
14がその下のシリコン膜13と反応せず、これにより
タングステン膜14はシリサイド化されなかった。
【0105】例えば、1.4×1021 atoms/cm3の砒素
又は燐の濃度を有する非晶質シリコン膜を形成し、その
上にタングステン膜を形成した後に、減圧雰囲気中で基
板温度を750℃に設定してタングステン膜と非晶質シ
リコン膜を30分間加熱して試料1を形成した。この試
料1をXRD(X-ray diffraction )スペクトラム測定
したところ、図16に示すように、タングステンシリサ
イドを示す角度2θにはピークが存在しなかった。
【0106】これに対して、従来のように、1.5×1
17atoms/cm3 未満の砒素又は燐の不純物濃度を有する
非晶質シリコン膜の上にタングステン膜を形成した後
に、減圧雰囲気中でタングステン膜と非晶質シリコン膜
を750℃で30分間加熱して試料2を形成した。この
試料2をXRDスペクトラム測定したところ、図17に
示すように、タングステンシリサイドを示す角度2θに
はピークが存在し、(002)面と(101)面と(1
03)面の面方位を有するタングステンシリサイド(W
Si)の存在が確認された。
【0107】なお、試料1、2でのタングステン膜は、
WF6 ガスとアルゴンガスを用いて形成したものを用い
ている。
【0108】次に、本実施形態のように、シランガスを
使用せずにWF6 ガスとキャリアガスのみを反応室内に
導入する条件で、CVD法によってタングステン膜を非
晶質シリコン膜の上に形成した後に、減圧雰囲気中でタ
ングステン膜と非晶質シリコン膜を750℃で30分間
加熱した。これにより得られた試料3をXRDスペクト
ラム測定したところ、図18に示すように、タングステ
ンシリサイドを示す角度2θにはピークが存在しなかっ
た。
【0109】次に、従来のように、SiH4ガスとWF6
スとアルゴンガスを反応室内に導入する条件で、CVD
法によりタングステン膜を非晶質シリコン膜の上に形成
した後に、減圧雰囲気中でタングステン膜と非晶質シリ
コン膜を基板温度750℃で30分間加熱した。これに
より得られた試料4をXRDスペクトラム測定したとこ
ろ、図19に示すように、タングステンシリサイドを示
す角度2θにはピークが存在し、(101)面と(11
0)面と(103)面の面方位を有するタングステンシ
リサイド(WSi)の存在が確認された。
【0110】なお、試料3、4における非晶質シリコン
膜の不純物濃度は1.4×1021 atoms/cm3とした。
【0111】ところで、試料1〜4では、非晶質シリコ
ン膜の上にタングステン膜を形成したが、タングステン
膜の代わりにタンタル、チタン、モリブデン、コバルト
のような高融点金属膜を用いても同じような結果が得ら
れる。
【0112】なお、上記したキャパシタ及びその形成方
法はDRAMなどの揮発性半導体装置に用いられる。ま
た、本実施形態のように、1.5×101 7 atoms/cm3
以上の不純物濃度のシリコン膜の上に還元性ガスを導入
せずにCVD法により形成された高融点金属膜は、その
上に形成される別の金属膜とシリコン膜の間でバリアメ
タルとして利用することもできる。
【0113】シリコン膜の上でのタングステンシリサイ
ドの発生は、以下に述べるように、タングステン膜の加
熱温度とシリコン膜の不純物濃度に影響される。
【0114】まず、タングステン膜は、燐濃度1×10
20 atoms/cm3の不純物含有非晶質シリコン(DASI)
膜の上に形成され、その後に、タングステン膜と非晶質
シリコン膜は30秒間、400℃、600℃、800℃
の基板温度の条件で加熱される。タングステン膜の下の
状態をXRDスペクトラム解析法によって測定すると、
図20に示すように、加熱温度400℃と600℃では
タングステンシリサイド(WSi)を示す角度2θのピー
クがみられなかった。しかし、800℃の加熱温度では
WSiを示すピークが存在した。
【0115】次に、タングステン膜は、燐濃度5×10
20 atoms/cm3の不純物含有非晶質シリコン(DASI)
膜の上に形成され、その後に、タングステン膜と非晶質
シリコン膜は30秒間、400℃、600℃、800℃
の基板温度の条件で加熱される。タングステン膜の下の
状態をXRDスペクトラム解析法によって測定すると、
図21に示すように、加熱温度400℃と600℃では
タングステンシリサイド(WSi)を示す角度2θのピー
クがみられなかった。しかし、800℃の加熱温度では
WSiを示すピークが存在した。
【0116】さらに、タングステン膜は、燐濃度1×1
21 atoms/cm3の不純物含有非晶質シリコン(DAS
I)膜の上に形成され、その後に、タングステン膜と非
晶質シリコン膜は30秒間、400℃、600℃、80
0℃の基板温度の条件で加熱される。タングステン膜の
下の状態をXRDスペクトラム解析法によって測定する
と、図22に示すように、加熱温度400℃、600
℃、800℃のいずれもタングステンシリサイド(WS
i)を示す角度2θのピークがみられなかった。 (第5の実施の形態)図23は、本発明の第5実施形態
のキャパシタを示す断面図である。
【0117】図23に示すように、ルテニウム金属膜3
0はTa2O5 膜16と窒化タングステン膜15の間に形成
されている。
【0118】Ta2O5 膜16をルテニウム金属膜30の上
に形成する際に、酸素がルテニウム金属膜30を透過し
て窒化タングステン膜15に供給される。もし、窒化タ
ングステン膜15が存在しない場合には、タングステン
膜14を透過したシリコンは酸素と反応する。この結
果、酸化シリコンがタングステン膜14の上に形成され
ることになる。
【0119】本実施形態では、窒化タングステン膜(高
融点窒化膜)15とタングステン膜(高融点膜)14が
シリコン膜13とルテニウム金属膜30の間に形成され
ているので、窒化タングステン膜15は酸素がタングス
テン膜14に供給されることを阻止することになる。
【0120】還元ガスを有しない雰囲気の中で、1.5
×1017 atoms/cm3又はそれ以上の不純物濃度を有する
シリコン膜の上に形成されるタングステン膜14は、バ
リアメタルとして使用される。そして、窒化タングステ
膜15もバリアメタルとして使用される。
【0121】なお、上記した各実施形態において、タン
グステン膜の上の窒化タングステン膜をCVD法によっ
て形成してもよい。
【0122】
【発明の効果】以上述べたように本発明によれば、酸素
を含むキャパシタ誘電体膜と接する下部電極の障壁導電
膜として窒化タングステン膜を形成しているので、キャ
パシタ誘電体膜から周辺部への酸素の拡散を抑制してそ
の膜質が保持される。
【0123】また、キャパシタの下部電極の基体部分に
半導体膜を用いているので、キャパシタとしてシリンダ
型のような複雑な構造のものを作成することができる。
【0124】これにより、複雑な構造のキャパシタを作
成することができるとともに、キャパシタ全体のリーク
電流を抑制することができる。
【0125】また、別の本発明によれば、1.5×10
17atoms/cm3 以上の不純物を含むシリコンよりなる半導
体膜の上に高融点金属膜を形成する場合に、シリコン化
合物ガスのような還元ガスを含まない雰囲気中で高融点
金属ハロゲン化物ガスを用いるようにしたので、その後
の500℃以上の加熱工程において、半導体膜の構成元
素と高融点金属膜との反応が防止され、高融点金属膜の
表面で半導体の酸化物の形成を防止できる。この結果、
上部電極と下部電極の間の誘電率の低下を阻止し、キャ
パシタ容量の低下を防止できる。
【0126】また、高融点金属膜と高融点金属窒化膜
を、シリコン膜とその上の金属膜の間に形成することに
よって、バリアメタルとして利用することができる。
【図面の簡単な説明】
【図1】図1(a) 〜(c) は、本発明の第1実施形態に係
るキャパシタの作成工程を示す断面図(その1)であ
る。
【図2】図2(a) 〜(c) は、本発明の第1実施形態に係
るキャパシタの作成工程を示す断面図(その2)であ
る。
【図3】図3は、本発明の第1の実施の形態に係るキャ
パシタの作成方法について示す断面図(その3)であ
る。
【図4】図4は、従来のキャパシタにおいて、タングス
テン膜の表面を窒化せずに、タングステン膜の上にTa
2 5 膜を直に形成した場合のそれらの膜中の構成元素
の膜厚方向の分布図である。
【図5】図5は、本発明の第1実施形態のキャパシタに
おいて、タングステン膜の表面を酸化して、タングステ
ン膜の上に窒化タングステン膜を介してTa2 5 膜を
形成した場合のそれらの膜中の構成元素の膜厚方向の分
布図である。
【図6】図6は、従来のキャパシタを構成する膜の断面
写真である。
【図7】図7は、図6を模式化した図面である。
【図8】図8は、本発明の第1実施形態のキャパシタを
構成する膜の断面写真である。
【図9】図9は、図8を模式化した図面である。
【図10】図10は、本発明の第1実施形態に係るキャ
パシタのリーク電流と印加電圧の関係を示す図である。
【図11】図11は、従来のキャパシタのリーク電流と
印加電圧の関係を示す図である。
【図12】図12は、本発明の第2実施形態に係るキャ
パシタの作成工程を示す断面図である。
【図13】図13は、本発明の第3実施形態に係るDR
AMのキャパシタの部分を示す断面図である。
【図14】図14(a) 〜(c) は、本発明の第4実施形態
に係るキャパシタの作成工程を示す断面図(その1)で
ある。
【図15】図15(a) 〜(c) は、本発明の第4実施形態
に係るキャパシタの作成工程を示す断面図(その2)で
ある。
【図16】図16は、本発明の第4実施形態のキャパシ
タの製造工程において、高い不純物濃度のシリコン膜の
上に形成したタングステン膜とシリコン膜の加熱後のX
RDスペクトラムである。
【図17】図17は、従来のキャパシタの製造工程にお
いて、低い不純物濃度のシリコン膜の上に形成したタン
グステン膜とシリコン膜の加熱後のXRDスペクトラム
である。
【図18】図18は、本発明の第4実施形態のキャパシ
タの製造工程において、シランを用いずに成長したタン
グステン膜とその下のシリコン膜の加熱後のXRDスペ
クトラムである。
【図19】図19は、従来のキャパシタの製造工程にお
いて、シランを用いて成長したタングステン膜とその下
のシリコン膜の加熱後のXRDスペクトラムである。
【図20】図20は、本発明のキャパシタの製造工程に
おいて、1×1020 atoms/cm3の不純物濃度を有するシ
リコン膜とタングステン膜形成後の加熱温度によるタン
グステンシリサイドの発生を示す図である。
【図21】図21は、本発明のキャパシタの製造工程に
おいて、5×1020 atoms/cm3の不純物濃度を有するシ
リコン膜とタングステン膜形成後の加熱温度によるタン
グステンシリサイドの発生を示す図である。
【図22】図22は、本発明のキャパシタの製造工程に
おいて、1×1021 atoms/cm3の不純物濃度を有するシ
リコン膜とタングステン膜形成後の加熱温度によるタン
グステンシリサイドの発生を示す図である。
【図23】図23は、本発明の第5実施形態のキャパシ
タを示す断面図である。
【符号の説明】
1…シリコン基板、2a…ソース拡散領域、2b…ドレ
イン拡散領域、3…絶縁膜、4…コンタクトホール、5
…ポリシリコン膜、6…タングステン膜、7,9…窒化
タングステン膜(バリアメタル膜)、8…酸化タンタル
膜、101,101a…下部電極、102,102a…
上部電極、103,103a…キャパシタ、11…シリ
コン基板(半導体基板)、12…フィールド酸化膜、1
3…シリコン膜、14…タングステン膜、15…窒化タ
ングステン膜、16…Ta2O5 膜、17…窒化チタン膜、
18…層間絶縁膜、30…ルテニウム金属膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 寿哉 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 助川 孝江 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板に接続される不純物含有の半
    導体膜を形成する工程と、 タングステン含有ガスを用いて前記半導体膜と反応させ
    て前記半導体膜の表面に選択的にタングステン膜よりな
    るキャパシタの下部電極を形成する工程と、 窒素ガス又は窒素含有ガスを用いて前記タングステン膜
    の表面に窒化タングステン膜を形成する工程と、 前記窒化タングステン膜上に酸素化合物よりなるキャパ
    シタ誘電体膜を形成する工程と、 前記キャパシタ誘電体膜を酸素含有ガス中で加熱処理す
    る工程と、 前記キャパシタ誘電体膜上に導電膜からなる前記キャパ
    シタの上部電極を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  2. 【請求項2】 半導体基板の不純物拡散領域と接続する
    不純物含有の半導体膜と、 前記半導体膜上にキャパシタの下部電極として形成され
    たタングステン膜と、 前記タングステン膜上に形成された窒化タングステン膜
    と、 前記窒化タングステン膜上に形成された酸素を含むキャ
    パシタ誘電体膜と、 前記キャパシタ誘電体膜上に形成された導電膜からなる
    前記キャパシタの上部電極とを有することを特徴とする
    半導体装置。
  3. 【請求項3】 不純物を導入したシリコン又はシリコン
    化合物よりなる半導体膜を半導体基板に接続させて形成
    する工程と、 還元ガスを含まない雰囲気内に高融点金属ハロゲン化物
    ガスを導入して、該雰囲気内で前記半導体膜の表面に選
    択的に高融点金属膜を形成する工程と、 前記高融点金属膜の表面を窒化して高融点金属窒化膜を
    形成する工程と、 4A族元素、5A族元素の酸化物誘電体膜を前記高融点
    窒化膜の上に形成する工程と、 前記酸化物誘電体膜を500℃以上の熱処理で結晶化す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  4. 【請求項4】 前記半導体膜内の前記不純物の濃度は、
    1.5×1017 atoms/cm3以上であることを特徴とする
    請求項3記載の半導体装置の製造方法。
  5. 【請求項5】 前記酸化物誘電体膜を結晶化する工程の
    前か後に、前記酸化物に酸素を補う工程を含むことを特
    徴とする請求項3記載の半導体装置の製造方法。
  6. 【請求項6】 前記半導体膜は、非晶質又は多結晶であ
    ることを特徴とする請求項3記載の半導体装置の製造方
    法。
JP10339477A 1997-12-04 1998-11-30 半導体装置及びその製造方法 Withdrawn JPH11224938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10339477A JPH11224938A (ja) 1997-12-04 1998-11-30 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-333985 1997-12-04
JP33398597 1997-12-04
JP10339477A JPH11224938A (ja) 1997-12-04 1998-11-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11224938A true JPH11224938A (ja) 1999-08-17

Family

ID=26574692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10339477A Withdrawn JPH11224938A (ja) 1997-12-04 1998-11-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11224938A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320032A (ja) * 2000-03-02 2001-11-16 Tokyo Electron Ltd 半導体装置およびその製造方法
KR100373159B1 (ko) * 1999-11-09 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100376268B1 (ko) * 1999-09-10 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100411302B1 (ko) * 2001-06-30 2003-12-18 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100434701B1 (ko) * 2001-12-24 2004-06-07 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
US6939760B2 (en) 2002-07-02 2005-09-06 Elpida Memory, Inc. Method for semiconductor device manufacturing to include multistage chemical vapor deposition of material oxide film
KR100763745B1 (ko) * 2000-02-04 2007-10-04 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치의 제조 방법
CN100446178C (zh) * 2000-06-08 2008-12-24 美光科技公司 形成方法以及包含钌和包含钨层的集成电路结构

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376268B1 (ko) * 1999-09-10 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100373159B1 (ko) * 1999-11-09 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100763745B1 (ko) * 2000-02-04 2007-10-04 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치의 제조 방법
JP2001320032A (ja) * 2000-03-02 2001-11-16 Tokyo Electron Ltd 半導体装置およびその製造方法
JP4485701B2 (ja) * 2000-03-02 2010-06-23 東京エレクトロン株式会社 半導体装置およびその製造方法
CN100446178C (zh) * 2000-06-08 2008-12-24 美光科技公司 形成方法以及包含钌和包含钨层的集成电路结构
KR100411302B1 (ko) * 2001-06-30 2003-12-18 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100434701B1 (ko) * 2001-12-24 2004-06-07 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
US6939760B2 (en) 2002-07-02 2005-09-06 Elpida Memory, Inc. Method for semiconductor device manufacturing to include multistage chemical vapor deposition of material oxide film

Similar Documents

Publication Publication Date Title
US6187631B1 (en) Hemispherical grained silicon on conductive nitride
JP5247059B2 (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
JP4719358B2 (ja) キャパシターの製造方法
US5733816A (en) Method for depositing a tungsten layer on silicon
KR100222455B1 (ko) 반도체 장치 및 그의 제조방법
US7700454B2 (en) Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
US6773981B1 (en) Methods of forming capacitors
JP2003517716A (ja) シリコン接合界面の形成方法
JP3355236B2 (ja) 半導体メモリ装置のキャパシタ製造方法
KR100377593B1 (ko) 반도체장치및그제조방법
JPH11150084A (ja) 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
JP2778451B2 (ja) 半導体装置の製造方法
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2002343888A (ja) 半導体素子のキャパシタ及びその製造方法
US6797583B2 (en) Method of manufacturing capacitor in semiconductor devices
JPH11224938A (ja) 半導体装置及びその製造方法
US7371670B2 (en) Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
JPH05167008A (ja) 半導体素子の製造方法
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR100406546B1 (ko) 캐패시터의 제조 방법
KR100347400B1 (ko) 반도체 장치의 제조 방법
US20030124812A1 (en) Method for fabricating capacitor in semiconductor device and capacitor fabricated thereby
KR100809719B1 (ko) 폴리실리콘막과 배선금속막을 구비하는 게이트 전극의형성방법
JP2004146559A (ja) 容量素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080408

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081106