JP4485701B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4485701B2 JP4485701B2 JP2001058121A JP2001058121A JP4485701B2 JP 4485701 B2 JP4485701 B2 JP 4485701B2 JP 2001058121 A JP2001058121 A JP 2001058121A JP 2001058121 A JP2001058121 A JP 2001058121A JP 4485701 B2 JP4485701 B2 JP 4485701B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact plug
- insulating film
- tungsten
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、金属酸化膜を誘電体膜として用いるキャパシタを備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
１トランジスタ１キャパシタで構成されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）では、集積回路の高集積化が進行している中で、メモリセルの面積を小さくして記憶容量を大きくすることが要求されている。この要求の中で、キャパシタを構成する誘電体膜に、酸化タンタル（Ｔａ2Ｏ5）などのより高い誘電率を有する材料を用いることで、メモリセルの面積を拡大することなく容量を大きくする技術が提案されている。
【０００３】
誘電体膜により高い誘電率を有する材料を用いる場合、例えば酸化タンタルでは、酸化タンタルを成膜した後で熱処理やプラズマ処理などの後処理を施すことで、所期の誘電率が得られるようにしている。このとき、酸化物である誘電材料より酸素が脱離することを防ぐために、一般には酸素が存在する雰囲気で後処理を行うようにしている。このため、タングステンや窒化チタンをストレージ電極に用いるとこれが酸化してしまうため、金や白金またはルテニウムなどの酸化されにくいまたは酸化しても導電性を示す金属材料を用いるようにしている。
【０００４】
つぎに、上記のような誘電体膜を用いたＤＲＡＭについてスタック型のメモリセルを例にして以下に説明する。
図９に示すように、半導体基板９０１上の素子分離領域９０２で区画された領域に、ゲート絶縁膜９０３を介してゲート電極９０４が形成されている。また、ゲート電極９０４両脇の半導体基板９０１には、ゲート電極９０４をマスクとしたイオン注入などにより不純物領域を形成することで、ソース・ドレイン９０５が配置されている。
【０００５】
また、ゲート電極９０４上には、半導体基板９０１全域にわたって層間絶縁膜９０６が形成され、この層間絶縁膜９０６の所定の位置に半導体基板９０１に形成したソース・ドレイン９０５に接続するコンタクトプラグ９０７が形成され、このコンタクトプラグ９０７に接続してビット線９０８が形成されている。
また、ビット線９０８を含む層間絶縁膜９０６上には、層間絶縁膜９０９が形成され、半導体基板９０１に形成されたソース・ドレイン９０５に接続するコンタクトプラグ９１０が、層間絶縁膜９０９と層間絶縁膜９０６とに形成されている。また、このコンタクトプラグ９１０上には、スタック型の例えばルテニウムからなるストレージ電極９１１が形成されている。
【０００６】
また、ストレージ電極９１１を覆うように容量絶縁膜９１２が形成され、これらを覆うようにプレート電極９１３が形成されている。
このように、ゲート電極９０４によるトランジスタと、このトランジスタに接続するストレージ電極９１１，容量絶縁膜９１２，プレート電極９１３からなるキャパシタとにより、メモリセルの基本が構成されている。
なお、プレート電極９１３を含む層間絶縁膜９０９上にも、絶縁体からなる層間絶縁膜９１４が形成され、この上に、図示していないが、上述したビット線９０８，プレート電極９１３に接続する配線層が形成される。
【０００７】
【発明が解決しようとする課題】
ところで、上述した半導体装置において、シリコン基板との接続のためのコンタクトプラグには、一般には耐熱性を有するポリシリコンやタングステンなどの高融点金属が用いられている。しかしながら、上記の従来の構成では、所期の誘電率を得ることを目的として、容量絶縁膜を形成した後で酸素雰囲気における高温処理を行うようにしている。この酸素雰囲気の高温処理において、ルテニウムからなるストレージ電極が酸素を透過しやすいため、コンタクトプラグの表面が酸化し、ストレージ電極とコンタクトプラグとの界面において容量を発生させたり抵抗の増大を招くなどの問題があった。
【０００８】
本発明は、以上のような問題点を解消するためになされたものであり、金属酸化物からなる容量絶縁膜を備えたキャパシタのストレージ電極に、低抵抗でコンタクトプラグが接続できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜を通して形成された導電性を有する材料からなるコンタクトプラグと、このコンタクトプラグの上部表面を覆うように形成された窒化タングステンからなるバリア膜と、このバリア膜を介してコンタクトプラグに接続して層間絶縁膜上に形成された金属材料からなる第１の電極と、この第１の電極上に形成された絶縁性を有する金属酸化物からなる容量絶縁膜と、この容量絶縁膜により絶縁分離されて第１の電極表面上に形成された第２の電極とを備えたものである。
この発明によれば、バリア膜によりコンタクトプラグに対する酸素の侵入が抑制される。
【００１０】
上記の発明において、バリア膜はコンタクトプラグ上の表面を全て覆うように形成される。なお、バリア膜は、窒化タングステンからなる第１の薄膜と、この第１の薄膜上に形成された窒化シリコンからなる第２の薄膜から構成される。
また、上記の発明において、コンタクトプラグはポリシリコンから構成される。またコンタクトプラグはタングステンから構成される。この場合、コンタクトプラグは、ポリシリコンの層とこの上に接続して形成されたタングステンの層とから構成される。
また、上記の発明において、層間絶縁膜下の半導体基板上にコンタクトプラグに接続して形成されたトランジスタを備える。
【００１１】
また、本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、導電性を有する材料からなるコンタクトプラグを層間絶縁膜を貫通して形成する工程と、コンタクトプラグの上部表面を覆うように窒化タングステンからなるバリア膜を形成する工程と、層間絶縁膜上に金属材料からなる第１の電極をバリア膜を介してコンタクトプラグに接続して形成する工程と、第１の電極上に絶縁性を有する金属酸化物からなる容量絶縁膜を形成する工程と、容量絶縁膜により絶縁分離された状態で第１の電極表面上に第２の電極を形成する工程とを備え、バリア膜の形成は、タングステンのソースガスと窒素のソースガスとを用いた熱化学気相成長法により窒化タングステンの膜を成膜することで行おうとしたものである。
この発明によれば、形成されたバリア膜によりコンタクトプラグに対する酸素の侵入が抑制される。
【００１２】
上記の発明において、バリア膜の形成は、タングステンのソースガスをコンタクトプラグ表面に供給した後、タングステンのソースガスに加え窒素のソースガスを供給することで行う。
なお、バリア膜の形成は、窒化タングステンの膜を成膜した後、この窒化タングステンの膜上に窒素のソースガスとシリコンのソースガスとを用いた熱化学的気相成長法により窒化シリコンの膜を成膜することで行い、バリア膜を窒化タングステンからなる第１の薄膜とこの第１の薄膜上に形成された窒化シリコンからなる第２の薄膜とから構成する。
【００１３】
【発明の実施の形態】
以下本発明の実施の形態について図を参照して説明する。
（実施の形態１）
はじめに、本発明の第１の実施の形態について説明する。なお、以下では、スタック型のメモリセルを例にして説明する。
まず、図１（ａ）に示すように、シリコン基板１０１上の素子分離領域１０２で区画された領域に、公知の方法によりゲート絶縁膜１０３を介してゲート電極１０４を形成する。また、ゲート電極１０４が形成された後、ゲート電極１０４をマスクとしたイオン注入などによりソース・ドレイン１０５を形成する。
【００１４】
つぎに、図１（ｂ）に示すように、シリコン基板１０１全域に酸化シリコンなどの絶縁体からなる層間絶縁膜１０６を形成し、所定の位置にシリコン基板１０１に形成したソース・ドレイン１０５の一方に接続するコンタクトプラグ１０７を形成し、コンタクトプラグ１０７に接続してビット線１０８を形成する。
つぎに、図１（ｃ）に示すように、ビット線１０８を含む層間絶縁膜１０６上に、酸化シリコンなどの絶縁体からなる層間絶縁膜１０９を形成し、図１（ｄ）に示すように、公知のフォトリソグラフィ技術およびエッチング技術により、層間絶縁膜１０９，層間絶縁膜１０６に、ソース・ドレイン１０５の他方に到達するコンタクトプラグホール３０１を形成する。
【００１５】
次いで、コンタクトプラグホール３０１が充填された状態になるように、層間絶縁膜１０９上にポリシリコンを堆積することで、図２（ｅ）に示すように、ポリシリコン膜３０２を形成する。このポリシリコンの堆積は、例えば、ＣＶＤ法により行えばよい。
つぎに、ポリシリコン膜３０２を選択的にエッチバックし、図２（ｆ）に示すように、コンタクトプラグホール３０１上部にある程度の空間を備えた状態で、コンタクトプラグホール３０１内にポリシリコンからなるコンタクトプラグ１１０が形成された状態にする。ポリシリコン膜３０２の選択的なエッチバックは、シリコンに選択性を有して層間絶縁膜１０６をほとんどエッチングしないエッチングガスを用いた反応性ドライエッチングにより行えばよい。
【００１６】
つぎに、コンタクトプラグホール３０１内のコンタクトプラグ１１０上部の空間を充填するように、窒化タングステンの膜を膜厚５０〜１００ｎｍ程度に堆積し、これを加工して図２（ｇ）に示すように、コンタクトプラグ１１０の上面を全て覆うように、バリア膜１１０ａを膜厚２０ｎｍ程度に形成する。このバリア膜１１０ａの形成は、つぎのように行う。まず、コンタクトプラグ１１０上部の空間が充填された状態になるように、熱ＣＶＤ（化学的気相成長）法により層間絶縁膜１０９上に窒化タングステンの膜を形成する（窒化タングステン膜の成膜）。窒化タングステンの熱ＣＶＤ法による成膜では、基板温度を５００℃程度にし、また、タングステンのソースガスとしてＷＦ6を用い、窒素のソースガスとしてＮＨ3を用いる。
【００１７】
この良好な段差被覆性がある成膜法を用いることで、コンタクトプラグホール３０１が０．１５μｍ以下の微細な穴径であっても、コンタクトプラグ１１０上の微細な空間を窒化タングステンの膜で均一に充填できる。なお、上記の窒化タングステンの成膜に際し、初期にはタングステンのソースガス（ＷＦ6）だけを、所定の温度に加熱された成膜対象基板上に供給することで、コンタクトプラグ１１０表面と成膜した窒化タングステンの膜との密着性を向上させることができる。
次いで、堆積した膜を例えばＣＭＰ（化学的機械的研磨）により所定量エッチバックし、図２（ｇ）に示すように、コンタクトプラグ１１０上部にバリア膜１１０ａが形成された状態にする。
【００１８】
次いで、図３（ｈ）に示すように、バリア膜１１０ａを含めた層間絶縁膜１０９上に、例えばスパッタ法やＣＶＤ法などにより、ルテニウムからなる金属膜４０１を膜厚２０〜５０ｎｍ程度に形成する。次いで、金属膜４０１を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図３（ｉ）に示すように、層間絶縁膜１０９上にバリア膜１１０ａを介してコンタクトプラグ１１０に接続するストレージ電極（第１の電極）１１１を形成する。なお、ストレージ電極はルテニウムだけでなく、金や白金などを用いるようにしてもよい。
【００１９】
つぎに、層間絶縁膜１０９上にストレージ電極１１１を覆って酸化タンタルの膜を膜厚５〜１５ｎｍ程度形成し、これに５００〜７５０℃程度の温度による酸素雰囲気における熱処理などで後処理を施すことで、図３（ｊ）に示すように、容量絶縁膜１１２を形成する。この酸素雰囲気における熱処理を行っても、本実施の形態によれば、コンタクトプラグ１１０上には窒化タングステンからなるバリア膜１１０ａがあるので、雰囲気の酸素はストレージ電極１１１を透過してきてもバリア膜１１０ａは透過できず、コンタクトプラグ１１０表面が酸化されることがない。なお、容量絶縁膜は、酸化タンタルに限るものではなく、他の金属酸化物を用いるようにしてもよい。
【００２０】
次いで、容量絶縁膜１１２上に例えば、窒化チタンや窒化タングステンなどの膜やルテニウムからなる金属膜を膜厚１０〜１００ｎｍ程度に形成し、形成した金属膜を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図４（ｋ）に示すように、プレート電極（第２の電極）１１３を形成する。
この後、プレート電極１１３を覆ってシリコン酸化物などの絶縁材料からなる層間絶縁膜１１４を形成すれば、１トランジスタ１キャパシタのＤＲＡＭが形成される。
【００２１】
ところで、上記実施の形態では、キャパシタの電極を平板状のものとしたが、これに限るものではなく、円筒形状や積層型の電極構造にしてもよい。キャパシタの電極を円筒形状にした場合、側面においては外側からプレート電極−容量絶縁膜−ストレージ電極−容量絶縁膜−プレート電極の順に配置されることになる。また、積層型の電極構造では、最上層にストレージ電極が配置されることもある。
【００２２】
（実施の形態２）
つぎに、本発明の第２の実施の形態について説明する。
上記では、バリア膜を窒化タングステンからなる１層の膜から構成したが、これに限るものではなく、つぎに示すように、タングステンシリサイドの層や窒化シリコンの層を付加して２層構造にしてもよい。２層構造にすることで、バリア膜における酸素透過防止性能がより向上し、酸化防止性がより向上する。
なお、バリア膜を２層構造にする場合においても、コンタクトプラグ形成までの工程は上記の図１（ａ）から図２（ｆ）までに示した工程と同様であり、この実施の形態では、図５（ｆ）に示すように、コンタクトプラグ１１０が形成されている状態から説明する。
【００２３】
図５（ｆ）に示すように、シリコン基板１０１上のトランジスタに接続するコンタクトプラグ１１０を形成したら、次いで、この実施の形態では図５（ｇ）に示すように、コンタクトプラグ１１０上部を含めた層間絶縁膜１０９上に、膜厚１０ｎｍ程度の窒化タングステン膜５０１と膜厚１０ｎｍ程度のタングステンシリサイド膜５０２を順次形成する。これらの膜の形成は、つぎのように行う。まず、コンタクトプラグ１１０上部の空間が充填された状態になるように、熱ＣＶＤ法により層間絶縁膜１０９上に窒化タングステン膜５０１を形成する。この熱ＣＶＤ法による成膜（窒化タングステン膜の形成）では、基板温度を５００℃程度とし、また、タングステンのソースガスとしてＷＦ6を用い、窒素のソースガスとしてＮＨ3を用いる。引き続いて、ＮＨ3ガスの代わりにシリコンのソースガスであるＳｉＨ4をＷＦ6とともに供給し、窒化タングステン膜５０１上にタングステンシリサイド膜５０２を形成する。
【００２４】
次いで、堆積した膜を例えばＣＭＰ（化学的機械的研磨）により所定量エッチバックし、図６（ｈ）に示すように、コンタクトプラグ１１０上部に、窒化タングステン膜とタングステンシリサイドとの２層構造のバリア膜１１０ｂを形成する。次いで、バリア膜１１０ｂを含めた層間絶縁膜１０９上に、例えばスパッタ法やＣＶＤ法などにより、ルテニウムからなる金属膜４０１を膜厚２０〜５０ｎｍ程度に形成する。次いで、金属膜４０１を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図６（ｉ）に示すように、層間絶縁膜１０９上にバリア膜１１０ｂを介してコンタクトプラグ１１０に接続するストレージ電極１１１を形成する。
【００２５】
つぎに、層間絶縁膜１０９上にストレージ電極１１１を覆って酸化タンタルの膜を膜厚５〜１５ｎｍ程度形成し、これに５００〜７５０℃程度の温度による酸素雰囲気における熱処理などで後処理を施すことで、図６（ｊ）に示すように、容量絶縁膜１１２を形成する。この酸素雰囲気における熱処理を行っても、この実施の形態によれば、コンタクトプラグ１１０上には窒化タングステンとタングステンシリサイドとの２層構造のバリア膜１１０ｂがあるので、雰囲気の酸素はストレージ電極１１１を透過してきてもバリア膜１１０ｂは透過できず、コンタクトプラグ１１０表面が酸化されることがない。
【００２６】
次いで、容量絶縁膜１１２上に例えば、窒化チタンや窒化タングステンなどの膜やルテニウムからなる金属膜を膜厚１０〜１００ｎｍ程度に形成し、これを公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図７（ｋ）に示すように、プレート電極１１３を形成する。
この後、プレート電極１１３を覆ってシリコン酸化物などの絶縁材料からなる層間絶縁膜１１４を形成すれば、１トランジスタ１キャパシタのＤＲＡＭが形成される。
【００２７】
なお、上記では、窒化タングステン膜の上にタングステンシリサイドを形成することで、バリア膜を２層構造にしたが、窒化タングステン膜の上にシリコン窒化膜を形成することでバリア膜を２層構造にしてもよい。窒化タングステン膜上へのシリコン窒化膜の形成は、シリコンのソースガスとしてＳｉＨ4，窒素のソースガスとしてＮＨ3を用いた熱ＣＶＤ法により行えばよい。
【００２８】
また、上記の実施の形態では、ポリシリコンからなるコンタクトプラグを用いるようにしたが、これに限るものではなく、タングステンをコンタクトプラグに用いる場合についても同様である。タングステンを用いる場合、図８に示すように、コンタクトプラグ８１０は、ポリシリコンからなる下部コンタクトプラグ８１０ａとタングステンからなる上部コンタクトプラグ８１０ｂとから構成する。コンタクトプラグをタングステンから構成する場合、微細なコンタクトプラグホール内にタングステンを充填するように成膜することになる。ところが、熱ＣＶＤ法によるタングステンの埋め込み性が乏しいため、コンタクトプラグホールをポリシリコンでかさ上げしておき、上記のように２層構造でコンタクトプラグを構成する。なお、図８において、他の構成は上記実施の形態と同様である。
【００２９】
上記のタングステンをコンタクトプラグに用いる場合、窒化タングステンの下地層とタングステンの中間部分とタングステンシリサイドの上部との３層構造とする。この３層構造のコンタクトプラグ形成について簡単に説明すると、まずコンタクトプラグホール内に所定の深さまで、ポリシリコンを成膜した後、窒化タングステン，タングステン，バリア膜となるタングステンシリサイドを連続的に形成する。この場合、ポリシリコンとタングステンが反応して高抵抗化したり、形状が変化することを防ぐために、ポリシリコンとタングステンの間に窒化タングステンが挿入されているが、成膜温度の工夫などにより上記反応が問題にならない程度に抑制できる場合には、間に挟む窒化タングステンの膜を省略してもよい。また、逆に、タングステンの酸化をより厳密に防止するために、タングステンとタングステンシリサイドの間に、窒化タングステンの膜を挿入してもよい。最後に、化学的機械的研磨により連続的に形成した膜を所定量エッチバックすることで、コンタクトプラグホール上部にタングステンを用いたコンタクトプラグとともに、コンタクトプラグ上面にバリア膜が配置された状態が同時に形成できる。この結果、この方法によれば、コンタクトプラグとバリア膜とを個別に形成する場合に比較して工程の削減が可能となる。
【００３０】
このようにコンタクトプラグを形成することで、タングステンからなるコンタクトプラグとこの上のバリア膜とが同時に形成できるが、バリア膜はコンタクトプラグ上面を全て覆った状態には形成されない。この場合は、コンタクトプラグ上面の周囲が、バリア膜に覆われずに露出した状態になる。しかしながら、バリア膜は、コンタクトプラグ上面を全て覆う必要はなく、コンタクトプラグ上面をバリア膜である程度覆っておけば、コンタクトプラグ上面が全て酸化されることによる問題を解消することができる。例えば、コンタクトプラグ上面の５０％程度をバリア膜で覆っておけば、バリア膜下の領域は酸化されずに導電性が確保され、また、コンタクトプラグ周囲の酸化による盛り上がりもある程度抑制できる。
【００３１】
【発明の効果】
以上説明したように、本発明では、半導体基板上に形成された層間絶縁膜と、層間絶縁膜を通して形成された導電性を有する材料からなるコンタクトプラグと、このコンタクトプラグの上部表面を覆うように形成された窒化タングステンからなるバリア膜と、このバリア膜を介してコンタクトプラグに接続して層間絶縁膜上に形成された金属材料からなる第１の電極と、この第１の電極上に形成された絶縁性を有する金属酸化物からなる容量絶縁膜と、この容量絶縁膜により絶縁分離されて第１の電極表面上に形成された第２の電極とを備えるようにした。
この発明によれば、バリア膜によりコンタクトプラグに対する酸素の侵入が抑制されるので、バリア膜形成後にコンタクトプラグ表面に酸化膜が形成されることが抑制され、ストレージ電極に低抵抗でコンタクトプラグが接続できるようになるという優れた効果が得られる。
【００３２】
また、本発明では、半導体基板上に層間絶縁膜を形成する工程と、導電性を有する材料からなるコンタクトプラグを層間絶縁膜を貫通して形成する工程と、コンタクトプラグの上部表面を覆うように窒化タングステンからなるバリア膜を形成する工程と、層間絶縁膜上に金属材料からなる第１の電極をバリア膜を介してコンタクトプラグに接続して形成する工程と、第１の電極上に絶縁性を有する金属酸化物からなる容量絶縁膜を形成する工程と、容量絶縁膜により絶縁分離された状態で第１の電極表面上に第２の電極を形成する工程とを備え、バリア膜の形成は、タングステンのソースガスと窒素のソースガスとを用いた熱化学気相成長法により窒化タングステンの膜を成膜することで行うようにした。
この発明によれば、形成されたバリア膜によりコンタクトプラグに対する酸素の侵入が抑制されるので、バリア膜形成後にコンタクトプラグ表面に酸化膜が形成されることが抑制され、ストレージ電極に低抵抗でコンタクトプラグが接続できるようになるという優れた効果が得られる。また、バリア膜を形成するコンタクトプラグ上部の空間が狭くても、段差被覆性よくバリア膜を形成できるので、コンタクトプラグ上面をバリア膜により隙間無く覆うことができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態における半導体装置の製造方法を示す工程図である。
【図２】 図１に続く、実施の形態における半導体装置の製造方法を示す工程図である。
【図３】 図２に続く、実施の形態における半導体装置の製造方法を示す工程図である。
【図４】 図３に続く、実施の形態における半導体装置の製造方法を示す工程図である。
【図５】 本発明の他の実施の形態における半導体装置の製造方法を示す工程図である。
【図６】 図５に続く、他の形態における半導体装置の製造方法を示す工程図である。
【図７】 図６に続く、他の実施の形態における半導体装置の製造方法を示す工程図である。
【図８】 本発明の他の形態における半導体装置の構成を示す概略的な断面図である。
【図９】 従来よりある半導体装置の構成を示す概略的な断面図である。
【符号の説明】
１０１…シリコン基板、１０２…素子分離領域、１０３…ゲート絶縁膜、１０４…ゲート電極、１０５…ソース・ドレイン、１０６…層間絶縁膜、１０７…コンタクトプラグ、１０８…ビット線、１０９…層間絶縁膜、１１０…コンタクトプラグ、１１０ａ…バリア膜、１１１…ストレージ電極（第１の電極）、１１２…容量絶縁膜、１１３…プレート電極（第２の電極）、１１４…層間絶縁膜。
【発明の属する技術分野】
本発明は、金属酸化膜を誘電体膜として用いるキャパシタを備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
１トランジスタ１キャパシタで構成されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）では、集積回路の高集積化が進行している中で、メモリセルの面積を小さくして記憶容量を大きくすることが要求されている。この要求の中で、キャパシタを構成する誘電体膜に、酸化タンタル（Ｔａ2Ｏ5）などのより高い誘電率を有する材料を用いることで、メモリセルの面積を拡大することなく容量を大きくする技術が提案されている。
【０００３】
誘電体膜により高い誘電率を有する材料を用いる場合、例えば酸化タンタルでは、酸化タンタルを成膜した後で熱処理やプラズマ処理などの後処理を施すことで、所期の誘電率が得られるようにしている。このとき、酸化物である誘電材料より酸素が脱離することを防ぐために、一般には酸素が存在する雰囲気で後処理を行うようにしている。このため、タングステンや窒化チタンをストレージ電極に用いるとこれが酸化してしまうため、金や白金またはルテニウムなどの酸化されにくいまたは酸化しても導電性を示す金属材料を用いるようにしている。
【０００４】
つぎに、上記のような誘電体膜を用いたＤＲＡＭについてスタック型のメモリセルを例にして以下に説明する。
図９に示すように、半導体基板９０１上の素子分離領域９０２で区画された領域に、ゲート絶縁膜９０３を介してゲート電極９０４が形成されている。また、ゲート電極９０４両脇の半導体基板９０１には、ゲート電極９０４をマスクとしたイオン注入などにより不純物領域を形成することで、ソース・ドレイン９０５が配置されている。
【０００５】
また、ゲート電極９０４上には、半導体基板９０１全域にわたって層間絶縁膜９０６が形成され、この層間絶縁膜９０６の所定の位置に半導体基板９０１に形成したソース・ドレイン９０５に接続するコンタクトプラグ９０７が形成され、このコンタクトプラグ９０７に接続してビット線９０８が形成されている。
また、ビット線９０８を含む層間絶縁膜９０６上には、層間絶縁膜９０９が形成され、半導体基板９０１に形成されたソース・ドレイン９０５に接続するコンタクトプラグ９１０が、層間絶縁膜９０９と層間絶縁膜９０６とに形成されている。また、このコンタクトプラグ９１０上には、スタック型の例えばルテニウムからなるストレージ電極９１１が形成されている。
【０００６】
また、ストレージ電極９１１を覆うように容量絶縁膜９１２が形成され、これらを覆うようにプレート電極９１３が形成されている。
このように、ゲート電極９０４によるトランジスタと、このトランジスタに接続するストレージ電極９１１，容量絶縁膜９１２，プレート電極９１３からなるキャパシタとにより、メモリセルの基本が構成されている。
なお、プレート電極９１３を含む層間絶縁膜９０９上にも、絶縁体からなる層間絶縁膜９１４が形成され、この上に、図示していないが、上述したビット線９０８，プレート電極９１３に接続する配線層が形成される。
【０００７】
【発明が解決しようとする課題】
ところで、上述した半導体装置において、シリコン基板との接続のためのコンタクトプラグには、一般には耐熱性を有するポリシリコンやタングステンなどの高融点金属が用いられている。しかしながら、上記の従来の構成では、所期の誘電率を得ることを目的として、容量絶縁膜を形成した後で酸素雰囲気における高温処理を行うようにしている。この酸素雰囲気の高温処理において、ルテニウムからなるストレージ電極が酸素を透過しやすいため、コンタクトプラグの表面が酸化し、ストレージ電極とコンタクトプラグとの界面において容量を発生させたり抵抗の増大を招くなどの問題があった。
【０００８】
本発明は、以上のような問題点を解消するためになされたものであり、金属酸化物からなる容量絶縁膜を備えたキャパシタのストレージ電極に、低抵抗でコンタクトプラグが接続できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜を通して形成された導電性を有する材料からなるコンタクトプラグと、このコンタクトプラグの上部表面を覆うように形成された窒化タングステンからなるバリア膜と、このバリア膜を介してコンタクトプラグに接続して層間絶縁膜上に形成された金属材料からなる第１の電極と、この第１の電極上に形成された絶縁性を有する金属酸化物からなる容量絶縁膜と、この容量絶縁膜により絶縁分離されて第１の電極表面上に形成された第２の電極とを備えたものである。
この発明によれば、バリア膜によりコンタクトプラグに対する酸素の侵入が抑制される。
【００１０】
上記の発明において、バリア膜はコンタクトプラグ上の表面を全て覆うように形成される。なお、バリア膜は、窒化タングステンからなる第１の薄膜と、この第１の薄膜上に形成された窒化シリコンからなる第２の薄膜から構成される。
また、上記の発明において、コンタクトプラグはポリシリコンから構成される。またコンタクトプラグはタングステンから構成される。この場合、コンタクトプラグは、ポリシリコンの層とこの上に接続して形成されたタングステンの層とから構成される。
また、上記の発明において、層間絶縁膜下の半導体基板上にコンタクトプラグに接続して形成されたトランジスタを備える。
【００１１】
また、本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、導電性を有する材料からなるコンタクトプラグを層間絶縁膜を貫通して形成する工程と、コンタクトプラグの上部表面を覆うように窒化タングステンからなるバリア膜を形成する工程と、層間絶縁膜上に金属材料からなる第１の電極をバリア膜を介してコンタクトプラグに接続して形成する工程と、第１の電極上に絶縁性を有する金属酸化物からなる容量絶縁膜を形成する工程と、容量絶縁膜により絶縁分離された状態で第１の電極表面上に第２の電極を形成する工程とを備え、バリア膜の形成は、タングステンのソースガスと窒素のソースガスとを用いた熱化学気相成長法により窒化タングステンの膜を成膜することで行おうとしたものである。
この発明によれば、形成されたバリア膜によりコンタクトプラグに対する酸素の侵入が抑制される。
【００１２】
上記の発明において、バリア膜の形成は、タングステンのソースガスをコンタクトプラグ表面に供給した後、タングステンのソースガスに加え窒素のソースガスを供給することで行う。
なお、バリア膜の形成は、窒化タングステンの膜を成膜した後、この窒化タングステンの膜上に窒素のソースガスとシリコンのソースガスとを用いた熱化学的気相成長法により窒化シリコンの膜を成膜することで行い、バリア膜を窒化タングステンからなる第１の薄膜とこの第１の薄膜上に形成された窒化シリコンからなる第２の薄膜とから構成する。
【００１３】
【発明の実施の形態】
以下本発明の実施の形態について図を参照して説明する。
（実施の形態１）
はじめに、本発明の第１の実施の形態について説明する。なお、以下では、スタック型のメモリセルを例にして説明する。
まず、図１（ａ）に示すように、シリコン基板１０１上の素子分離領域１０２で区画された領域に、公知の方法によりゲート絶縁膜１０３を介してゲート電極１０４を形成する。また、ゲート電極１０４が形成された後、ゲート電極１０４をマスクとしたイオン注入などによりソース・ドレイン１０５を形成する。
【００１４】
つぎに、図１（ｂ）に示すように、シリコン基板１０１全域に酸化シリコンなどの絶縁体からなる層間絶縁膜１０６を形成し、所定の位置にシリコン基板１０１に形成したソース・ドレイン１０５の一方に接続するコンタクトプラグ１０７を形成し、コンタクトプラグ１０７に接続してビット線１０８を形成する。
つぎに、図１（ｃ）に示すように、ビット線１０８を含む層間絶縁膜１０６上に、酸化シリコンなどの絶縁体からなる層間絶縁膜１０９を形成し、図１（ｄ）に示すように、公知のフォトリソグラフィ技術およびエッチング技術により、層間絶縁膜１０９，層間絶縁膜１０６に、ソース・ドレイン１０５の他方に到達するコンタクトプラグホール３０１を形成する。
【００１５】
次いで、コンタクトプラグホール３０１が充填された状態になるように、層間絶縁膜１０９上にポリシリコンを堆積することで、図２（ｅ）に示すように、ポリシリコン膜３０２を形成する。このポリシリコンの堆積は、例えば、ＣＶＤ法により行えばよい。
つぎに、ポリシリコン膜３０２を選択的にエッチバックし、図２（ｆ）に示すように、コンタクトプラグホール３０１上部にある程度の空間を備えた状態で、コンタクトプラグホール３０１内にポリシリコンからなるコンタクトプラグ１１０が形成された状態にする。ポリシリコン膜３０２の選択的なエッチバックは、シリコンに選択性を有して層間絶縁膜１０６をほとんどエッチングしないエッチングガスを用いた反応性ドライエッチングにより行えばよい。
【００１６】
つぎに、コンタクトプラグホール３０１内のコンタクトプラグ１１０上部の空間を充填するように、窒化タングステンの膜を膜厚５０〜１００ｎｍ程度に堆積し、これを加工して図２（ｇ）に示すように、コンタクトプラグ１１０の上面を全て覆うように、バリア膜１１０ａを膜厚２０ｎｍ程度に形成する。このバリア膜１１０ａの形成は、つぎのように行う。まず、コンタクトプラグ１１０上部の空間が充填された状態になるように、熱ＣＶＤ（化学的気相成長）法により層間絶縁膜１０９上に窒化タングステンの膜を形成する（窒化タングステン膜の成膜）。窒化タングステンの熱ＣＶＤ法による成膜では、基板温度を５００℃程度にし、また、タングステンのソースガスとしてＷＦ6を用い、窒素のソースガスとしてＮＨ3を用いる。
【００１７】
この良好な段差被覆性がある成膜法を用いることで、コンタクトプラグホール３０１が０．１５μｍ以下の微細な穴径であっても、コンタクトプラグ１１０上の微細な空間を窒化タングステンの膜で均一に充填できる。なお、上記の窒化タングステンの成膜に際し、初期にはタングステンのソースガス（ＷＦ6）だけを、所定の温度に加熱された成膜対象基板上に供給することで、コンタクトプラグ１１０表面と成膜した窒化タングステンの膜との密着性を向上させることができる。
次いで、堆積した膜を例えばＣＭＰ（化学的機械的研磨）により所定量エッチバックし、図２（ｇ）に示すように、コンタクトプラグ１１０上部にバリア膜１１０ａが形成された状態にする。
【００１８】
次いで、図３（ｈ）に示すように、バリア膜１１０ａを含めた層間絶縁膜１０９上に、例えばスパッタ法やＣＶＤ法などにより、ルテニウムからなる金属膜４０１を膜厚２０〜５０ｎｍ程度に形成する。次いで、金属膜４０１を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図３（ｉ）に示すように、層間絶縁膜１０９上にバリア膜１１０ａを介してコンタクトプラグ１１０に接続するストレージ電極（第１の電極）１１１を形成する。なお、ストレージ電極はルテニウムだけでなく、金や白金などを用いるようにしてもよい。
【００１９】
つぎに、層間絶縁膜１０９上にストレージ電極１１１を覆って酸化タンタルの膜を膜厚５〜１５ｎｍ程度形成し、これに５００〜７５０℃程度の温度による酸素雰囲気における熱処理などで後処理を施すことで、図３（ｊ）に示すように、容量絶縁膜１１２を形成する。この酸素雰囲気における熱処理を行っても、本実施の形態によれば、コンタクトプラグ１１０上には窒化タングステンからなるバリア膜１１０ａがあるので、雰囲気の酸素はストレージ電極１１１を透過してきてもバリア膜１１０ａは透過できず、コンタクトプラグ１１０表面が酸化されることがない。なお、容量絶縁膜は、酸化タンタルに限るものではなく、他の金属酸化物を用いるようにしてもよい。
【００２０】
次いで、容量絶縁膜１１２上に例えば、窒化チタンや窒化タングステンなどの膜やルテニウムからなる金属膜を膜厚１０〜１００ｎｍ程度に形成し、形成した金属膜を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図４（ｋ）に示すように、プレート電極（第２の電極）１１３を形成する。
この後、プレート電極１１３を覆ってシリコン酸化物などの絶縁材料からなる層間絶縁膜１１４を形成すれば、１トランジスタ１キャパシタのＤＲＡＭが形成される。
【００２１】
ところで、上記実施の形態では、キャパシタの電極を平板状のものとしたが、これに限るものではなく、円筒形状や積層型の電極構造にしてもよい。キャパシタの電極を円筒形状にした場合、側面においては外側からプレート電極−容量絶縁膜−ストレージ電極−容量絶縁膜−プレート電極の順に配置されることになる。また、積層型の電極構造では、最上層にストレージ電極が配置されることもある。
【００２２】
（実施の形態２）
つぎに、本発明の第２の実施の形態について説明する。
上記では、バリア膜を窒化タングステンからなる１層の膜から構成したが、これに限るものではなく、つぎに示すように、タングステンシリサイドの層や窒化シリコンの層を付加して２層構造にしてもよい。２層構造にすることで、バリア膜における酸素透過防止性能がより向上し、酸化防止性がより向上する。
なお、バリア膜を２層構造にする場合においても、コンタクトプラグ形成までの工程は上記の図１（ａ）から図２（ｆ）までに示した工程と同様であり、この実施の形態では、図５（ｆ）に示すように、コンタクトプラグ１１０が形成されている状態から説明する。
【００２３】
図５（ｆ）に示すように、シリコン基板１０１上のトランジスタに接続するコンタクトプラグ１１０を形成したら、次いで、この実施の形態では図５（ｇ）に示すように、コンタクトプラグ１１０上部を含めた層間絶縁膜１０９上に、膜厚１０ｎｍ程度の窒化タングステン膜５０１と膜厚１０ｎｍ程度のタングステンシリサイド膜５０２を順次形成する。これらの膜の形成は、つぎのように行う。まず、コンタクトプラグ１１０上部の空間が充填された状態になるように、熱ＣＶＤ法により層間絶縁膜１０９上に窒化タングステン膜５０１を形成する。この熱ＣＶＤ法による成膜（窒化タングステン膜の形成）では、基板温度を５００℃程度とし、また、タングステンのソースガスとしてＷＦ6を用い、窒素のソースガスとしてＮＨ3を用いる。引き続いて、ＮＨ3ガスの代わりにシリコンのソースガスであるＳｉＨ4をＷＦ6とともに供給し、窒化タングステン膜５０１上にタングステンシリサイド膜５０２を形成する。
【００２４】
次いで、堆積した膜を例えばＣＭＰ（化学的機械的研磨）により所定量エッチバックし、図６（ｈ）に示すように、コンタクトプラグ１１０上部に、窒化タングステン膜とタングステンシリサイドとの２層構造のバリア膜１１０ｂを形成する。次いで、バリア膜１１０ｂを含めた層間絶縁膜１０９上に、例えばスパッタ法やＣＶＤ法などにより、ルテニウムからなる金属膜４０１を膜厚２０〜５０ｎｍ程度に形成する。次いで、金属膜４０１を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図６（ｉ）に示すように、層間絶縁膜１０９上にバリア膜１１０ｂを介してコンタクトプラグ１１０に接続するストレージ電極１１１を形成する。
【００２５】
つぎに、層間絶縁膜１０９上にストレージ電極１１１を覆って酸化タンタルの膜を膜厚５〜１５ｎｍ程度形成し、これに５００〜７５０℃程度の温度による酸素雰囲気における熱処理などで後処理を施すことで、図６（ｊ）に示すように、容量絶縁膜１１２を形成する。この酸素雰囲気における熱処理を行っても、この実施の形態によれば、コンタクトプラグ１１０上には窒化タングステンとタングステンシリサイドとの２層構造のバリア膜１１０ｂがあるので、雰囲気の酸素はストレージ電極１１１を透過してきてもバリア膜１１０ｂは透過できず、コンタクトプラグ１１０表面が酸化されることがない。
【００２６】
次いで、容量絶縁膜１１２上に例えば、窒化チタンや窒化タングステンなどの膜やルテニウムからなる金属膜を膜厚１０〜１００ｎｍ程度に形成し、これを公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図７（ｋ）に示すように、プレート電極１１３を形成する。
この後、プレート電極１１３を覆ってシリコン酸化物などの絶縁材料からなる層間絶縁膜１１４を形成すれば、１トランジスタ１キャパシタのＤＲＡＭが形成される。
【００２７】
なお、上記では、窒化タングステン膜の上にタングステンシリサイドを形成することで、バリア膜を２層構造にしたが、窒化タングステン膜の上にシリコン窒化膜を形成することでバリア膜を２層構造にしてもよい。窒化タングステン膜上へのシリコン窒化膜の形成は、シリコンのソースガスとしてＳｉＨ4，窒素のソースガスとしてＮＨ3を用いた熱ＣＶＤ法により行えばよい。
【００２８】
また、上記の実施の形態では、ポリシリコンからなるコンタクトプラグを用いるようにしたが、これに限るものではなく、タングステンをコンタクトプラグに用いる場合についても同様である。タングステンを用いる場合、図８に示すように、コンタクトプラグ８１０は、ポリシリコンからなる下部コンタクトプラグ８１０ａとタングステンからなる上部コンタクトプラグ８１０ｂとから構成する。コンタクトプラグをタングステンから構成する場合、微細なコンタクトプラグホール内にタングステンを充填するように成膜することになる。ところが、熱ＣＶＤ法によるタングステンの埋め込み性が乏しいため、コンタクトプラグホールをポリシリコンでかさ上げしておき、上記のように２層構造でコンタクトプラグを構成する。なお、図８において、他の構成は上記実施の形態と同様である。
【００２９】
上記のタングステンをコンタクトプラグに用いる場合、窒化タングステンの下地層とタングステンの中間部分とタングステンシリサイドの上部との３層構造とする。この３層構造のコンタクトプラグ形成について簡単に説明すると、まずコンタクトプラグホール内に所定の深さまで、ポリシリコンを成膜した後、窒化タングステン，タングステン，バリア膜となるタングステンシリサイドを連続的に形成する。この場合、ポリシリコンとタングステンが反応して高抵抗化したり、形状が変化することを防ぐために、ポリシリコンとタングステンの間に窒化タングステンが挿入されているが、成膜温度の工夫などにより上記反応が問題にならない程度に抑制できる場合には、間に挟む窒化タングステンの膜を省略してもよい。また、逆に、タングステンの酸化をより厳密に防止するために、タングステンとタングステンシリサイドの間に、窒化タングステンの膜を挿入してもよい。最後に、化学的機械的研磨により連続的に形成した膜を所定量エッチバックすることで、コンタクトプラグホール上部にタングステンを用いたコンタクトプラグとともに、コンタクトプラグ上面にバリア膜が配置された状態が同時に形成できる。この結果、この方法によれば、コンタクトプラグとバリア膜とを個別に形成する場合に比較して工程の削減が可能となる。
【００３０】
このようにコンタクトプラグを形成することで、タングステンからなるコンタクトプラグとこの上のバリア膜とが同時に形成できるが、バリア膜はコンタクトプラグ上面を全て覆った状態には形成されない。この場合は、コンタクトプラグ上面の周囲が、バリア膜に覆われずに露出した状態になる。しかしながら、バリア膜は、コンタクトプラグ上面を全て覆う必要はなく、コンタクトプラグ上面をバリア膜である程度覆っておけば、コンタクトプラグ上面が全て酸化されることによる問題を解消することができる。例えば、コンタクトプラグ上面の５０％程度をバリア膜で覆っておけば、バリア膜下の領域は酸化されずに導電性が確保され、また、コンタクトプラグ周囲の酸化による盛り上がりもある程度抑制できる。
【００３１】
【発明の効果】
以上説明したように、本発明では、半導体基板上に形成された層間絶縁膜と、層間絶縁膜を通して形成された導電性を有する材料からなるコンタクトプラグと、このコンタクトプラグの上部表面を覆うように形成された窒化タングステンからなるバリア膜と、このバリア膜を介してコンタクトプラグに接続して層間絶縁膜上に形成された金属材料からなる第１の電極と、この第１の電極上に形成された絶縁性を有する金属酸化物からなる容量絶縁膜と、この容量絶縁膜により絶縁分離されて第１の電極表面上に形成された第２の電極とを備えるようにした。
この発明によれば、バリア膜によりコンタクトプラグに対する酸素の侵入が抑制されるので、バリア膜形成後にコンタクトプラグ表面に酸化膜が形成されることが抑制され、ストレージ電極に低抵抗でコンタクトプラグが接続できるようになるという優れた効果が得られる。
【００３２】
また、本発明では、半導体基板上に層間絶縁膜を形成する工程と、導電性を有する材料からなるコンタクトプラグを層間絶縁膜を貫通して形成する工程と、コンタクトプラグの上部表面を覆うように窒化タングステンからなるバリア膜を形成する工程と、層間絶縁膜上に金属材料からなる第１の電極をバリア膜を介してコンタクトプラグに接続して形成する工程と、第１の電極上に絶縁性を有する金属酸化物からなる容量絶縁膜を形成する工程と、容量絶縁膜により絶縁分離された状態で第１の電極表面上に第２の電極を形成する工程とを備え、バリア膜の形成は、タングステンのソースガスと窒素のソースガスとを用いた熱化学気相成長法により窒化タングステンの膜を成膜することで行うようにした。
この発明によれば、形成されたバリア膜によりコンタクトプラグに対する酸素の侵入が抑制されるので、バリア膜形成後にコンタクトプラグ表面に酸化膜が形成されることが抑制され、ストレージ電極に低抵抗でコンタクトプラグが接続できるようになるという優れた効果が得られる。また、バリア膜を形成するコンタクトプラグ上部の空間が狭くても、段差被覆性よくバリア膜を形成できるので、コンタクトプラグ上面をバリア膜により隙間無く覆うことができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態における半導体装置の製造方法を示す工程図である。
【図２】 図１に続く、実施の形態における半導体装置の製造方法を示す工程図である。
【図３】 図２に続く、実施の形態における半導体装置の製造方法を示す工程図である。
【図４】 図３に続く、実施の形態における半導体装置の製造方法を示す工程図である。
【図５】 本発明の他の実施の形態における半導体装置の製造方法を示す工程図である。
【図６】 図５に続く、他の形態における半導体装置の製造方法を示す工程図である。
【図７】 図６に続く、他の実施の形態における半導体装置の製造方法を示す工程図である。
【図８】 本発明の他の形態における半導体装置の構成を示す概略的な断面図である。
【図９】 従来よりある半導体装置の構成を示す概略的な断面図である。
【符号の説明】
１０１…シリコン基板、１０２…素子分離領域、１０３…ゲート絶縁膜、１０４…ゲート電極、１０５…ソース・ドレイン、１０６…層間絶縁膜、１０７…コンタクトプラグ、１０８…ビット線、１０９…層間絶縁膜、１１０…コンタクトプラグ、１１０ａ…バリア膜、１１１…ストレージ電極（第１の電極）、１１２…容量絶縁膜、１１３…プレート電極（第２の電極）、１１４…層間絶縁膜。
Claims (8)
- 半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜を通して形成された導電性を有する材料からなるコンタクトプラグと、
このコンタクトプラグの上面に形成された窒化タングステンからなるバリア膜と、
このバリア膜を介して前記コンタクトプラグに接続して前記層間絶縁膜上に形成された金属材料からなる第１の電極と、
この第１の電極上に形成された絶縁性を有する金属酸化物からなる容量絶縁膜と、
この容量絶縁膜により絶縁分離されて前記第１の電極表面上に形成された第２の電極と
を備え、
前記バリア膜は、窒化タングステンからなる第１の薄膜と、この第１の薄膜上に形成された窒化シリコンからなる第２の薄膜から構成されたことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記バリア膜は前記コンタクトプラグ上表面を覆うように形成されたことを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置において、
前記コンタクトプラグはポリシリコンから構成されたことを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置において、
前記コンタクトプラグはタングステンから構成されたことを特徴とする半導体装置。 - 請求項４に記載の半導体装置において、
前記コンタクトプラグは、ポリシリコンの層とこの上に接続して形成されたタングステンの層とから構成されたことを特徴とする半導体装置。 - 請求項１から５のいずれか１項に記載の半導体装置において、
前記層間絶縁膜下の前記半導体基板上に前記コンタクトプラグに接続して形成されたトランジスタを備えたことを特徴とする半導体装置。 - 半導体基板上に層間絶縁膜を形成する工程と、
導電性を有する材料からなるコンタクトプラグを前記層間絶縁膜を貫通して形成する工程と、
前記コンタクトプラグの上部表面を覆うように窒化タングステンからなるバリア膜を形成する工程と、
前記層間絶縁膜上に金属材料からなる第１の電極を前記バリア膜を介して前記コンタクトプラグに接続して形成する工程と、
前記第１の電極上に絶縁性を有する金属酸化物からなる容量絶縁膜を形成する工程と、
前記容量絶縁膜により絶縁分離された状態で前記第１の電極表面上に第２の電極を形成する工程と
を備え、
前記バリア膜の形成は、タングステンのソースガスと窒素のソースガスとを用いた熱化学気相成長法により窒化タングステンの膜を成膜し、
前記窒化タングステンの膜を成膜した後、この窒化タングステンの膜上に窒素のソースガスとシリコンのソースガスとを用いた熱化学的気相成長法により窒化シリコンの膜を成膜することで行い、
前記バリア膜を窒化タングステンからなる第１の薄膜とこの第１の薄膜上に形成された窒化シリコンからなる第２の薄膜とから構成する
ことを特徴とする半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法において、
前記バリア膜の形成は、タングステンのソースガスを前記コンタクトプラグ表面に供給した後、前記タングステンのソースガスに加え前記窒素のソースガスを供給することで行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001058121A JP4485701B2 (ja) | 2000-03-02 | 2001-03-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057128 | 2000-03-02 | ||
| JP2000-57128 | 2000-03-02 | ||
| JP2001058121A JP4485701B2 (ja) | 2000-03-02 | 2001-03-02 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320032A JP2001320032A (ja) | 2001-11-16 |
| JP4485701B2 true JP4485701B2 (ja) | 2010-06-23 |
Family
ID=26586608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001058121A Expired - Fee Related JP4485701B2 (ja) | 2000-03-02 | 2001-03-02 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4485701B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448233B1 (ko) * | 2001-12-29 | 2004-09-13 | 주식회사 하이닉스반도체 | 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335681A (ja) * | 1995-06-06 | 1996-12-17 | Texas Instr Inc <Ti> | 高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法 |
| JPH09129757A (ja) * | 1995-10-27 | 1997-05-16 | Nkk Corp | 不揮発性半導体メモリ装置およびその製造方法 |
| JPH09246490A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO1998015013A1 (de) * | 1996-09-30 | 1998-04-09 | Siemens Aktiengesellschaft | Halbleiteranordnung mit geschützter barriere für eine stapelzelle |
| JPH1093043A (ja) * | 1996-09-13 | 1998-04-10 | Mitsubishi Electric Corp | キャパシタを有する半導体装置 |
| JPH11224938A (ja) * | 1997-12-04 | 1999-08-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2001
- 2001-03-02 JP JP2001058121A patent/JP4485701B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335681A (ja) * | 1995-06-06 | 1996-12-17 | Texas Instr Inc <Ti> | 高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法 |
| JPH09129757A (ja) * | 1995-10-27 | 1997-05-16 | Nkk Corp | 不揮発性半導体メモリ装置およびその製造方法 |
| JPH09246490A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH1093043A (ja) * | 1996-09-13 | 1998-04-10 | Mitsubishi Electric Corp | キャパシタを有する半導体装置 |
| WO1998015013A1 (de) * | 1996-09-30 | 1998-04-09 | Siemens Aktiengesellschaft | Halbleiteranordnung mit geschützter barriere für eine stapelzelle |
| JP2001501375A (ja) * | 1996-09-30 | 2001-01-30 | シーメンス アクチエンゲゼルシヤフト | ステープルセルに対する保護バリアを有する半導体装置 |
| JPH11224938A (ja) * | 1997-12-04 | 1999-08-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001320032A (ja) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100634855B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4874456B2 (ja) | 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 | |
| JPH09129841A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100508094B1 (ko) | 커패시터를 구비하는 반도체 소자 및 그 형성 방법 | |
| US5396094A (en) | Semiconductor memory device with a capacitor having a protection layer | |
| US7781820B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2004104012A (ja) | 半導体装置 | |
| JP3865517B2 (ja) | Ｄｒａｍ装置の製造方法 | |
| JP3839281B2 (ja) | 半導体装置の製造方法 | |
| JP4376490B2 (ja) | 半導体装置の製造方法 | |
| TWI232519B (en) | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture | |
| KR100442103B1 (ko) | 강유전성 메모리 장치 및 그 형성 방법 | |
| JP4766924B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2680376B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP4485701B2 (ja) | 半導体装置およびその製造方法 | |
| JP4771589B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US6054360A (en) | Method of manufacturing a semiconductor memory device with a stacked capacitor wherein an electrode of the capacitor is shaped using a high melting point metal film | |
| JP2001053249A (ja) | 半導体装置およびその製造方法 | |
| JP2002190580A (ja) | 半導体装置およびその製造方法 | |
| JP2004311706A (ja) | 半導体装置及びその製造方法 | |
| US6489198B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4571278B2 (ja) | 半導体装置の製造方法 | |
| JP2001053246A (ja) | 半導体装置及びその製造方法 | |
| JP4567167B2 (ja) | 半導体装置およびその製造方法 | |
| JP4632620B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |