JP4571278B2

JP4571278B2 - 半導体装置の製造方法

Info

Publication number: JP4571278B2
Application number: JP2000215022A
Authority: JP
Inventors: 英亮山▲崎▼; 有美子河野
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2000-07-14
Filing date: 2000-07-14
Publication date: 2010-10-27
Anticipated expiration: 2020-07-14
Also published as: JP2002033461A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、より詳しくは金属酸化膜を誘電体膜として用いるキャパシタを備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
１トランジスタ１キャパシタで構成されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）では、集積回路の高集積化が進行しているなかで、メモリセルの面積を小さくして記憶容量を大きくすることが要求されている。この要求に対して、キャパシタを構成する誘電体膜（容量絶縁膜）に、酸化タンタル（Ｔａ₂Ｏ₅）などのより高い誘電率を有する材料を用いることで、メモリセルの面積を拡大することなく容量を大きくする技術が提案されている。
【０００３】
誘電体膜により高い誘電率を有する材料、例えば酸化タンタルを用いる場合、酸化タンタルを成膜した後で熱処理やＵＶ処理などの後処理を施すことで、所期の誘電率が得られるようにしている。このとき、酸化物である誘電材料より酸素が脱離することを防ぐために、一般には酸素が存在する雰囲気で後処理を行うようにしている。このため、タングステンや窒化チタンをストレージ電極に用いるとこれが酸化してしまうため、金や白金またはルテニウムなどの酸化されにくいまたは酸化しても導電性を示す金属材料を用いるようにしている。
【０００４】
つぎに、上記のような誘電体膜を用いたＤＲＡＭについてスタック型のメモリセルを例にして以下に説明する。
図５に示すように、シリコン基板５０１上の素子分離領域５０２で区画された領域に、ゲート絶縁膜５０３を介してゲート電極５０４が形成されている。また、ゲート電極５０４両脇のシリコン基板５０１には、ゲート電極５０４をマスクとしたイオン注入などにより不純物領域を形成することで、ソース・ドレイン５０５が配置されている。
【０００５】
また、ゲート電極５０４上には、シリコン基板５０１全域にわたって層間絶縁膜５０６が形成され、この層間絶縁膜５０６の所定の位置にシリコン基板５０１に形成したソース・ドレイン５０５に接続するコンタクトプラグ５０７が形成され、このコンタクトプラグ５０７に接続してビット線５０８が形成されている。
また、ビット線５０８を含む層間絶縁膜５０６上には、層間絶縁膜５０９が形成され、シリコン基板５０１に形成されたソース・ドレイン５０５に接続するコンタクトプラグ５１０が、層間絶縁膜５０９と層間絶縁膜５０６とに形成されている。
【０００６】
また、ストレージ電極５１１を覆うように酸化タンタルからなる容量絶縁膜（誘電体膜）５１２が形成され、これらを覆うようにプレート電極５１３が形成されている。
このように、ゲート電極５０４およびソース・ドレイン５０５からなるトランジスタと、このトランジスタにのソース・ドレイン５０５にコンタクトプラグ５１０を介して接続されたストレージ電極５１１，容量絶縁膜５１２，プレート電極５１３からなるキャパシタとにより、メモリセルの基本が構成されている。
なお、プレート電極５１３を含む層間絶縁膜５０９上にも、絶縁体からなる層間絶縁膜５１４が形成され、この上に、図示していないが、上述したビット線５０８，プレート電極５１３に接続する配線層が形成される。
【０００７】
【発明が解決しようとする課題】
ところで、上述した半導体装置において、シリコン基板５０５に形成されたソース・ドレイン５０５とストレージ電極５１０とを接続するコンタクトプラグ５０７には、一般には耐熱性を有して基板と同一材料からなるポリシリコンが用いられている。しかしながら、上述した従来の構成では、所期の誘電率を得ることを目的として、酸化タンタルなどの金属酸化物からなる容量絶縁膜５１２を形成した後で酸素雰囲気における高温処理を行うようにしている。この酸素雰囲気の高温処理において、ルテニウムからなるストレージ電極５１１が酸素を透過しやすいため、ポリシリコンからなるコンタクトプラグ５１０の表面が酸化され、ストレージ電極との界面において容量を発生させたり抵抗の増大を招くなどの問題があった。また、ストレージ電極との界面における接着力が低下するという問題もあった。
【０００８】
本発明は、以上のような問題点を解消するためになされたものであり、金属酸化物からなる容量絶縁膜を備えたキャパシタのストレージ電極に、低抵抗でコンタクトプラグが接続できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成し、ポリシリコンからなるコンタクトプラグを層間絶縁膜を貫通して形成し、コンタクトプラグの上面を含む層間絶縁膜上に、タングステンのソースガスと窒素のソースガスとを用いた熱化学気相成長法により窒化タングステン膜を形成し、この窒化タングステン膜が形成された半導体基板を４５０℃以上に加熱し、コンタクトプラグの上面とこれに接触している窒化タングステン膜の下面とを反応させることで、コンタクトプラグ表面を覆うようにタングステンとシリコンと窒素とからなるバリア膜を形成し、このバリア膜を形成した後で、例えば過酸化水素を用いたウエットエッチングにより選択的に窒化タングステン膜を除去し、層間絶縁膜上に金属材料からなる第１の電極をバリア膜を介してコンタクトプラグに接続して形成し、第１の電極上に絶縁性を有する金属酸化物からなる容量絶縁膜を形成し、容量絶縁膜により絶縁分離された状態で第１の電極表面上に第２の電極を形成しようとしたものであり、加熱は、半導体基板およびこの上に形成されている各部分が、融解しない温度範囲で行う。
【００１０】
この発明によれば、形成されたバリア膜によりコンタクトプラグに対する酸素の侵入が抑制される。
また、窒化タングステン膜の形成では、この窒化タングステン膜の形成面上に、はじめにタングステンのソースガスのみを供給した後、タングステンのソースガスと共に窒素のソースガスを供給する。
【００１１】
【発明の実施の形態】
以下本発明の実施の形態を図を参照して説明する。
（実施の形態１）
はじめに、本発明の第１の実施の形態について説明する。なお、以下では、スタック型のメモリセルを例にして説明する。
まず、図１（ａ）に示すように、シリコン基板１０１上の素子分離領域１０２で区画された領域に、公知の方法によりゲート絶縁膜１０３を介してゲート電極１０４を形成する。また、ゲート電極１０４が形成された後、ゲート電極１０４をマスクとしたイオン注入などによりソース・ドレイン１０５を形成する。
【００１２】
つぎに、図１（ｂ）に示すように、シリコン基板１０１全域に酸化シリコンなどの絶縁体からなる層間絶縁膜１０６を形成し、所定の位置にシリコン基板１０１に形成したソース・ドレイン１０５の一方に接続するコンタクトプラグ１０７を形成し、コンタクトプラグ１０７に接続してビット線１０８を形成する。
つぎに、図１（ｃ）に示すように、ビット線１０８を含む層間絶縁膜１０６上に、酸化シリコンなどの絶縁体からなる層間絶縁膜１０９を形成し、図１（ｄ）に示すように、公知のフォトリソグラフィ技術およびエッチング技術により、層間絶縁膜１０９，層間絶縁膜１０６に、ソース・ドレイン１０５の他方に到達するコンタクトプラグホール３０１を形成する。
【００１３】
次いで、コンタクトプラグホール３０１が充填された状態になるように、層間絶縁膜１０９上にポリシリコンを堆積することで、図２（ｅ）に示すように、ポリシリコン膜３０２を形成する。このポリシリコンの堆積は、例えば、ＣＶＤ法により行えばよい。
つぎに、ポリシリコン膜３０２を選択的にエッチバックし、図２（ｆ）に示すように、コンタクトプラグホール３０１を充填した状態で、ポリシリコンからなるコンタクトプラグ１１０が形成された状態にする。ポリシリコン膜３０２の選択的なエッチバックは、シリコンに選択性を有して層間絶縁膜１０６をほとんどエッチングしないエッチングガスを用いた反応性ドライエッチングにより行えばよい。
【００１４】
つぎに、図２（ｇ）に示すように、コンタクトプラグ１１０上部を含めた層間絶縁膜１０９上に、熱ＣＶＤ（化学的気相成長）法により窒化タングステン膜２０１を膜厚１０〜５０ｎｍ程度に堆積する。この窒化タングステン膜２０１の形成に関して説明すると、初期にはタングステンのソース（ＷＦ₆）ガスだけを、所定の温度に加熱された成膜対象面である層間絶縁膜１０９上に供給するプリフローを行ってから、ＷＦ₆ガスに加えて窒素のソース（ＮＨ₃）ガスも供給することで、層間絶縁膜１０９上に窒化タングステン膜２０１を形成する。このプリフローにより、コンタクトプラグ１１０上面には、より密着した状態で窒化タングステン膜２０１が形成される。
【００１５】
次いで、窒化タングステン膜２０１を形成したシリコン基板１０１を４５０℃以上に加熱し、コンタクトプラグ１１０上面とこれに接触している窒化タングステン膜２０１下面とを反応させ、図３（ｈ）に示すように、コンタクトプラグ１１０上部にタングステンシリコンナイトライド（ＷＳｉＮ）からなるバリア膜１１０ａを形成する。この加熱は、シリコン基板１０１およびこの上に形成されている各部分が、融解しない温度範囲で行うことはいうまでもない。
【００１６】
加熱により界面にバリア膜１１０ａを形成した後、例えば過酸化水素を用いたウエットエッチングにより、窒化タングステン膜２０１を選択的に除去する。例えば、ＮＨ₄ＯＨ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：１：１０〜１：３：１０の水溶液をエッチング液とし、このエッチング液を５０〜７０℃に加温した状態で、シリコン基板１０１をエッチング液に１０〜２０分程度浸漬すれば、窒化タングステン膜２０１が選択的にエッチングできる。エッチング液に浸漬した後は、処理対象のシリコン基板１０１を純水でリンスした後、乾燥する。
【００１７】
このエッチングでは、層間絶縁膜１０９上面およびバリア膜１１０ａ上面が露出した段階で、これ以上のエッチングの進行が実質的に停止される。したがって、上記製造方法によれば、セルフアラインでバリア膜１１０ａが形成できることになる。なお、窒化タングステン膜２０１の除去は、過酸化水素を用いたウエットエッチングに限るものではなく、窒化タングステン膜２０１が選択的に除去できるエッチングプロセスを用いればよい。例えば、化学的機械的研磨（ＣＭＰ）やエッチバックなどで除去できれば、これらの手法を用いればよい。また、ＣＭＰやエッチバックにより、大部分の窒化タングステン膜を除去し、この後の洗浄を兼ねて過酸化水素水を用いたウエットエッチングを行うようにしてもよい。
【００１８】
この後、バリア膜１１０ａを含めた層間絶縁膜１０９上に、例えばスパッタ法やＣＶＤ法などにより、ルテニウムからなる金属膜を膜厚２０〜５０ｎｍ程度に形成し、これを公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図３（ｉ）に示すように、層間絶縁膜１０９上にバリア膜１１０ａを介してコンタクトプラグ１１０に接続するストレージ電極（第１の電極）１１１を形成する。なお、ストレージ電極には、ルテニウムだけでなく、他の酸化されても導電性を示す金属材料や、金や白金などのように酸化されにくい金属材料を用いるようにしてもよい。
【００１９】
つぎに、層間絶縁膜１０９上にストレージ電極１１１を覆って酸化タンタルの膜を膜厚５〜１５ｎｍ程度形成し、これに５００〜７５０℃程度の温度による酸素雰囲気における熱処理などで後処理を施すことで、図３（ｊ）に示すように、容量絶縁膜１１２を形成する。この酸素雰囲気における熱処理を行っても、本実施の形態によれば、コンタクトプラグ１１０上にはＷＳｉＮからなるバリア膜１１０ａがあるので、コンタクトプラグ１１０表面への酸素の侵入は抑制されて酸化が抑制される。
【００２０】
次いで、容量絶縁膜１１２上に例えば、窒化チタンなどの膜やルテニウムからなる金属膜を膜厚１０〜１００ｎｍ程度に形成し、形成した金属膜を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図４（ｋ）に示すように、プレート電極（第２の電極）１１３を形成する。
この後、プレート電極１１３を覆ってシリコン酸化物などの絶縁材料からなる層間絶縁膜１１４を形成すれば、１トランジスタ１キャパシタのＤＲＡＭが形成される。
【００２１】
ところで、上記実施の形態では、キャパシタの電極を平板状のものとしたが、これに限るものではなく、円筒形状や積層型の電極構造にしてもよい。キャパシタの電極を円筒形状にした場合、横方向には一端の外側からプレート電極−容量絶縁膜−ストレージ電極−容量絶縁膜−プレート電極（他端外側）の順に配置されることになり、バリア膜を介してコンタクトプラグに接続するストレージ電極を囲うように容量絶縁膜とプレート電極が形成された構成となる。また、積層型の電極構造では、バリア膜を介してコンタクトプラグに接続された最下層のストレージ電極が、周囲に配置された電極によりメモリセルの最上層に引き出される構造もある。また、容量絶縁膜は、酸化タンタルに限るものではなく、ＢＳＴやＰＺＴなど他の金属酸化物を用いるようにしてもよい。
【００２２】
【発明の効果】
以上説明したように、この発明によれば、タングステンとシリコンと窒素とからなるバリア膜によりコンタクトプラグに対する酸素の侵入が抑制されるので、バリア膜形成後にコンタクトプラグ表面に酸化が抑制され、ストレージ電極との界面における接着性の低下を抑制できるという優れた効果が得られる。また、本発明によれば、バリア膜が容易に形成できるようになる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置の製造方法を示す工程図である。
【図２】図１に続く、実施の形態における半導体装置の製造方法を示す工程図である。
【図３】図２に続く、実施の形態における半導体装置の製造方法を示す工程図である。
【図４】図３に続く、実施の形態における半導体装置の製造方法を示す工程図である。
【図５】従来よりある半導体装置の構成を示す概略的な断面図である。
【符号の説明】
１０１…シリコン基板、１０２…素子分離領域、１０３…ゲート絶縁膜、１０４…ゲート電極、１０５…ソース・ドレイン、１０６…層間絶縁膜、１０７…コンタクトプラグ、１０８…ビット線、１０９…層間絶縁膜、１１０…コンタクトプラグ、１１０ａ…バリア膜、１１１…ストレージ電極（第１の電極）、１１２…容量絶縁膜、１１３…プレート電極（第２の電極）、１１４…層間絶縁膜、２０１…窒化タングステン膜。

Claims

半導体基板上に層間絶縁膜を形成する工程と、
ポリシリコンからなるコンタクトプラグを前記層間絶縁膜を貫通して形成する工程と、
前記コンタクトプラグの上面を含む前記層間絶縁膜上にタングステンのソースガスと窒素のソースガスとを用いた熱化学気相成長法により窒化タングステン膜を形成する工程と、
この窒化タングステン膜が形成された前記半導体基板を４５０℃以上に加熱し、前記コンタクトプラグの上面とこれに接触している前記窒化タングステン膜の下面とを反応させることで、前記コンタクトプラグ表面を覆うようにタングステンとシリコンと窒素とからなるバリア膜を形成する工程と、
このバリア膜を形成した後で前記窒化タングステン膜を除去する工程と、
前記層間絶縁膜上に金属材料からなる第１の電極を前記バリア膜を介して前記コンタクトプラグに接続して形成する工程と、
前記第１の電極上に絶縁性を有する金属酸化物からなる容量絶縁膜を形成する工程と、
前記容量絶縁膜により絶縁分離された状態で前記第１の電極表面上に第２の電極を形成する工程と
を備え、
前記加熱は、前記半導体基板およびこの上に形成されている各部分が、融解しない温度範囲で行う
ことを特徴とする半導体装置の製造方法。
請求項１記載の半導体装置の製造方法において、
前記窒化タングステン膜の除去は、過酸化水素を用いたウエットエッチングにより行うことを特徴とする半導体装置の製造方法。
請求項１または２記載の半導体装置の製造方法において、
前記窒化タングステン膜の形成では、この窒化タングステン膜の形成面上に、はじめにタングステンのソースガスのみを供給した後、タングステンのソースガスと共に窒素のソースガスを供給することを特徴とする半導体装置の製造方法。