JP2000058878A - 半導体素子のキャパシタ及びその製造方法 - Google Patents
半導体素子のキャパシタ及びその製造方法Info
- Publication number
- JP2000058878A JP2000058878A JP11220171A JP22017199A JP2000058878A JP 2000058878 A JP2000058878 A JP 2000058878A JP 11220171 A JP11220171 A JP 11220171A JP 22017199 A JP22017199 A JP 22017199A JP 2000058878 A JP2000058878 A JP 2000058878A
- Authority
- JP
- Japan
- Prior art keywords
- tantalum
- capacitor
- film
- lower electrode
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims abstract description 28
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 19
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000007789 gas Substances 0.000 claims abstract description 15
- NGCRLFIYVFOUMZ-UHFFFAOYSA-N 2,3-dichloroquinoxaline-6-carbonyl chloride Chemical compound N1=C(Cl)C(Cl)=NC2=CC(C(=O)Cl)=CC=C21 NGCRLFIYVFOUMZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 238000000354 decomposition reaction Methods 0.000 claims description 5
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 13
- 229910001936 tantalum oxide Inorganic materials 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910003071 TaON Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 優れた高誘電膜特性と安定性を有する新しい
高誘電膜を用いた半導体素子のキャパシタを提供する。 【解決手段】 下部電極２３０、誘電膜及び上部電極２
５０からなる半導体素子のキャパシタを製造する方法で
あって、半導体基板２００の上部に下部電極２３０を形
成する段階と、タンタルエトキシドガスをタンタルと酸
素のソースとして、アンモニアガスを窒素のソースとし
てそれぞれ用いる化学気相蒸着工程を適用して下部電極
２３０上に誘電膜のタンタル窒化酸化膜２４０を形成す
る段階と、タンタル窒化酸化膜上に上部電極２５０を形
成する段階とを備える。
高誘電膜を用いた半導体素子のキャパシタを提供する。 【解決手段】 下部電極２３０、誘電膜及び上部電極２
５０からなる半導体素子のキャパシタを製造する方法で
あって、半導体基板２００の上部に下部電極２３０を形
成する段階と、タンタルエトキシドガスをタンタルと酸
素のソースとして、アンモニアガスを窒素のソースとし
てそれぞれ用いる化学気相蒸着工程を適用して下部電極
２３０上に誘電膜のタンタル窒化酸化膜２４０を形成す
る段階と、タンタル窒化酸化膜上に上部電極２５０を形
成する段階とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子のキャパ
シタ及びその製造方法に係り、特にタンタル室化酸化膜
ＴａＯＮを誘電膜として用いた高誘電キャパシタ及びそ
の製造方法に関する。
シタ及びその製造方法に係り、特にタンタル室化酸化膜
ＴａＯＮを誘電膜として用いた高誘電キャパシタ及びそ
の製造方法に関する。
【０００２】
【従来の技術】最近、半導体素子の高集積化に伴って素
子の寸法が小さくなり、使用電源電圧が低くなっている
ため、従来のキャパシタ構造及び形成方法では所望の静
電容量と信頼性を得にくくなっている。半導体素子の集
積度を高めるために平面上でその面積を縮小する必要が
あるが、これにより、キャパシタの場合は電極の表面積
が小さくなり且つ静電容量も減少する。また、電源電圧
も素子の高集積化に伴って低くなっているので、キャパ
シタに蓄えられる電荷量はさらに減少する。これを解決
するために、キャパシタ電極の構造を改造して表面積を
広くし、誘電率の高い物質を誘電膜として使用すること
が好ましい。
子の寸法が小さくなり、使用電源電圧が低くなっている
ため、従来のキャパシタ構造及び形成方法では所望の静
電容量と信頼性を得にくくなっている。半導体素子の集
積度を高めるために平面上でその面積を縮小する必要が
あるが、これにより、キャパシタの場合は電極の表面積
が小さくなり且つ静電容量も減少する。また、電源電圧
も素子の高集積化に伴って低くなっているので、キャパ
シタに蓄えられる電荷量はさらに減少する。これを解決
するために、キャパシタ電極の構造を改造して表面積を
広くし、誘電率の高い物質を誘電膜として使用すること
が好ましい。
【０００３】
【発明が解決しようとする課題】ところが、半導体素子
のキャパシタ用誘電膜として従来より用いられてきたシ
リコン窒化膜及びシリコン酸化膜の複合層（ＮＯ誘電膜
ともいう）は、キャパシタ用電極の表面積を増加させる
ために半球形シリコンを用いたとしても、現在半導体素
子で要求される高誘電率を充足させることができないの
が実状である。その理由はシリコン窒化膜とシリコン酸
化膜の誘電率がそれぞれ７と３.５で、低い値しか有し
ないからである。
のキャパシタ用誘電膜として従来より用いられてきたシ
リコン窒化膜及びシリコン酸化膜の複合層（ＮＯ誘電膜
ともいう）は、キャパシタ用電極の表面積を増加させる
ために半球形シリコンを用いたとしても、現在半導体素
子で要求される高誘電率を充足させることができないの
が実状である。その理由はシリコン窒化膜とシリコン酸
化膜の誘電率がそれぞれ７と３.５で、低い値しか有し
ないからである。
【０００４】一方、シリコン窒化膜及びシリコン酸化膜
の複合層がもつ低誘電率の短所を補完するために、最
近、高誘電膜材料として採用されて用いられるタンタル
酸化膜Ｔａ2Ｏ5は比較的高い値である２５程度の誘電率
をもつ。しかし、タンタル酸化膜内の酸素が欠乏する現
象がよく現れるため、誘電率が低下し漏れ電流が大きく
増加して所望の電気的特性を満たせない場合が多いとい
う問題がある。なお、上部電極として普通用いられる多
結晶シリコンや金属窒化膜などとの界面特性が悪く、ま
た、高い固有応力(intrinsic stress)状態にあるため電
気的特性も悪く、改善点が多く残っている状態である。
の複合層がもつ低誘電率の短所を補完するために、最
近、高誘電膜材料として採用されて用いられるタンタル
酸化膜Ｔａ2Ｏ5は比較的高い値である２５程度の誘電率
をもつ。しかし、タンタル酸化膜内の酸素が欠乏する現
象がよく現れるため、誘電率が低下し漏れ電流が大きく
増加して所望の電気的特性を満たせない場合が多いとい
う問題がある。なお、上部電極として普通用いられる多
結晶シリコンや金属窒化膜などとの界面特性が悪く、ま
た、高い固有応力(intrinsic stress)状態にあるため電
気的特性も悪く、改善点が多く残っている状態である。
【０００５】通常、このようなタンタル酸化膜を用いた
半導体素子のキャパシタは以下のような工程によって製
造される。
半導体素子のキャパシタは以下のような工程によって製
造される。
【０００６】まず、キャパシタ形成の前工程を経た半導
体基板上に下部電極を形成する。その後、タンタル供給
源としてのタンタルエトキシドＴａ（ＯＣ2Ｈ5）5を酸
素雰囲気中で熱分解してタンタル酸化膜を下部電極上に
形成する。そして、形成されたタンタル酸化膜内に存在
する酸素空隙(oxygen vacancy)を除去するために、紫外
線（ＵＶ）−Ｏ3後処理用ベーキング工程を行うか、
Ｏ2、Ｎ2ＯもしくはＯ3ガスを用いた酸素雰囲気中で熱
処理を行う。その後、化学気相蒸着工程或いはスパッタ
リング工程を用いてタンタル酸化膜上に上部電極を形成
する。
体基板上に下部電極を形成する。その後、タンタル供給
源としてのタンタルエトキシドＴａ（ＯＣ2Ｈ5）5を酸
素雰囲気中で熱分解してタンタル酸化膜を下部電極上に
形成する。そして、形成されたタンタル酸化膜内に存在
する酸素空隙(oxygen vacancy)を除去するために、紫外
線（ＵＶ）−Ｏ3後処理用ベーキング工程を行うか、
Ｏ2、Ｎ2ＯもしくはＯ3ガスを用いた酸素雰囲気中で熱
処理を行う。その後、化学気相蒸着工程或いはスパッタ
リング工程を用いてタンタル酸化膜上に上部電極を形成
する。
【０００７】しかし、このような方法によって半導体素
子のキャパシタを製造する場合には次の問題点がある。
子のキャパシタを製造する場合には次の問題点がある。
【０００８】第１、タンタル酸化膜を蒸着する時、残留
ガスや副産物などによって酸素欠乏が深化してキャパシ
タの漏れ電流が増加する。
ガスや副産物などによって酸素欠乏が深化してキャパシ
タの漏れ電流が増加する。
【０００９】第２、酸素雰囲気及び８００℃以上の温度
で熱処理をすると、ガスがオーバフローされて非晶質の
タンタル酸化膜が柱状(columnar)構造に結晶化される。
この時、結晶粒界に沿って酸素が速く拡散し、下部電極
として多結晶シリコンを用いる場合に多結晶シリコン層
とタンタル酸化膜との間にシリコン窒化酸化膜ＳｉＯＮ
が厚く形成されてキャパシタ全体の静電容量を減少させ
る原因となる。
で熱処理をすると、ガスがオーバフローされて非晶質の
タンタル酸化膜が柱状(columnar)構造に結晶化される。
この時、結晶粒界に沿って酸素が速く拡散し、下部電極
として多結晶シリコンを用いる場合に多結晶シリコン層
とタンタル酸化膜との間にシリコン窒化酸化膜ＳｉＯＮ
が厚く形成されてキャパシタ全体の静電容量を減少させ
る原因となる。
【００１０】第３、上部電極としてチタン窒化膜ＴｉＮ
を使用する場合には、５００℃前後の温度でタンタル酸
化膜とチタン窒化膜との界面反応が生じてタンタル酸化
膜内の酸素がチタン窒化膜へ移動するので、酸素欠損が
加重される。
を使用する場合には、５００℃前後の温度でタンタル酸
化膜とチタン窒化膜との界面反応が生じてタンタル酸化
膜内の酸素がチタン窒化膜へ移動するので、酸素欠損が
加重される。
【００１１】従って、本発明の目的は、既存のシリコン
窒化膜及びシリコン酸化膜の複合層やタンタル酸化膜と
は異なり、優れた高誘電膜特性と安定性を有する新しい
高誘電膜を用いた半導体素子のキャパシタを提供するこ
とにある。
窒化膜及びシリコン酸化膜の複合層やタンタル酸化膜と
は異なり、優れた高誘電膜特性と安定性を有する新しい
高誘電膜を用いた半導体素子のキャパシタを提供するこ
とにある。
【００１２】本発明の他の目的は、前記新しい高誘電膜
を用いた半導体素子のキャパシタを製造する方法を提供
することにある。
を用いた半導体素子のキャパシタを製造する方法を提供
することにある。
【００１３】本発明の更に他の目的は、上・下部電極と
の界面異質感が少なく、酸素空隙による漏れ電流問題が
ない半導体素子のキャパシタを製造する方法を提供する
ことにある。
の界面異質感が少なく、酸素空隙による漏れ電流問題が
ない半導体素子のキャパシタを製造する方法を提供する
ことにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体素子のキャパシタは、高誘電膜とし
てタンタル窒化酸化膜を用いることを特徴とする。この
時、タンタル窒化酸化膜は１０〜５００Åの範囲内の厚
さで形成されることが好ましい。
に、本発明の半導体素子のキャパシタは、高誘電膜とし
てタンタル窒化酸化膜を用いることを特徴とする。この
時、タンタル窒化酸化膜は１０〜５００Åの範囲内の厚
さで形成されることが好ましい。
【００１５】前記他の目的を達成するために、本発明の
半導体素子のキャパシタ製造方法は、誘電膜としてタン
タル窒化酸化膜を用いるためにタンタルエトキシドガス
をタンタルと酸素のソースとして、アンモニアガスを窒
素のソースとしてそれぞれ使用する化学気相蒸着工程を
適用して下部電極上にタンタル窒化酸化膜を形成する
が、工程条件を次のように選択することを特徴とする。
半導体素子のキャパシタ製造方法は、誘電膜としてタン
タル窒化酸化膜を用いるためにタンタルエトキシドガス
をタンタルと酸素のソースとして、アンモニアガスを窒
素のソースとしてそれぞれ使用する化学気相蒸着工程を
適用して下部電極上にタンタル窒化酸化膜を形成する
が、工程条件を次のように選択することを特徴とする。
【００１６】即ち、タンタルエトキシドガスを０.０１
ｓｃｃｍ〜１ｓｌｍの範囲内の流動度(flow rate)で、
アンモニアガスを１０ｓｃｃｍ〜１０ｓｌｍの範囲内の
流動度でそれぞれ供給し、ベース圧力を１×１０-3Ｔｏ
ｒｒ以下で、蒸着圧力を１ｍＴｏｒｒ〜１００Ｔｏｒｒ
の範囲内で、蒸着温度を１５０〜９００℃の範囲内でそ
れぞれ設定する。
ｓｃｃｍ〜１ｓｌｍの範囲内の流動度(flow rate)で、
アンモニアガスを１０ｓｃｃｍ〜１０ｓｌｍの範囲内の
流動度でそれぞれ供給し、ベース圧力を１×１０-3Ｔｏ
ｒｒ以下で、蒸着圧力を１ｍＴｏｒｒ〜１００Ｔｏｒｒ
の範囲内で、蒸着温度を１５０〜９００℃の範囲内でそ
れぞれ設定する。
【００１７】この時、反応ガスの分解を助けるために、
水素ガスをさらに添加してもよい。或いは、前記タンタ
ルエトキシドガスの分解を助けるためにプラズマ処理を
さらに行うが、プラズマパワーを１０Ｗ〜３ｋＷの範囲
内で設定してもよい。
水素ガスをさらに添加してもよい。或いは、前記タンタ
ルエトキシドガスの分解を助けるためにプラズマ処理を
さらに行うが、プラズマパワーを１０Ｗ〜３ｋＷの範囲
内で設定してもよい。
【００１８】
【発明の実施の形態】以下、添付図面を参照して本発明
の好ましい実施の形態（以下、実施形態という）につい
て説明する。
の好ましい実施の形態（以下、実施形態という）につい
て説明する。
【００１９】図１は本発明の実施形態によって半導体素
子のキャパシタを製造する工程を示す図である。
子のキャパシタを製造する工程を示す図である。
【００２０】まず、半導体基板上へのキャパシタ形成の
前工程を行う（Ｓ１０）。その結果物上に多結晶シリコ
ン下部電極を形成する（Ｓ２０）。多結晶シリコンは電
極の役割を果たせるように導電性を持たせる。その後、
多結晶シリコン下部電極の上に誘電膜としてのタンタル
窒化酸化膜を形成する（Ｓ３０）。Ｓ３０ではタンタル
エトキシドガスをタンタルと酸素のソースとして、アン
モニアガスを窒素のソースとしてそれぞれ用いる化学気
相蒸着工程が適用される。タンタルエトキシドは常温で
液状であり、分子量が４０６.２６ｇ／ｍｏｌであり、
沸点が０.１ｍｍＨｇの圧力で１４０℃である物性を有
する。本実施形態では下部電極の形成された半導体基板
を化学気相蒸着装備の反応器内に装着し、タンタルエト
キシド及びアンモニアガスを反応ガスとして、本発明に
係る誘電膜であるタンタル窒化酸化膜を１０〜５００Å
の範囲の厚さで蒸着した。化学気相蒸着工程では、タン
タルエトキシドガスを０.０１ｓｃｃｍ〜１ｓｌｍの範
囲内の流動度で、アンモニアを１０ｓｃｃｍ〜１０ｓｌ
ｍの範囲内の流動度でそれぞれ供給し、ベース圧力を１
×１０-3Ｔｏｒｒ以下で、蒸着圧力は１ｍＴｏｒｒ〜１
００Ｔｏｒｒの範囲内で、蒸着温度を１５０〜９００℃
の範囲内でそれぞれ設定した。この時、反応ガスの分解
を助けるために、水素ガスをさらに添加してもよい。本
実施形態では水素ガスを添加する代わりに、水素プラズ
マ処理をさらに行ったが、この時のプラズマパワーを１
０Ｗ〜３ｋＷの範囲内で、水素ガスの流動度を１０ｓｃ
ｃｍ〜１０ｓｌｍの範囲内でそれぞれ設定した。タンタ
ル窒化酸化膜の蒸着が完了すると、その上にタンタル窒
化膜などの上部電極を形成する（Ｓ４０）。上部電極の
形成後にはフォトリソグラフィ及びエッチング工程を適
用して半導体素子のキャパシタ製造を完了する（Ｓ５
０）。
前工程を行う（Ｓ１０）。その結果物上に多結晶シリコ
ン下部電極を形成する（Ｓ２０）。多結晶シリコンは電
極の役割を果たせるように導電性を持たせる。その後、
多結晶シリコン下部電極の上に誘電膜としてのタンタル
窒化酸化膜を形成する（Ｓ３０）。Ｓ３０ではタンタル
エトキシドガスをタンタルと酸素のソースとして、アン
モニアガスを窒素のソースとしてそれぞれ用いる化学気
相蒸着工程が適用される。タンタルエトキシドは常温で
液状であり、分子量が４０６.２６ｇ／ｍｏｌであり、
沸点が０.１ｍｍＨｇの圧力で１４０℃である物性を有
する。本実施形態では下部電極の形成された半導体基板
を化学気相蒸着装備の反応器内に装着し、タンタルエト
キシド及びアンモニアガスを反応ガスとして、本発明に
係る誘電膜であるタンタル窒化酸化膜を１０〜５００Å
の範囲の厚さで蒸着した。化学気相蒸着工程では、タン
タルエトキシドガスを０.０１ｓｃｃｍ〜１ｓｌｍの範
囲内の流動度で、アンモニアを１０ｓｃｃｍ〜１０ｓｌ
ｍの範囲内の流動度でそれぞれ供給し、ベース圧力を１
×１０-3Ｔｏｒｒ以下で、蒸着圧力は１ｍＴｏｒｒ〜１
００Ｔｏｒｒの範囲内で、蒸着温度を１５０〜９００℃
の範囲内でそれぞれ設定した。この時、反応ガスの分解
を助けるために、水素ガスをさらに添加してもよい。本
実施形態では水素ガスを添加する代わりに、水素プラズ
マ処理をさらに行ったが、この時のプラズマパワーを１
０Ｗ〜３ｋＷの範囲内で、水素ガスの流動度を１０ｓｃ
ｃｍ〜１０ｓｌｍの範囲内でそれぞれ設定した。タンタ
ル窒化酸化膜の蒸着が完了すると、その上にタンタル窒
化膜などの上部電極を形成する（Ｓ４０）。上部電極の
形成後にはフォトリソグラフィ及びエッチング工程を適
用して半導体素子のキャパシタ製造を完了する（Ｓ５
０）。
【００２１】図２から図４には、本実施形態に係る製造
方法により、キャパシタを形成する工程が示される。
方法により、キャパシタを形成する工程が示される。
【００２２】図２によれば、絶縁層２１０をトランジス
タ構造（図示せず）の形成されたシリコン基板２００上
に形成する。また、絶縁層２１０内にコンタクトホール
２２０を形成し、基板２００の表面を露出させている。
コンタクトホール２２０の形成後は、コンタクトホール
２２０の表面にある自然酸化膜をエッチングによって除
去する。その後、コンタクトホール２２０を充填するた
めに絶縁層２１０上にポリシリコン層を蒸着し、エッチ
ングによりポリシリコン下部電極２３０を形成する。
タ構造（図示せず）の形成されたシリコン基板２００上
に形成する。また、絶縁層２１０内にコンタクトホール
２２０を形成し、基板２００の表面を露出させている。
コンタクトホール２２０の形成後は、コンタクトホール
２２０の表面にある自然酸化膜をエッチングによって除
去する。その後、コンタクトホール２２０を充填するた
めに絶縁層２１０上にポリシリコン層を蒸着し、エッチ
ングによりポリシリコン下部電極２３０を形成する。
【００２３】次に、図３に示すように、上述した化学気
相蒸着工程を用いてポリシリコン下部電極２３０上にタ
ンタル窒化酸化膜２４０を形成する。このタンタル窒化
酸化膜２４０の厚さは、前述のように１０〜５００Åの
範囲とする。この蒸着工程においては、タンタルエトキ
シドガスとアンモニアガスをソースガスとして用いる。
蒸着工程中に、図３に矢印で示したように水素プラズマ
処理を行う。
相蒸着工程を用いてポリシリコン下部電極２３０上にタ
ンタル窒化酸化膜２４０を形成する。このタンタル窒化
酸化膜２４０の厚さは、前述のように１０〜５００Åの
範囲とする。この蒸着工程においては、タンタルエトキ
シドガスとアンモニアガスをソースガスとして用いる。
蒸着工程中に、図３に矢印で示したように水素プラズマ
処理を行う。
【００２４】その後、図４に示すように、通常の上部電
極形成工程によって上部電極２５０を形成してキャパシ
タを完成する。
極形成工程によって上部電極２５０を形成してキャパシ
タを完成する。
【００２５】
【発明の効果】本発明によれば、高誘電膜材料として従
来用いられていたシリコン窒化膜及びシリコン酸化膜の
複合層やタンタル酸化膜の代わりにタンタル窒化酸化膜
を使用したため、高誘電特性を満足し且つ優れた電気的
特性をもったキャパシタを製造することができる。特
に、タンタル窒化酸化膜が高誘電率と高い熱安定性を有
するので、上・下部電極との界面異質性が小さく、酸素
空隙による漏れ電流の問題がないキャパシタを形成する
ことができる。
来用いられていたシリコン窒化膜及びシリコン酸化膜の
複合層やタンタル酸化膜の代わりにタンタル窒化酸化膜
を使用したため、高誘電特性を満足し且つ優れた電気的
特性をもったキャパシタを製造することができる。特
に、タンタル窒化酸化膜が高誘電率と高い熱安定性を有
するので、上・下部電極との界面異質性が小さく、酸素
空隙による漏れ電流の問題がないキャパシタを形成する
ことができる。
【図１】 本発明に係る半導体素子のキャパシタ製造方
法の工程図である。
法の工程図である。
【図２】 本発明に係る半導体素子のキャパシタ製造方
法によってキャパシタを形成する工程を示す断面図であ
る。
法によってキャパシタを形成する工程を示す断面図であ
る。
【図３】 本発明に係る半導体素子のキャパシタ製造方
法によってキャパシタを形成する工程を示す断面図であ
る。
法によってキャパシタを形成する工程を示す断面図であ
る。
【図４】 本発明に係る半導体素子のキャパシタ製造方
法によってキャパシタを形成する工程を示す断面図であ
る。
法によってキャパシタを形成する工程を示す断面図であ
る。
２００ 基板、２１０ 絶縁層、２２０ コンタクトホ
ール、２３０ ポリシリコン下部電極、２４０ タンタ
ル窒化酸化膜、２５０ 上部電極。
ール、２３０ ポリシリコン下部電極、２４０ タンタ
ル窒化酸化膜、２５０ 上部電極。
フロントページの続き (72)発明者 キ バム キム 大韓民国 ソウル 151−767 クワナクク シンリム10ドン ククサンジャン アパ ート 102−1503
Claims (5)
- 【請求項１】 半導体基板の上部に形成された下部電極
と、 前記下部電極上に誘電膜として形成されたタンタル窒化
酸化膜とを含む半導体素子のキャパシタ。 - 【請求項２】 前記タンタル窒化酸化膜が１０〜５００
Åの範囲内の厚さであることを特徴とする請求項１記載
の半導体素子のキャパシタ。 - 【請求項３】 下部電極、誘電膜及び上部電極からなる
半導体素子のキャパシタを製造する方法において、 半導体基板の上部に下部電極を形成する段階と、 タンタルエトキシドガスをタンタルと酸素のソースとし
て、アンモニアガスを窒素のソースとしてそれぞれ用い
る化学気相蒸着工程を適用して前記下部電極上に誘電膜
のタンタル窒化酸化膜を形成するが、前記タンタルエト
キシドガスを０.０１ｓｃｃｍ〜１ｓｌｍの範囲内の流
動度で、アンモニアガスを１０ｓｃｃｍ〜１０ｓｌｍ範
囲内の流動度でそれぞれ供給し、ベース圧力を１×１０
-3Ｔｏｒｒ以下で、蒸着圧力を１ｍＴｏｒｒ〜１００Ｔ
ｏｒｒの範囲内で、蒸着温度を１５０〜９００℃の範囲
内でそれぞれ設定して蒸着工程を行う段階と、 前記タンタル窒化酸化膜上に上部電極を形成する段階と
を備える半導体素子のキャパシタ製造方法。 - 【請求項４】 前記タンタル窒化酸化膜を形成する段階
において、反応ガスの分解を助けるために水素ガスをさ
らに添加することを特徴とする請求項３記載の半導体素
子のキャパシタ製造方法。 - 【請求項５】 前記タンタル窒化酸化膜の形成段階にお
いて、前記タンタルエトキシドガスの分解を助けるため
にプラズマ処理をさらに行うが、プラズマパワーを１０
Ｗ〜３ｋＷ範囲内で設定することを特徴とする請求項３
記載の半導体素子のキャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980031766A KR100286011B1 (ko) | 1998-08-04 | 1998-08-04 | 반도체소자의캐퍼시터및그제조방법 |
| KR1998-31766 | 1998-08-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058878A true JP2000058878A (ja) | 2000-02-25 |
| JP2000058878A5 JP2000058878A5 (ja) | 2006-09-14 |
Family
ID=19546418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11220171A Pending JP2000058878A (ja) | 1998-08-04 | 1999-08-03 | 半導体素子のキャパシタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6338995B1 (ja) |
| JP (1) | JP2000058878A (ja) |
| KR (1) | KR100286011B1 (ja) |
| TW (1) | TW552666B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287910B2 (en) * | 1999-12-23 | 2001-09-11 | Hyundai Electronics Industries Co., Ltd. | Method for forming a capacitor using tantalum nitride as a capacitor dielectric |
| JP2001257208A (ja) * | 1999-12-29 | 2001-09-21 | Hynix Semiconductor Inc | 半導体装置のゲート絶縁膜形成方法 |
| KR100386450B1 (ko) * | 2000-12-29 | 2003-06-02 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 형성방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328454B1 (ko) | 1999-06-29 | 2002-03-16 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| KR100331270B1 (ko) * | 1999-07-01 | 2002-04-06 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR100321178B1 (ko) * | 1999-12-30 | 2002-03-18 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR100367404B1 (ko) * | 1999-12-31 | 2003-01-10 | 주식회사 하이닉스반도체 | 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR20010066386A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 플래시 메모리의 게이트전극 제조방법 |
| KR100618682B1 (ko) * | 2000-06-01 | 2006-09-06 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100587047B1 (ko) * | 2000-06-01 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100618683B1 (ko) * | 2000-06-01 | 2006-09-06 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100639200B1 (ko) * | 2000-06-30 | 2006-10-31 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100599440B1 (ko) * | 2000-06-30 | 2006-07-12 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| US6934262B1 (en) | 2000-08-26 | 2005-08-23 | Cisco Technology, Inc. | Method and apparatus for restricting the assignment of VLANs |
| KR100401503B1 (ko) * | 2001-04-30 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 제조방법 |
| KR100910220B1 (ko) * | 2002-07-12 | 2009-07-31 | 주식회사 하이닉스반도체 | 반도체소자의 유전체박막 제조방법 |
| KR20060072680A (ko) * | 2004-12-23 | 2006-06-28 | 주식회사 하이닉스반도체 | 반도체 장치의 커패시터 및 그 제조방법 |
| US20100302707A1 (en) * | 2009-05-26 | 2010-12-02 | General Electric Company | Composite structures for high energy-density capacitors and other devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61134013A (ja) * | 1984-12-04 | 1986-06-21 | Sanyo Electric Co Ltd | 化合物半導体結晶成長法 |
| JPH07263442A (ja) * | 1994-03-17 | 1995-10-13 | Sony Corp | タンタル系高誘電体材料及び高誘電体膜の形成方法並びに半導体装置 |
| JPH08107077A (ja) * | 1994-08-10 | 1996-04-23 | Nissin Electric Co Ltd | 強誘電体膜形成方法及び装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2776826B2 (ja) * | 1988-04-15 | 1998-07-16 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| US5569619A (en) | 1992-06-24 | 1996-10-29 | Lg Semicon Co., Ltd. | Method for forming a capacitor of a semiconductor memory cell |
| JP3319138B2 (ja) * | 1994-03-17 | 2002-08-26 | ソニー株式会社 | タンタルを含む高誘電体膜の形成方法 |
| KR0155879B1 (ko) | 1995-09-13 | 1998-12-01 | 김광호 | 오산화 이탄탈륨 유전막 커패시터 제조방법 |
| US5876503A (en) * | 1996-11-27 | 1999-03-02 | Advanced Technology Materials, Inc. | Multiple vaporizer reagent supply system for chemical vapor deposition utilizing dissimilar precursor compositions |
| US6075691A (en) * | 1997-03-06 | 2000-06-13 | Lucent Technologies Inc. | Thin film capacitors and process for making them |
| US6107155A (en) * | 1998-08-07 | 2000-08-22 | Taiwan Semiconductor Manufacturing Company | Method for making a more reliable storage capacitor for dynamic random access memory (DRAM) |
-
1998
- 1998-08-04 KR KR1019980031766A patent/KR100286011B1/ko not_active IP Right Cessation
-
1999
- 1999-08-03 JP JP11220171A patent/JP2000058878A/ja active Pending
- 1999-08-04 US US09/368,210 patent/US6338995B1/en not_active Expired - Fee Related
- 1999-08-12 TW TW088113791A patent/TW552666B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61134013A (ja) * | 1984-12-04 | 1986-06-21 | Sanyo Electric Co Ltd | 化合物半導体結晶成長法 |
| JPH07263442A (ja) * | 1994-03-17 | 1995-10-13 | Sony Corp | タンタル系高誘電体材料及び高誘電体膜の形成方法並びに半導体装置 |
| JPH08107077A (ja) * | 1994-08-10 | 1996-04-23 | Nissin Electric Co Ltd | 強誘電体膜形成方法及び装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287910B2 (en) * | 1999-12-23 | 2001-09-11 | Hyundai Electronics Industries Co., Ltd. | Method for forming a capacitor using tantalum nitride as a capacitor dielectric |
| GB2364825A (en) * | 1999-12-23 | 2002-02-06 | Hyundai Electronics Ind | A capacitor using a tantalum nitride dielectric |
| GB2364825B (en) * | 1999-12-23 | 2004-04-14 | Hyundai Electronics Ind | Method for fabricating semiconductor device capacitors |
| JP2001257208A (ja) * | 1999-12-29 | 2001-09-21 | Hynix Semiconductor Inc | 半導体装置のゲート絶縁膜形成方法 |
| KR100386450B1 (ko) * | 2000-12-29 | 2003-06-02 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6338995B1 (en) | 2002-01-15 |
| TW552666B (en) | 2003-09-11 |
| KR100286011B1 (ko) | 2001-04-16 |
| KR20000013090A (ko) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| KR100401503B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| JP2000058878A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| US9887083B2 (en) | Methods of forming capacitors | |
| JP2007266616A (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| US6410381B2 (en) | Method for forming capacitor of semiconductor device | |
| JP2006179860A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| US6417042B2 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US6797583B2 (en) | Method of manufacturing capacitor in semiconductor devices | |
| KR20020083772A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| US6319765B1 (en) | Method for fabricating a memory device with a high dielectric capacitor | |
| US6607963B2 (en) | Method for forming capacitor of semiconductor device | |
| US6326259B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US6365487B2 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| KR100671604B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US6495414B2 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100882090B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| US6762090B2 (en) | Method for fabricating a capacitor | |
| KR100424715B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100382610B1 (ko) | 고집적 디램용 셀 커패시터의 제조방법 | |
| JP3420098B2 (ja) | 半導体装置の製造方法 | |
| US6716717B2 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100546163B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| JP2000100806A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060802 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060802 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100929 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110322 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120323 |