KR100599440B1 - 캐패시터의 제조 방법 - Google Patents
캐패시터의 제조 방법 Download PDFInfo
- Publication number
- KR100599440B1 KR100599440B1 KR1020000037351A KR20000037351A KR100599440B1 KR 100599440 B1 KR100599440 B1 KR 100599440B1 KR 1020000037351 A KR1020000037351 A KR 1020000037351A KR 20000037351 A KR20000037351 A KR 20000037351A KR 100599440 B1 KR100599440 B1 KR 100599440B1
- Authority
- KR
- South Korea
- Prior art keywords
- ruthenium
- film
- based thin
- thin film
- capacitor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 실린더형 캐패시터 제조시, 하부전극식각시 하부전극의 손실을 방지하는데 적합한 캐패시터의 제조 방법에 관한 것으로, 소정 공정이 완료된 반도체기판상에 절연막을 형성하는 제 1 단계; 상기 절연막을 선택적으로 식각하여 캐패시터영역을 정의하고, 상기 캐패시터영역을 포함한 전면에 중심부분이 골이 지는 루테늄계 박막을 형성하는 제 2 단계; 상기 루테늄계 박막내의 불순물을 제거하기 위하여 상기 루테늄계 박막을 열처리하는 제 3 단계; 상기 루테늄계 박막의 골부분을 충분히 매립하도록 전면에 감광막을 도포하는 제 4 단계; 상기 골부분을 제외한 루테늄계 박막의 표면이 드러나도록 상기 감광막을 에치백하는 제 5 단계; 수소원자가 포함된 플라즈마를 이용하여 상기 루테늄계 박막의 골부분에 잔류하는 감광막을 제거하는 제 6 단계; 및 상기 루테늄계 박막 하측의 절연막을 습식제거하여 스토리지노드를 형성하는 제 7 단계를 포함하여 이루어진다.
캐패시터, 루테늄, 감광막, 감광막스트립, 플라즈마, 실린더
Description
도 1a 내지 도 1b는 종래기술에 따른 캐패시터 제조 방법을 도시한 도면,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 도면,
도 3은 도 2에 따라 손실없이 형성된 루테늄하부전극을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23 : 폴리실리콘플러그 24 : 질화막
25 : CVD산화막 26 : 루테늄막
27 : 감광막
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 캐패시터 제조시 하 부전극의 손실없이 감광막(Photoresist; PR)를 제거하기 위한 감광막의 제거 방법에 관한 것이다.
일반적으로, 반도체 제조 공정 중에서 감광막(PR)은 회로 패턴 및 이온주입영역을 형성하기 위한 마스크(Mask)층으로 이용하고 있는데, 하부층의 패턴형성후에 감광막을 스트립하게 되며, 이 때 스트립 방법은 통상적으로 산소플라즈마를 이용하여 감광막을 산화시키는 방법으로 진행한다.
상기의 감광막 스트립공정에서, 하부층과의 반응으로 인해 인해 수증기, 용매 등이 밖으로 방출되어 탄소만으로 치밀하게 구성된 폴리머층이 형성되게 되는데, 이러한 폴리머층은 후속 산소플라즈마에 의한 스트립시 산화가 잘 이루어지지 않고, 또한 100℃이상의 온도에서 하부층 예컨대, 절연막, 게이트전극, 캐패시터의 상/하부전극에 함유된 수분 및 솔벤트의 방출을 차폐하여, 감광막 패턴이 부풀어오르는 현상이 발생되며, 이로 인해 감광막의 성분이 변하게 된다. 변화된 감광막은 플라즈마의 함유물로 재구성되어 하부층의 물질과 반응하거나 점착되어 스트립되지 않고 남게되어 잔류물을 형성하거나, 하부층이 파이게 되는 결함을 형성하여 후속 공정을 어렵게 하고 소자의 수율에 치명적인 역할을 하게 된다.
최근에 상기와 같은 감광막 스트립 공정시, 감광막패턴시 생성된 폴리머를 제거하고 감광막의 하부층이 손실되는 것을 방지하기 위한 방법들이 제안되고 있다.
그리고, 캐패시터 제조시, 셀의 면적 감소에 따라 좁은 면적에서 캐패시터의 유효면적을 증가시키는 방법으로 캐패시터의 형태를 입체적인 구조로 형성하는데, 이러한 입체적인 구조는 오목형(Concave), 박스형(Box), 실린더형(Cylinder) 등이 사용된다. 여기서, 상기 박스형은 높은 막두께에 대한 식각부담이 되기 때문에 이용되기 힘들고 막을 얇게 입힐 수 있는 방법으로 오목형, 실린더형이 있다.
최근에는 스토리지와 콘택플러그간의 오정렬 마진이 작은 실린더형 캐패시터가 주로 이용된다.
이하 첨부된 도1a 내지 도 1b를 참조하여 종래기술에 따른 캐패시터의 제조 방법에 대해 설명하기로 한다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 층간절연막 (12)을 형성한 다음, 상기 층간절연막(12)을 선택적으로 패터닝하여 상기 반도체 기판(11)의 소정 표면이 노출되는 하부전극용 콘택홀을 형성한다.
상기 하부전극용 콘택홀을 포함한 전면에 폴리실리콘을 증착하고, 상기 폴리실리콘을 식각하여 상기 콘택홀을 통해 상기 반도체 기판(11)과 전기적으로 접속되는 폴리실리콘플러그(13)를 형성한다.
이어 상기 폴리실리콘플러그(13)상에 산화배리어층으로서 티타늄실리사이드/티타늄나이트라이드(이하 TiSi/TiN)(14)의 적층막을 증착한 후, 상기 TiSi/TiN(14)상에 식각배리어층인 질화막(15)을 형성한다.
이어 상기 질화막(15)상에 희생층(Sacrificial layer)으로 작용하는 옥사이드막(16)을 증착한 후 상기 옥사이드막(16), 질화막(15), TiSi/TiN(14)을 선택적으로 식각하여 상기 폴리실리콘플러그(13)를 포함하여 일정폭을 갖는 캐패시터영역을 정의한다.
이어 상기 구조 전면에 금속유기화학증착법(Metal Organic Chemical Vapor Deposition; MOCVD)을 이용하여 루테늄(Ru)(17)을 증착한 다음, 상기 루테늄(17)상에 스핀온글래스(Spin On Glass; 이하 SOG)막(18)을 증착한다.
도 1b에 도시된 바와 같이, 상기 SOG막(18)과 루테늄막(17)을 1:1 레시피(Recipe)로 식각하여 스토리지 노드를 분리한 다음, 상기 스토리지노드의 골에 남아있는 SOG막(18)과 루테늄막(17)의 하측의 옥사이드막(16)을 딥아웃하여 제거하므로써 실린더형 하부전극 (19)을 형성한다.
상술한 바와 같이, 종래의 하부전극 형성 방법은 하부 폴리실리콘플러그와의 정렬마진(Align margin)이 부족하여 SOG막 딥아웃시 플러그주위의 층간절연막을 식각하는 결과를 초래한다. 이로 인하여 스토리지 노드가 폴리실리콘플러그의 위치에서 이탈하는 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로, 감광막을 이용하여 하부전극패터닝을 실시하고, 상기 감광막을 드라이스트립하여 하부전극의 손실없이 스토리지노드를 형성하기 위한 캐패시터 제조 방법에 관한 것이다.
상기의 목적을 달성하기 위한 본 발명은 소정 공정이 완료된 반도체기판상에 절연막을 형성하는 제 1 단계; 상기 절연막을 선택적으로 식각하여 캐패시터영역을 정의하고, 상기 캐패시터영역을 포함한 전면에 중심부분이 골이 지는 루테늄계 박막을 형성하는 제 2 단계; 상기 루테늄계 박막내의 불순물을 제거하기 위하여 상기 루테늄계 박막을 열처리하는 제 3 단계; 상기 루테늄계 박막의 골부분을 충분히 매립하도록 전면에 감광막을 도포하는 제 4 단계; 상기 골부분을 제외한 루테늄계 박막의 표면이 드러나도록 상기 감광막을 에치백하는 제 5 단계; 수소원자가 포함된 플라즈마를 이용하여 상기 루테늄계 박막의 골부분에 잔류하는 감광막을 제거하는 제 6 단계; 및 상기 루테늄계 박막 하측의 절연막을 습식제거하여 스토리지노드를 형성하는 제 7 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 도면으로서, 셀의 면적 감소에 따라 좁은 면적에서 캐패시터의 유효면적을 증가시키는 방법으로 캐패시터의 형태를 실린더형 구조로 형성한다.
도 2a에 도시된 바와 같이, 통상의 기술로 반도체기판(21)상에 층간절연막 (22)을 형성한 다음, 상기 층간절연막(22)을 선택적으로 식각하여 상기 반도체기판 (21)의 소정 표면이 노출되는 콘택홀을 형성하고, 상기 콘택홀을 포함한 전면에 폴리실리콘을 증착한 다음, 상기 폴리실리콘을 식각하여 상기 콘택홀을 매립하는 폴리실리콘플러그(23)를 형성한다. 이상의 공정은 통상의 방법과 동일하게 진행한다.
이어 상기 폴리실리콘플러그(23)상에 식각배리어층으로서 저압화학증착법 (Low Pressure Chemical Vapor Deposition; LPCVD)을 이용하여 질화막(24)을 500Å∼1000Å두께로 증착한 다음, 상기 질화막(24)상에 화학증착법(CVD)으로 산화막 (25)(이하 'CVD산화막'이라 약칭함)을 형성한다.
이 때, 상기 CVD 산화막(25)은 후속 캐패시터의 높이를 결정한다.
이어 상기 CVD 산화막(25)상에 감광막을 도포하고 노광 및 현상으로 패터닝한 후, 상기 패터닝된 감광막을 마스크로 하여 상기 CVD 산화막(25)과 질화막(24)을 식각하여 상기 폴리실리콘플러그(23)를 완전히 노출시키는 캐패시터영역을 정의한다.
도 2b에 도시된 바와 같이, 상기 구조 전면에 MOCVD(Metal Organic CVD)법에 의해 루테늄막(26) 또는 산화루테늄 중 어느 하나를 선택하여 증착하는데(이하 '루테늄'에 대해서만 설명함), 이 때, 상기 루테늄막(26)은 중심부에 골을 갖고 증착된다. 이어 상기 루테늄막(26) 내부의 불순물을 제거하기 위해 질소(N2)분위기에서 700℃∼900℃의 급속열처리(Rapid Thermal Process; RTP)를 실시한다.
이어 상기 루테늄막(26)의 골 부분을 완전해 채우도록 전면에 감광막(27)을 도포한다.
도 2c에 도시된 바와 같이, 상기 감광막(27)을 에치백하여 골부분을 제외한 상기 루테늄막(26)의 표면이 드러나도록 하며, 이 때, 상기 루테늄막(26)의 골부분에 감광막(27a)이 잔류한다.
도 2d에 도시된 바와 같이, 상기 골 부분의 감광막(27a)과 표면이 드러난 루테늄막(26)을 1:1 선택비의 레시피로 식각하여 스토리지노드(28)를 분리한 다음, 상기 골부분의 감광막(27a)을 제거한다.
이 때, 감광막(27a)을 제거하는 스트링법에 따라, 골부분(U컵 모양)에 남아있던 루테늄막(26)의 손실량과 표면에서 측정되는 표면저항변화 및 감광막스트립률은 도 3에 도시된 바와 같다.
도 3에 도시된 바와 같이, 감광막 스트립시 공정 조건은 1000W의 파워, 1.5Torr의 압력에서 1000sccm/20sccm 비율의 O2/N2, 1000sccm의 O2, 500sccm의 N2, 500sccm의 H2O, 100/20sccm의 CF4/N2 중 어느 하나의 플라즈마를 이용하며, 상기 각 플라즈마에 따른 루테늄의 손실량(nm/min), 표면저항변화(μΩ/cm2), 애싱률 (nm/sec)를 도시하고 있다.
상기 도 3에서, O2/N2, O2, CF4/N2 플라즈마는 루테늄의 손실이 상대적으로 많기 때문에 적절하지 못하며, 질소(N2) 가스에서는 루테늄의 식각률은 작지만 애싱률이 너무 작아서 공정의 경제성이 없다.
반면에, H2O 플라즈마는 루테늄과 감광막과의 선택성이 가장 우수하여 루테늄의 손실이 거의 발견되지 않는다.
도 3에 도시되지 않았지만, 상기 H2O 플라즈마처럼, 상기 루테늄막의 손실을 방지하기 위해 감광막의 스트립공정시 사용되는 가스로, 수소와 산소의 결합가스, 수소와 결합된 모든 가스, H2O를 포함한 플라즈마, H2O를 포함한 가스의 증기를 이용할 수 있다.
상기와 같은 실험결과를 바탕으로 하여 하부전극의 루테늄 손실을 방지할 수 있다.
본 발명은 상기 실시예에서 언급한 캐패시터 제조 공정뿐만 아니라, 루테늄계열의 도전층을 감광막마스크를 사용하여 식각한 후, 감광막마스크를 스트립하는 모든 공정에 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 감광막스트립시 H2O 플라즈마를 이용하므로써 하부전극의 루테늄 손실을 방지할 수 있으며, 이로 인해 하부전극의 미세화에 대응할 뿐만아니라 상부전극에서의 플레이트막의 손실없이 얇은 박막을 사용할 수 있는 효과가 있다.
Claims (7)
- 캐패시터의 제조 방법에 있어서,소정 공정이 완료된 반도체기판상에 절연막을 형성하는 제 1 단계;상기 절연막을 선택적으로 식각하여 캐패시터영역을 정의하고, 상기 캐패시터영역을 포함한 전면에 중심부분이 골이 지는 루테늄계 박막을 형성하는 제 2 단계;상기 루테늄계 박막내의 불순물을 제거하기 위하여 상기 루테늄계 박막을 열처리하는 제 3 단계;상기 루테늄계 박막의 골부분을 충분히 매립하도록 전면에 감광막을 도포하는 제 4 단계;상기 골부분을 제외한 루테늄계 박막의 표면이 드러나도록 상기 감광막을 에치백하는 제 5 단계;수소원자가 포함된 플라즈마를 이용하여 상기 루테늄계 박막의 골부분에 잔류하는 감광막을 제거하는 제 6 단계; 및상기 루테늄계 박막 하측의 절연막을 습식제거하여 스토리지노드를 형성하는 제 7 단계를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 제 3 단계는,질소 분위기에서 급속열처리하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 제 6 단계는,상기 잔류하는 감광막과 상기 드러난 도전층을 1:1 식각선택비로 식각하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 제 6 단계에서,상기 플라즈마는 H2O 플라즈마를 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 제 6 단계에서,상기 감광막은 ICP형 스트립장치를 이용하여 제거되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 제 1 단계는,상기 반도체 기판상에 층간절연막을 형성하고, 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계;상기 콘택홀을 매립하는 폴리실리콘플러그를 형성하는 단계; 및상기 폴리실리콘플러그를 포함한 전면에 상기 절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
- 제 1 항에 있어서,상기 제 2 단계에서,상기 루테늄계 박막은 MOCVD법에 의한 루테늄 또는 루테늄산화막 중 어느 하나를 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037351A KR100599440B1 (ko) | 2000-06-30 | 2000-06-30 | 캐패시터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037351A KR100599440B1 (ko) | 2000-06-30 | 2000-06-30 | 캐패시터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002972A KR20020002972A (ko) | 2002-01-10 |
| KR100599440B1 true KR100599440B1 (ko) | 2006-07-12 |
Family
ID=19675580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000037351A KR100599440B1 (ko) | 2000-06-30 | 2000-06-30 | 캐패시터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100599440B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930018732A (ko) * | 1992-02-24 | 1993-09-22 | 김광호 | 반도체 메모리장치의 제조방법 |
| KR980006328A (ko) * | 1996-06-26 | 1998-03-30 | 김광호 | 커패시터의 원 실린더 스택형(ocs) 스토리지 전극 형성 방법 |
| KR20000013090A (ko) * | 1998-08-04 | 2000-03-06 | 황철주 | 반도체 소자의 캐퍼시터 및 그 제조방법 |
| KR20000041429A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 하부전극의 산화를 방지할 수 있는 캐패시터 제조 방법 |
| KR20010008502A (ko) * | 1999-07-01 | 2001-02-05 | 김영환 | 반도체장치의 커패시터 제조방법 |
-
2000
- 2000-06-30 KR KR1020000037351A patent/KR100599440B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930018732A (ko) * | 1992-02-24 | 1993-09-22 | 김광호 | 반도체 메모리장치의 제조방법 |
| KR980006328A (ko) * | 1996-06-26 | 1998-03-30 | 김광호 | 커패시터의 원 실린더 스택형(ocs) 스토리지 전극 형성 방법 |
| KR20000013090A (ko) * | 1998-08-04 | 2000-03-06 | 황철주 | 반도체 소자의 캐퍼시터 및 그 제조방법 |
| KR20000041429A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 하부전극의 산화를 방지할 수 있는 캐패시터 제조 방법 |
| KR20010008502A (ko) * | 1999-07-01 | 2001-02-05 | 김영환 | 반도체장치의 커패시터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002972A (ko) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US6770555B2 (en) | Process for fabricating semiconductor integrated circuit device having polycide line and impurity region respectively exposed to contact holes different in depth | |
| KR20020001372A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100599440B1 (ko) | 캐패시터의 제조 방법 | |
| US6753265B2 (en) | Method for manufacturing bit line | |
| KR100323723B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20010017211A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100321733B1 (ko) | 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100406601B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100568395B1 (ko) | 금속 콘택 플러그를 이용하는 반도체소자 제조방법 | |
| KR100218735B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100487644B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR100474989B1 (ko) | 장벽층을이용한반도체장치의커패시터형성방법 | |
| KR100403952B1 (ko) | 캐패시터의 제조 방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100324335B1 (ko) | 커패시터 제조방법 | |
| KR100255660B1 (ko) | 이리듐막의 식각 방법 | |
| KR100871370B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100500936B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100388213B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR100367732B1 (ko) | 커패시터 제조방법 | |
| KR100280445B1 (ko) | 캐패시터 제조방법 | |
| KR100237029B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR20060037140A (ko) | 금속-절연막-금속 형의 커패시터를 구비하는 반도체 소자및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |