KR100487644B1 - 반도체 소자의 스토리지 노드 콘택 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 스토리지 노드 콘택 형성방법을 개시한다. 개시된 본 발명의 방법은, 폴리 플러그를 구비한 제1층간절연막이 형성된 반도체 기판을 마련하는 단계와, 상기 제1층간절연막 상에 도전막과 하드마스크용 질화막을 차례로 증착하는 단계와, 상기 하드마스크용 질화막과 도전막을 패터닝하여 비트라인들을 형성하는 단계와, 상기 비트라인들을 덮도록 제1층간절연막 상에 제2층간절연막과 반사방지막을 차례로 증착하는 단계와, 상기 반사방지막 상에 비트라인들 사이의 반사방지막 부분들을 노출시키는 감광막 패턴을 형성하는 단계와, 상기 노출된 반사방지막 부분들과 그 아래의 제2층간절연막 부분들을 식각하여 폴리 플러그를 노출시키는 콘택홀을 형성하는 단계와, 상기 잔류된 감광막 패턴과 반사방지막을 제거하는 단계와, 상기 콘택홀의 측벽에 측벽 스페이서를 형성하는 단계와, 상기 기판 결과물 상에 콘택홀을 완전 매립하도록 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막을 에치백하는 단계를 포함한다. 본 발명에 따르면, 홀 타입으로 스토리지 노드 콘택을 형성하기 때문에 공정 마진의 부족에 따른 스토리지 노드와 비트라인간의 자기정렬콘택 불량 발생을 방지할 수 있으며, 아울러, 콘택홀 바닥 CD를 확보할 수 있으므로 마스크 정렬 마진의 부족에도 불구하고 홀 타입의 스토리지 노드 콘택을 신뢰성있게 형성할 수 있다.

Description

반도체 소자의 스토리지 노드 콘택 형성방법{Method for forming storage node contact of semiconductor device}

본 발명은 반도체 소자의 스토리지 노드 콘택 형성방법에 관한 것으로, 보다 상세하게는, 스토리지 노드 콘택을 홀 타입(hole type)으로 형성하는 방법에 관한 것이다.

반도체 소자의 고집적화가 진행되면서, 상하부 패턴간의 전기적 연결에 어려움을 갖게 되었다. 이에, 0.20㎛급 반도체 소자의 제조시, 스토리지 노드를 하부에 연결시키는 스토리지 노드 콘택(Storage Node Contact) 형성 공정은 마스크 작업의 오버레이(overlay) 마진이 작아 산화막과 질화막의 식각 선택비를 이용하는 자기정렬콘택(Self Aligned Contact) 공정을 적용하고 있다.

또한, 0.14㎛ 이상의 선폭을 가진 경우는 홀 패턴의 자기정렬콘택을 적용하고 있으나, 그 이하의 선폭을 가진 소자 개발에 있어서는 마스크 정렬 마진이 부족하여 라인 패턴의 자기정렬콘택 기술을 도입하게 되었다.

여기서, 상기 홀 타입 및 라인 타입의 스토리지 노드 콘택 형성 공정을 간략하게 설명하면 다음과 같다.

먼저, 전자의 공정은 질화막 스페이서 및 하드마스크 질화막를 구비한 비트라인들이 형성된 상태로 후속에서 층간절연막의 식각을 통해 비트라인들 사이에 하부 패턴, 즉, 폴리 플러그를 노출시키는 콘택홀을 형성하고, 그런다음, 상기 콘택홀 내에 도전막, 바람직하게는 폴리실리콘막을 매립시켜 홀 타입의 스토리지 노드 콘택을 형성하는 방법이다.

그 다음, 후자의 공정은 측벽 스페이서의 형성없이 하드마스크 질화막만을 구비한 비트라인들이 형성된 상태로 후속에서 층간절연막의 식각을 통해 비트라인들 사이에 그루브(groove)를 형성하고, 그런다음, 그루브의 양측벽에 질화막 스페이서를 형성한 후, 상기 그루브 내에 도전막을 매립시켜 라인 타입의 스토리지 노드 콘택을 형성하는 방법이다.

그런데, 상기 홀 타입 스토리지 노드 콘택 형성 공정은 전술한 바와 같이 마스크 정렬 마진이 부족하여 0.14㎛ 이하의 선폭을 갖는 소자 개발에는 적용하기 어려운 문제점이 있는 바, 이를 해결하기 위해 라인 타입 스토리지 노드 콘택 형성 공정이 제안되었지만, 이러한 라인 타입 스토리지 노드 콘택 형성 공정은 공정 마진(margin)의 부족으로 인해 스토리지 노드와 비트라인간에 자기정렬콘택 불량이 발생되는 문제점이 있다.

자세하게, 라인 타입 스토리지 노드 콘택 형성 공정은 그루브의 형성후에 비트라인을 보호하기 위해서 두껍게 질화막 스페이서를 형성해야 하므로, 매우 좁은 비트라인들간의 간격으로 인해 질화막 스페이서의 오픈 불량이 나타나기 쉽고, 또한, 콘택 바닥 면적이 작아 저항 문제가 심각해지며, 아울러, 비트라인들간의 간격이 좁음에 따라 후속 절연막의 증착시에 매립(gap fill)의 어려움이 초래된다.

그러므로, 상기 라인 패턴 스토리지 노드 콘택 형성 공정은 공정 마진이 부족하기 때문에 그 자체의 신뢰성은 물론 소자의 신뢰성을 저하시킬 수 있고, 나아가, 제조수율 저하의 원인이 될 수 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 공정 마진의 부족에 따른 불량 발생을 방지할 수 있는 반도체 소자의 스토리지 노드 콘택 형성방법을 제공함에 그 목적이 있다.

또한, 본 발명은 자기정렬콘택 마진을 확보하면서 공정 단순화를 이룰 수 있는 반도체 소자의 스토리지 노드 콘택 형성방법을 제공함에 그 다른 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 폴리 플러그를 구비한 제1층간절연막이 형성된 반도체 기판을 마련하는 단계; 상기 제1층간절연막 상에 도전막과 하드마스크용 질화막을 차례로 증착하는 단계; 상기 하드마스크용 질화막과 도전막을 패터닝하여 비트라인들을 형성하는 단계; 상기 비트라인들을 덮도록 제1층간절연막 상에 제2층간절연막과 반사방지막을 차례로 증착하는 단계; 상기 반사방지막 상에 비트라인들 사이의 반사방지막 부분들을 노출시키는 감광막 패턴을 형성하는 단계; 상기 노출된 반사방지막 부분들과 그 아래의 제2층간절연막 부분들을 식각하여 폴리 플러그를 노출시키는 콘택홀을 형성하는 단계; 상기 잔류된 감광막 패턴과 반사방지막을 제거하는 단계; 상기 콘택홀의 측벽에 측벽 스페이서를 형성하는 단계; 상기 기판 결과물 상에 콘택홀을 완전 매립하도록 폴리실리콘막을 증착하는 단계; 및 상기 폴리실리콘막을 에치백하는 단계를 포함하는 반도체 소자의 스토리지 노드 콘택 형성방법을 제공한다.

여기서, 상기 하드마스크용 질화막은 1000∼1600Å의 두께로 증착하며, 상기 제1층간절연막은 비트라인 상에서의 증착 두께가 1500∼2000Å이 되도록 하는 두께로 증착한다.

상기 반사방지막의 식각은 CF4, CH2F2, O2 및 Ar 가스를 사용하여 수행하며, 아울러, 식각 장비 내의 탑 파워를 바텀 파워 보다 높게, 바람직하게 식각 장비 내의 바텀 파워를 탑 파워의 1/3 이하로 유지하여 수행한다.

또한, 상기 반사방지막의 식각은 그 자신이 완전히 제거된 후에 제2층간절연막 표면의 1000∼1300Å 정도가 함께 식각되도록 하는 식각 타겟으로 수행한다.

상기 제2층간절연막의 식각은 15∼20mTorr의 낮은 압력에서 C5F8, O2 및 Ar 가스를 사용하여 수행하며, 아울러, 콘택홀 바닥 CD의 확보를 위해 식각 장비 내의 전극 온도를 실온 보다 높게 하여 수행한다.

또한, 상기 제2층간절연막의 식각은 하드마스크용 질화막이 완만한 기울기를 가지고 식각되도록 C5F8 가스를 O2 보다 더 많이 플로우시키면서 Ar 스퍼터링에 의한 탑 어택이 최소화되도록 Ar 가스의 유량은 최소화시키는 조건으로 수행한다.

상기 본 발명의 스토리지 노드 콘택 형성방법은 상기 콘택홀을 형성하는 단계 후, 그리고, 상기 잔류된 감광막 패턴과 반사방지막을 제거하는 단계 전, 콘택홀의 바닥 CD를 크게 하기 위해 습식 세정을 수행하는 단계를 더 포함한다.

본 발명에 따르면, 홀 타입으로 스토리지 노드 콘택을 형성하기 때문에 공정 마진의 부족에 따른 스토리지 노드와 비트라인간의 자기정렬콘택 불량 발생을 방지할 수 있으며, 아울러, 콘택홀 바닥 CD(Critical Dimension)를 확보할 수 있으므로 마스크 정렬 마진의 부족에도 불구하고 홀 타입의 스토리지 노드 콘택을 신뢰성있게 형성할 수 있다.

(실시예)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 홀 타입 스토리지 노드 콘택 형성방법을 설명하기 위한 공정별 단면도이다.

도 1a를 참조하면, 트랜지스터를 포함한 소정의 하부 구조물이 형성되고, 이를 덮도록 제1층간절연막(2)이 형성되며, 상기 제1층간절연막(2)의 적소에 공지의 LPC(Landing Plug Contact) 공정에 따라 폴리 플러그(도시안됨)가 형성된 반도체 기판(1)을 마련한다.

그런다음, 상기 폴리 플러그를 포함한 제1층간절연막(2) 상에 텅스텐 비트라인을 형성하기 위해 베리어막인 TiN막(3)과 비트라인 물질인 텅스텐막(4) 및 하드마스크용 질화막(5)을 차례로 증착한 후, 이들을 패터닝하여 수 개의 비트라인(6)을 형성한다. 이때, 상기 하드마스크용 질화막(5)의 증착 두께는 1800∼2000Å 정도로 한다.

다음으로, 비트라인(6)을 포함한 제1층간절연막(2) 상에 상기 비트라인(6) 상에서의 증착 두께가 1500∼2000Å 정도가 되도록 하는 두께로 제2층간절연막(7)을 증착한다. 그런다음, 상기 제2층간절연막(5) 상에 500∼600Å의 두께로 반사방지막(8)을 증착한 후, 상기 반사방지막(8) 상에 감광막 패턴(79을 형성한다. 이때, 상기 감광막 패턴(9)은 홀 타입의 스토리지 노드 콘택을 형성하기 위해서 비트라인들(6) 사이의 국소 영역만을 노출시키도록 형성한다.

도 1b를 참조하면, 상기 감광막 패턴(9)을 이용해서 반사방지막(6)을 식각한다. 이때, 상기 반사방지막(6)의 식각은 CF4, O2 및 Ar 가스를 사용하여 수행하되, 상기 감광막 패턴(9)의 두께 부족에 따른 탑 부분의 어택(attack)을 방지하기 위해 CH2F2 가스를 추가 사용하여 수행한다. 아울러, 상기 반사방지막(8)의 식각시에는 식각 타겟(Target)을 그 자신이 완전히 제거된 후 제2층간절연막(7)의 표면이 1000∼1300Å 정도 식각될 수 있을 정도로 한다.

여기서, 상기 감광막 패턴(9)의 두께 부족에 따른 탑 부분의 어택은 CH2F2 가스의 추가 이외에, 식각 장비 내의 탑 파워(Top power)를 바텀 파워(Bottom power) 보다 높게 하여, 식각시, 폴리머(polymer)가 발생되도록 하는 것에 의해서도 방지할 수 있으며, 이때, 상기 바텀 파워는 탑 파워의 1/3 이하로 유지하여 이온 직진성이 감소되도록 한다.

도 1c를 참조하면, 잔류된 감광막 패턴(9)을 이용해서 제2층간절연막(8)에 대한 메인 식각을 행하고, 이를 통해, 비트라인들(35) 사이의 하부 패턴, 즉, 폴리 플러그를 노출시키는 콘택홀(10)을 형성한다.

이때, 상기 메인 식각은 C5F8, O2 및 Ar 가스를 사용하여 수행하며, 높은 식각 속도를 구현하기 위해 15∼20mTorr의 낮은 압력으로 수행한다. 또한, 상기 메인 식각은 비트라인들(6) 사이로 콘택홀(10)이 형성되어져 하는 바, 감광막 패턴(9)과 비트라인(6)간의 오정렬이 발생된 경우에도 콘택홀(10)의 바텀 CD가 확보될 수 있도록 식각 장비 내의 전극 온도를 실온 보다 높게 하여 하드마스크용 질화막이 완만한 기울기를 가지고 식각되도록 수행하고, 아울러, 산화막 에천트(Etchant)인 C5F8 가스를 O2 보다 더 많이 플로우시킨다. 반면, 상기 메인 식각시, 균일성 개선용으로 첨가되어지는 Ar 가스의 유량은 최소화시킴으로써 Ar 스퍼터링에 의한 탑 어택이 최소화되도록 한다.

계속해서, 상기 메인 식각 후, 기판 결과물에 대한 습식 세정을 행하여 비트라인 측벽에 남아 있는 제2층간절연막, 즉, 산화막을 제거해주고, 이를 통해, 상기 콘택홀(10)의 바닥 CD를 최대한 크게 해 준다.

도 1d를 참조하면, 잔류된 감광막 패턴 및 반사방지막을 제거한 상태에서, 상기 기판 결과물 상에 스페이서용 질화막을 증착한 후, 이를 블랭킷 식각하여 콘택홀(10)의 측벽, 보다 정확하게는, 비트라인(6)의 측벽에 후속에서 형성될 스토리지 노드 콘택과의 전기적 절연을 위해 질화막 스페이서(11)를 형성한다. 이때, 상기 질화막 스페이서(11)는 바람직하게 폴리 플러그를 노출시키도록 형성된다.

여기서, 상기 질화막 스페이서(11)는 그 형성후에 자기정렬콘택 식각을 통해 콘택홀(10)을 형성하는 것이 아니라, 상기 콘택홀(10)의 형성후에 형성해주는 것이므로, 질화막의 증착 두께를 종래 보다 얇게 할 수 있어 콘택홀(10)의 바닥 CD가 확보되도록 할 수 있으며, 특히, 자기정렬콘택 식각에 의한 손상이 없으므로 후속에서 형성될 스토리지 노드 콘택, 보다 정확하게는, 스토리지 노드와의 완전한 전기적 절연을 이룰 수 있다.

도 1e를 참조하면, 기판 결과물 상에 콘택홀(10)이 완전 매립되도록 도전막, 바람직하게, 폴리실리콘막을 증착한다. 그런다음, 상기 폴리실리콘막에 대한 에치백을 행하여 본 발명에 따른 홀 타입의 스토리지 노드 콘택(12)을 형성한다.

이후, 도시하지는 않았으나, 홀 타입의 스토리지 노드 콘택(12)을 포함한 제2층간절연막(8) 상에 상기 스토리지 노드 콘택(12)과 콘택하는 스토리지 노드를 형성한 후, 일련의 후속 공정을 진행하여 반도체 소자를 완성한다.

전술한 바와 같은 본 발명의 방법에 따르면, 스토리지 노드 콘택은 라인 타입이 아닌 홀 타입으로 형성하므로, 라인 타입으로 스토리지 노드 콘택을 형성하는 경우와 비교해서 하드마스크용 질화막의 두께를 낮출 수 있다. 예컨데, 라인 타입 스토리지 노드 콘택 공정에서의 하드마스크용 질화막의 두께가 3000Å 이상이라면, 본 발명에서와 같이 홀 타입 스토리지 노드 콘택 공정에서의 하드마스크용 질화막의 두께는 대략 2000Å 이하로 할 수 있다. 이것은 콘택홀 형성시의 하드마스크용 질화막의 손상이 그루브를 형성하는 경우에서 보다 크지 않기 때문이다.

이에 따라, 본 발명의 방법은 콘택홀 형성을 위해 자기정렬콘택 식각 공정시에 비트라인의 프로파일을 개선할 수 있으므로, 콘택홀의 바닥 CD를 충분히 확보할 수 있고, 또한, 콘택홀 형성후에 질화막 스페이서를 형성함으로써 스토리지 노드와 비트라인간의 전기적 절연의 신뢰성 또한 확보할 수 있다.

따라서, 본 발명의 방법은 홀 타입의 스토리지 노드 콘택을 적용하면서도 기존의 문제로 대두된 마스크 정렬 마진의 부족에 의한 콘택홀 바닥 CD 확보 문제, 즉, 저항 문제를 개선할 수 있으며, 아울러, 라인 타입의 공정을 홀 타입 공정으로 대체함으로써 스토리지 노드와 비트라인간의 자기정렬 콘택 불량 문제도 해결할 수 있다.

이상에서와 같이, 본 발명은 스토리지 노드 콘택을 라인 타입이 아닌 홀 타입으로 형성하기 때문에 하드마스크용 질화막의 두께를 낮출 수 있어 비트라인의 식각 프로파일을 개선시킬 수 있으며, 이를 통해, 콘택홀의 바닥 CD를 최대한 확보할 수 있는 바, 마스크 정렬 마진 부족의 문제를 개선시킬 수 있음은 물론, 스토리지 노드와 비트라인간의 자기정렬콘택 불량의 문제를 개선시킬 수 있다.

또한, 본 발명은 라인 타입 공정에서의 폴리실리콘막에 대한 CMP(Chemical Mechanical Polishing)를 생략할 수 있어 부가적으로 공정 단순화의 효과도 얻을 수 있다.

기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 홀 타입 스토리지 노드 콘택 형성방법을 설명하기 위한 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 반도체 기판 2 : 제1층간절연막

3 : 티타늄질화막 4 : 텅스텐막

5 : 하드마스크용 질화막 6 : 비트라인

7 : 제2층간절연막 8 : 반사방지막

9 : 감광막 패턴 10 : 콘택홀

11 : 질화막 스페이서 12 : 스토리지 노드 콘택

Claims (12)

1. 폴리 플러그를 구비한 제1층간절연막이 형성된 반도체 기판을 마련하는 단계;

   상기 제1층간절연막 상에 도전막과 하드마스크용 질화막을 차례로 증착하는 단계;

   상기 하드마스크용 질화막과 도전막을 패터닝하여 비트라인들을 형성하는 단계;

   상기 비트라인들을 덮도록 제1층간절연막 상에 제2층간절연막과 반사방지막을 차례로 증착하는 단계;

   상기 반사방지막 상에 비트라인들 사이의 반사방지막 부분들을 노출시키는 감광막 패턴을 형성하는 단계;

   상기 노출된 반사방지막 부분들과 그 아래의 제2층간절연막 부분들을 식각하여 폴리 플러그를 노출시키는 콘택홀을 형성하는 단계;

   상기 잔류된 감광막 패턴과 반사방지막을 제거하는 단계;

   상기 콘택홀의 측벽에 측벽 스페이서를 형성하는 단계;

   상기 기판 결과물 상에 콘택홀을 완전 매립하도록 폴리실리콘막을 증착하는 단계; 및

   상기 폴리실리콘막을 에치백하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
2. 제 1 항에 있어서, 상기 하드마스크용 질화막은 1800∼2000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
3. 제 1 항에 있어서, 상기 제1층간절연막은 비트라인 상에서의 증착 두께가 1500∼2000Å이 되도록 하는 두께로 증착하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
4. 제 1 항에 있어서, 상기 반사방지막의 식각은 CF4, CH2F2, O2 및 Ar 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
5. 제 1 항 또는 제 4 항에 있어서, 상기 반사방지막의 식각은 식각 장비 내의 탑 파워를 바텀 파워 보다 높게 하여 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
6. 제 5 항에 있어서, 상기 반사방지막의 식각은 식각 장비 내의 바텀 파워를 탑 파워의 1/3 이하로 유지하여 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
7. 제 1 항에 있어서, 상기 반사방지막의 식각은 그 자신이 완전히 제거된 후에 제2층간절연막의 표면 일부 두께가 함께 식각되도록 하는 식각 타겟(Target)으로 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
8. 제 7 항에 있어서, 상기 반사방지막의 식각은

   제2층간절연막 표면의 1000∼1300Å 정도가 함께 식각되도록 하는 식각 타켓으로 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
9. 제 1 항에 있어서, 상기 제2층간절연막의 식각은

   15∼20mTorr의 낮은 압력에서 C5F8, O2 및 Ar 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
10. 제 1 항 또는 제 9 항에 있어서, 상기 제2층간절연막의 식각은 콘택홀 바닥 CD의 확보를 위해 식각 장비 내의 전극 온도를 실온 보다 높게 하여 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
11. 제 9 항에 있어서, 상기 제2층간절연막의 식각은 하드마스크용 질화막이 완만한 기울기를 가지고 식각되도록 C5F8 가스를 O2 보다 더 많이 플로우시키면서 Ar 스퍼터링에 의한 탑 어택이 최소화되도록 Ar 가스의 유량은 최소화시키는 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
12. 제 1 항에 있어서, 상기 콘택홀을 형성하는 단계 후, 그리고, 상기 잔류된 감광막 패턴과 반사방지막을 제거하는 단계 전,

    콘택홀의 바닥 CD를 크게 하기 위해 습식 세정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.