KR20010005109A - 반도체 소자의 콘택 형성방법 - Google Patents

반도체 소자의 콘택 형성방법 Download PDF

Info

Publication number
KR20010005109A
KR20010005109A KR1019990025906A KR19990025906A KR20010005109A KR 20010005109 A KR20010005109 A KR 20010005109A KR 1019990025906 A KR1019990025906 A KR 1019990025906A KR 19990025906 A KR19990025906 A KR 19990025906A KR 20010005109 A KR20010005109 A KR 20010005109A
Authority
KR
South Korea
Prior art keywords
bit line
mask
contact
line contact
etching
Prior art date
Application number
KR1019990025906A
Other languages
English (en)
Inventor
이호석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025906A priority Critical patent/KR20010005109A/ko
Publication of KR20010005109A publication Critical patent/KR20010005109A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 베리어 메탈로 Ti/TiN 을 사용하면서 비트라인 형성물질로 W을 사용하는 경우, 불소계열의 식각가스와 염소계열의 식각가스가 상기 W 과 Ti/TiN 에 대한 식각률이 다른 것을 이용하여 상기 W 식각시 기 형성된 콘택 플러그 폴리를 보호함으로서 반도체 소자의 제조공정수율 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체 소자의 콘택 형성방법 {Forming method for contact of semiconductor device}
본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 특히 비트라인 콘택 식각시 소정 식각가스를 사용하여 폴러그 폴리의 손실을 제거하여 반도체 소자의 제조공정 수율향상을 기할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정 중 비트라인 콘택 플러그를 형성한 후 비트라인을 형성함에 있어서, 종래에는 비트라인 콘택 부위를 지나가는 비트라인의 크기를 크게 하여 콘택을 완전히 덮는 방법을 사용하여 왔다.
그러나 반도체 소자의 집적도가 점점 증가함에 따라 셀 디자인 룰이 0.13㎛ 이하에서는 비트라인 마스크 작업시 비트라인 콘택과의 미스-얼라인 마진이 없기 때문에 콘택 플러그가 비트라인 식각공정에서 노출될 수밖에 없는 상황이 된다.
상기 비트라인 식각공정에서 콘택 플러그가 노출될 경우, 콘택 플러그 폴리는 플루오린/클로인 계의 식각가스에 대한 식각률이 매우 높아 비트라인 오버 식각에서 콘택 플러그의 손실이 발생하게 되고, 심지어 콘택 액티브(Contact Active)까지 손상을 입게 되는 문제점이 발생한다
한편, 도 1 은 비트라인 및 비트라인 콘택의 레이 아웃도이고,
도 2 는 비트라인 콘택의 정 얼라인 경우와 미스-얼라인된 상태를 비교 도시한 단면도이다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 비트라인 식각시 식각가스의 화학적 특성을 이용하여 비트라인 콘택 플러그 폴리의 손실을 방지하여 반도체 소자의 제조 공정 수율을 향상시킬 수 있는 방법을 제공함에 있다
도 1 은 종래의 기술에 따른 형성되는 비트라인의 레이 아웃도
도 2 는 종래의 기술에 따라 형성되는 비트라인 콘택의 레이 아웃도
도 3a 내지 도 3c 는 본 발명의 방법에 따른 반도체 소자의 비트라인 콘택 제조 공정도
〈도면의 주요부분에 대한 부호의 설명〉
21 : 반도체 기판 22,24 : 층간 절연막
23 : 콘택 플러그 폴리 25 : 비트라인 콘택 제1 마스크
26 : 베리어 메탈 27 : 비트라인 메탈
28 : 비트라인 콘택 제2 마스크
상기 목적을 달성하기 위한 본 발명의 방법에 따른 반도체 소자의 콘택 형성방법은,
반도체 기판의 상부에 층간 절연막을 형성한 후, 비트라인 콘택 제1 마스크를 형성하는 단계와,
상기 비트라인 콘택 제1 마스크를 이용하여 상기 층간 절연막을 식각함에 의해 비트라인 콘택홀을 형성하는 단계와,
상기 콘택홀의 내부에 플러그 폴리를 증착한 후, CMP 공정으로 평탄화하는 단계와,
전체구조 상부에 제2 층간 절연막을 형성하는 단계와,
상기 제2 층간 절연막의 상부에 비트라인 콘택 제2 마스크를 형성하는 단계와,
상기 비트라인 콘택 제2마스크를 식각 마스크로 상기 제2 층간 절연막을 식각하여 하부의 콘택 플러그 폴리를 개방하는 단계와,
전체구조 상부에 베리어 메탈과 비트라인 콘택 메탈을 순차적으로 증착하는 단계와,
상기 비트라인 콘택 메탈층의 상부에 비트라인 마스크를 형성하는 단계와,
상기 비트라인 마스크를 식각장벽으로 상기 비트라인 콘택 메탈과 베리어 메탈을 각각 식각률이 다른 식각가스를 적용하여 차례로 식각하는 단계와,
상부에 잔류한 상기 비트라인 마스크를 제거한 후 크리닝을 실시하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대해 상세히 설명하기로 한다.
도 3a 내지 도 3c 는 본 발명의 방법에 따른 반도체 소자의 비트라인 콘택 형성 공정단계를 도시한 단면도이다.
도 3a 를 참조하면, 실리콘 기판(21)의 상부에 층간 절연막(22)을 형성하고, 비트라인 콘택 제1 마스크를 이용하여 상기 층간 절연막(22)을 식각한다.
그 후 형성된 콘택의 내부에 플러그 폴리를 증착한 후 화학적 기계적 연마(Chemical Mechanical Polishing; 이하 CMP 라 함) 공정으로 상부면을 평탄화 한다.
다음, 전체구조 상부에 제2 층간 절연막(24)을 형성한 후, 비트라인 콘택 제2 마스크(25)를 형성한다.
다음 도 3b 를 참조하면, 상기 비트라인 콘택 제2마스크(25)를 식각 마스크로 하여 상기 제2 층간 절연막(24)을 식각하여 하부의 콘택 플러그 폴리(23)을 개방한다. 그 후 전체구조 상부에 베리어 메탈(26)과 비트라인 콘택용 메탈(27)을 순차적으로 증착한 다음, 감광막을 이용하여 비트라인 마스크(28)를 상기 메탈(27)층의 상부에 형성한다.
이때, 상기 비트라인 콘택용 메탈로 W을 사용하고, 베리어 메탈로 Ti/TiN 금속을 사용한다.
다음 도 3c 를 참조하면, 상기 비트라인 마스크(28)를 식각장벽으로 하여 비트라인 콘택용 메탈(27)인 W을 불소계열(Florine base)의 식각가스를 사용하여 식각한 다음, 염소계열(Chlorine base)의 식각가스를 이용하여 하부의 베리어 메탈(26)층을 차례로 식각한다.
그 후 상부의 잔류한 비트라인 마스크(28)를 제거하고, 크리닝을 실시한다.
참고로, 상기에서 도 3b' 와 도 3c' 는 비트라인 콘택 제2 마스크(28)의 정렬이 미스 얼라인 된 경우를 도시한 도면이다.
한편, 상기의 공정에서 W(27) 은 불소계열의 화학성질에서 식각률이 높고, 염소계열에서는 식각률이 낮다. 반면, 베리어 메탈인 Ti/TiN(26)는 염소계열의 화학성질에서 식각률이 높고, 불소계열에서는 식각률이 낮은 특성이 있다.
따라서 상기한 본 발명의 공정에서는 상기한 식각률 차이의 특성을 이용하는 것이다. 즉 콘택 플러그 폴리(23)를 형성한 후 콘택단차를 형성하고 베리어 메탈(26)과 W(27)을 상기 콘택의 단차부위에 채워 넣는다. 이 경우 상기 W(27)을 식각할 시 콘택부위에 W을 남기면 베리어 메탈(26) 식각시 콘택내에 남아 있는 W 으로 인해 콘택 플러그 폴리(23)가 보호받게 되는 것이다.
이때 콘택 단차의 측벽은 베리어 메탈로만 증착되어 있지만, 상기 베리어 메탈(26)이 과다 식각될 경우 타켓은 콘택 단차이므로 단차이하로만 조절하면 콘택 플러그 폴리(23)의 손실을 막을 수 있다.
이상 상술한 바와 같이 본 발명의 기술에 따른 반도체 소자의 비트라인 콘택형성방법은 비트라인 콘택용 메탈층을 식각할 시 콘택 단차를 형성하고 식각가스의 화학성에 기인한 식각 선택비의 차이를 이용하여 플러그 폴리를 보호하여 반도체 소자의 제조공정수율 및 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. 반도체 기판의 상부에 층간 절연막을 형성한 후, 비트라인 콘택 제1 마스크를 형성하는 단계와,
    상기 비트라인 콘택 제1 마스크를 이용하여 상기 층간 절연막을 식각함에 의해 비트라인 콘택홀을 형성하는 단계와,
    상기 콘택홀의 내부에 플러그 폴리를 증착한 후, CMP 공정으로 평탄화하는 단계와,
    전체구조 상부에 제2 층간 절연막을 형성하는 단계와,
    상기 제2 층간 절연막의 상부에 비트라인 콘택 제2 마스크를 형성하는 단계와,
    상기 비트라인 콘택 제2마스크를 식각 마스크로 상기 제2 층간 절연막을 식각하여 하부의 콘택 플러그 폴리를 개방하는 단계와,
    전체구조 상부에 베리어 메탈과 비트라인 콘택 메탈을 순차적으로 증착하는 단계와,
    상기 비트라인 콘택 메탈층의 상부에 비트라인 마스크를 형성하는 단계와,
    상기 비트라인 마스크를 식각장벽으로 상기 비트라인 콘택 메탈과 베리어 메탈을 각각 식각률이 다른 식각가스를 적용하여 차례로 식각하는 단계와,
    상부에 잔류한 상기 비트라인 마스크를 제거한 후 크리닝을 실시하는 단계를 포함하는 반도체 소자의 비트라인 콘택형성방법.
  2. 제 1 항에 있어서,
    상기 비트라인 콘택 메탈로 W을, 베리어 메탈로 Ti/TiN 금속을 사용하는 것을 특징으로 하는 반도체 소자의 콘택형성방법
  3. 제1항 또는 제2항에 있어서,
    상기 비트라인 콘택 금속층과 베리어 메탈층을 식각할 때, 식각률이 다른 불소계열(Florine base)의 식각가스와 염소계열(Chlorine base)의 식각가스를 차례로 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법
KR1019990025906A 1999-06-30 1999-06-30 반도체 소자의 콘택 형성방법 KR20010005109A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025906A KR20010005109A (ko) 1999-06-30 1999-06-30 반도체 소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025906A KR20010005109A (ko) 1999-06-30 1999-06-30 반도체 소자의 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20010005109A true KR20010005109A (ko) 2001-01-15

Family

ID=19597922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025906A KR20010005109A (ko) 1999-06-30 1999-06-30 반도체 소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20010005109A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808369B1 (ko) * 2006-10-17 2008-02-27 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100898651B1 (ko) * 2007-09-07 2009-05-22 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808369B1 (ko) * 2006-10-17 2008-02-27 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100898651B1 (ko) * 2007-09-07 2009-05-22 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법

Similar Documents

Publication Publication Date Title
US20080150014A1 (en) Semiconductor Device and Method for Fabricating the Same
US7122467B2 (en) Method for fabricating semiconductor device
KR20050049243A (ko) 반도체소자 제조 방법
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR20010005109A (ko) 반도체 소자의 콘택 형성방법
KR100314648B1 (ko) 반도체소자의제조방법
KR100553517B1 (ko) 반도체 메모리 소자의 콘택 플러그 형성 방법
KR100537187B1 (ko) 반도체소자 제조 방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR20040001938A (ko) 반도체소자의 자기정렬콘택 형성방법
KR100744001B1 (ko) 랜딩 플러그 콘택 형성 방법
KR100416837B1 (ko) 반도체소자의 비트라인 형성방법
KR100487644B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100844935B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100571627B1 (ko) 반도체 소자 제조 방법
KR20040059924A (ko) 디램 메모리 소자의 제조 방법
KR100637100B1 (ko) 반도체 소자의 메탈 플러그 형성 방법
KR19990026458A (ko) 자기 정렬 컨택 방법
KR20050116483A (ko) 반도체소자의 콘택홀 형성 방법
KR20040072269A (ko) 이중 스토리지노드 콘택플러그 형성방법
KR20050064587A (ko) 반도체 소자 제조 방법
KR20030003306A (ko) 반도체 장치의 랜딩 플러그 제조 방법
KR20070055880A (ko) 반도체 소자 제조방법
KR20030002623A (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
KR20070036979A (ko) 반도체 소자의 랜딩플러그 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid