KR20040001938A - 반도체소자의 자기정렬콘택 형성방법 - Google Patents

반도체소자의 자기정렬콘택 형성방법 Download PDF

Info

Publication number
KR20040001938A
KR20040001938A KR1020020037272A KR20020037272A KR20040001938A KR 20040001938 A KR20040001938 A KR 20040001938A KR 1020020037272 A KR1020020037272 A KR 1020020037272A KR 20020037272 A KR20020037272 A KR 20020037272A KR 20040001938 A KR20040001938 A KR 20040001938A
Authority
KR
South Korea
Prior art keywords
film
hard mask
forming
insulating film
contact
Prior art date
Application number
KR1020020037272A
Other languages
English (en)
Inventor
박병준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037272A priority Critical patent/KR20040001938A/ko
Publication of KR20040001938A publication Critical patent/KR20040001938A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 특히 자기정렬콘택 공정에서 콘택오픈결함을 방지하며, 콘택영역을 최대로 확보할 수 있는 반도체소자의 자기정렬콘택 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 도전막과 그 상부에 제1하드마스크용 절연막과 제2하드마스크용 폴리실리콘막 및 제3하드마스크용 절연막이 적층된 다수의 도전패턴을 형성하는 단계; 상기 도전패턴이 형성된 프로파일을 따라 식각정지막을 형성하는 단계; 상기 식각정지막 상이 형성된 기판 전면에 절연막을 형성하는 단계; 수직한 식각 프로파일을 갖도록 상기 절연막을 선택적으로 식각하여 상기 도전패턴 사이의 상기 기판을 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 매립하여 상기 노출된 기판과 도통되는 플러그를 형성하는 단계를 포함하는 반도체소자의 자기정렬콘택 형성방법을 제공한다.

Description

반도체소자의 자기정렬콘택 형성방법{Forming method of self align contact in semiconductor device}
본 발명은 반도체소자 제조방법에 관한 것으로 특히, 자기정렬콘택 형성방법에 관한 것이다.
소자의 집적도 향상을 통하여 포토레지스트를 이용한 패턴 형성 공정 자체의 마진과 오버래이의 정확도(Overlay accuracy)를 안정적으로 확보하기가 어렵게 됨에 따라 SAC 공정이 도입되었는 바, SAC 공정은 콘택홀 등의 패턴을 형성함에 있어서 별도의 마스크를 사용하지 않고 이미 증착된 물질을 이용하여 식각을 하는 방식으로 비용 감소에 큰 역할을 하는 것으로, SAC 공정 자체는 여러가지 방법을 사용하고 있으나 대표적인 방법으로는 질화막을 식각방지막으로 사용한다.
또한, 집적도 증가에 따라 층간 콘택 공정이 적용되었고, 이러한 층간 콘택을 이용한 플러그가 도입되었다. 예컨대, 0.15㎛급 반도체소자에서는 비트라인콘택(Bitline contact)과 스토리지노드콘택(Storagenode contact)을 형성할 때 원형(Hole type) 콘택마스크를 사용하는데, 이는 사진식각공정의 오정렬(Mis-alignment)로 인하여 콘택영역 확보에 어려움이 있다. 이를 개선하기 위하여 이종의 절연막질간 예컨대, 산화막과 질화막의 식각선택비 차이를 이용하는 전술한 바와 같은 SAC 공정을 도입하였다.
SAC에 의한 플러그 식각시 T형 플러그 마스크 또는 I형 플러그 마스크를 이용하는데, 이는 플러그간을 절연시키기 위한 산화막을 식각하여 플러그 콘택홀을형성한 후, 플러그 콘택홀에 예컨대, 폴리실리콘을 증착하고 이를 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 공정으로 평탄화시켜 콘택홀에 플러그를 매립시키는 기술인 바, 층간절연막(Inter Layer Dielectric; ILD)에 의해 절연된 하부전도층과 상부전도층간의 콘택을 실시함에 있어서, 콘택홀 형성후 이 콘택홀 내부에만 폴리실리콘 등의 플러그 물질을 매립하여 플러그를 형성하는 이러한 방법이 널리 사용되고 있다.
그러나, T형 마스크를 이용한 SAC 플러그 공정은 비트라인콘택의 오정렬 여유는 충분하나, 스토리지코드콘택의 오정렬과 산화막 식각시 발생하는 경사 단면으로 인하여 충분한 콘택영역 확보에 문제가 있어, 0.13㎛급 반도체소자에서는 그 적용이 어렵다. 한편, I형 마스크를 이용한 SAC 고정은 소자분리마스크(ISOlation mask; 이하 ISO라 함)를 필드산화막(Field OXide; 이하 FOX이라 함) 위로 이동시켜 산화막을 식각하는 방법으로서, 최근에 주로 적용되는 기술이다.
도 1은 질화막을 식각방지막으로 사용하는 T형 마스크를 이용한 SAC 식각 공정이 완료된 공정 단면을 도시한다.
도 1을 참조하면, 기판(10) 상에 이웃하는 게이트전극용 전도막(12)과 질화막 등의 하드마스크(13)가 적층된 스택 구조의 게이트전극 패턴이 형성되어 있으며, 게이트전극 패턴 측벽에는 식각정지막(14)가 형성되어 있다. 도면부호 '15'는 층간절연막을 도시하고, '16'은 T형 포토레지스트 패턴, '17'은 콘택홀, '11'은 필드절연막, '19'는 활성영역을 도시한다.
한편, 전술한 바와 같은 종래의 SAC 식각 공정은 질화막을 식각마스크로 산화막 식각시 질화막의 식각속도를 최소화시키기 위해 다량의 폴리머를 발생시켜야 한다. 이는 발생된 폴리머는 O2가스에 의해 제거가 가능한 성분이므로 식각시 O2가 공급되는 산화막은 식각이 되는 반면, 산소 공급이 없는 질화막은 식각이 이루어지지 않는다는 점을 이용하기 때문이다.
이 경우 다량의 폴리머 발생으로 인해 경사를 갖는 식각 프로파일(Sloped profile)이 필연적으로 발생하게 된다. 0.13㎛ 기술까지는 이러한 경사 프로파일이 큰 문제시 되지 않을 수도 있으나, 0.11㎛ 이하의 고집적 소자에서는 필요한 콘택영역을 확보할 수 없는 치명적인 결함으로 작용하게 되는 바, 도 1에 도시된 바와 같이 콘택홀(17) 내부의 산화막 계열의 절연막(15)을 경사 프로파일로 식각해 내려가면 기판(10)에 닿을때 쯤엔 도면부호 '18'과 같이 오픈되는 영역 즉, 콘택영역이 상당히 작아져 콘택저항을 증가시키거나 최악의 경우에는 콘택오픈결함(Contact not open)을 발생시켜 반도체소자의 수율을 떨어뜨리는 주요한 원인이 된다.
전술한 게이트전극에서의 SAC 공정 뿐만이 아닌 비트라인 위의 스토리지노드 콘택 형성을 위한 SAC 공정에서도 전술한 문제점이 발생하는 바, 도 2는 질화막을 식각방지막으로 사용하는 I형 마스크를 이용한 SAC 식각 공정이 완료된 공정 단면을 도시한다.
도 2를 참조하면, 기판(20) 상에 이웃하는 비트라인용 전도막(22)과 질화막 등의 하드마스크(23)가 적층된 스택 구조의 게이트전극 패턴이 형성되어 있으며, 게이트전극 패턴 측벽에는 식각정지막(24)가 형성되어 있다. 도면부호 '25'는 층간절연막을 도시하고, '26'은 I형 포토레지스트 패턴, '27'은 콘택홀, '21'은 스토리지노드 콘택을 위한 제1플러그를 도시한다.
이 경우에도 도면부호 '28'과 같이 오픈되는 영역 즉, 콘택영역이 상당히 작아져 콘택저항을 증가시키거나 최악의 경우에는 콘택오픈결함을 발생시켜 반도체소자의 수율을 떨어뜨리는 문제점이 발생한다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 자기정렬콘택 공정에서 콘택오픈결함을 방지하며, 콘택영역을 최대로 확보할 수 있는 반도체소자의 자기정렬콘택 형성방법을 제공하는데 그 목적이 있다.
도 1은 질화막을 식각방지막으로 사용하는 T형 마스크를 이용한 SAC 식각 공정이 완료된 공정 단면도.
도 2는 질화막을 식각방지막으로 사용하는 I형 마스크를 이용한 SAC 식각 공정이 완료된 공정 단면.
도 3a 내지 도 3f는 본 발명의 일실시예에 따른 반도체소자의 자기정렬콘택 형성 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
30 : 기판31 : 필드절연막
32 : 도전막33a : 제1하드마스크
33b : 제2하드마스크33c : 제3하드마스크
34 : 식각정지막35 : 절연막
36 : 포토레지스트 패턴37 : 콘택홀
39 : 활성영역
상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상에 도전막과 그 상부에 제1하드마스크용 절연막과 제2하드마스크용 폴리실리콘막 및 제3하드마스크용 절연막이 적층된 다수의 도전패턴을 형성하는 단계; 상기 도전패턴이 형성된 프로파일을 따라 식각정지막을 형성하는 단계; 상기 식각정지막 상이 형성된 기판 전면에 절연막을 형성하는 단계; 수직한 식각 프로파일을 갖도록 상기 절연막을 선택적으로 식각하여 상기 도전패턴 사이의 상기 기판을 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 매립하여 상기 노출된 기판과 도통되는 플러그를 형성하는 단계를 포함하는 반도체소자의 자기정렬콘택 형성방법을 제공한다.
본 발명은, 게이트전극 등 도전패턴의 하드마스크를 질화막/폴리실리콘막/질화막의 이중 구조로 형성하고, 콘택홀 형성시 종래의 경사 프로파일을 갖는 식각 공정이 아닌 수직 프로파일을 갖는 식각 조건으로 실시하여 콘택영역을 최대한으로 확보하며, 콘택오픈결함을 방지하고자 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도 3a 내지 도 3f를 참조하여 상세하게 설명한다.
도 3a 내지 도 3f는 본 발명의 일실시예에 따른 반도체소자의 자기정렬콘택 형성 공정을 도시한 단면도이다.
먼저 도 3a에 도시된 바와 같이, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(30) 상에 도전막(32)과 제1하드마스크용 절연막막(33a)과 제2하드마스크용 폴리실리콘막(33b) 및 제3하드마스크용 절연막(33c)를 차례로 적층한 다음, 게이트전극 패턴 또는 비트라인 패턴 등의 도전패턴 형성을 위한 포토레지스트 패턴(도시하지 않음)을 형성한다.
여기서, 도면부호 '31'은 필드절연막을 도시하며, 본 발명의 일실시예에서는 게이트전극 패턴을 그 일예로 한다고 가정하면 도면부호 '39'는 활성영역을 도시한다.
여기서, 도전막은 폴리실리콘, 텅스텐 등의 금속, 텅스텐 실리사이드 등의 금속 실리사이드 또는 텅스텐질화막 등의 금속질화막을 단독 또는 다층 구조로 형성한 것이다.
또한, 하드마스크 구조를 절연막/폴리실리콘막/절연막의 3중 구조로 한다.
여기서, 제1하드마스크용 절연막(33a)을 산화막으로 할 경우 제2하드마스크용 폴리실리콘막(33b)을 1000Å ∼ 1500Å의 두께로 하며, 제1하드마스크용 절연막(33a)을 질화막으로 할 경우 제2하드마스크용 폴리실리콘막(33b)을 500Å ∼ 1000Å의 두께로 하는 것이 바람직하며, 제3하드마스크용 절연막(33c)는 질화막을 이용한다.
종래의 질화막으로 이루어진 형태에 식각 특성이 다른 폴리실리콘막을 이용함으로써, SAC 식각 공정시 폴리머의 발생이 감소시킬 수 있으며, 이로 인해 식각 프로파일을 보다 수직적으로 할 수 있게 된다.
포토레지스트 패턴을 식각마스크로 제3하드마스크용 절연막(33c)과 제2하드마스크용 폴리실리콘막(33b)와 제1하드마스크용 절연막(33a) 및 도전막(32)을 선택적으로 식각함으로써, 도전막(32)과 제1하드마스크(33a)와 제2하드마스크(33b) 및 제3하드마스크(33c)가 적층된 구조의 게이트전극 패턴을 형성한다.
이어서 도 3b에 도시된 바와 같이, 게이트전극 패턴이 형성된 프로파일을 따라 SAC 공정에 따른 게이트전극 패턴의 측벽 손실을 방지함과 동시에 산화막계열인 절연막(35)과의 식각선택비를 확보할 수 있는 질화막을 이용하여 식각정지막(34)을 형성하는 바, 증착과 전면식각을 통해 게이트전극 패턴 측벽에 스페이서 형상으로 형성한다.
이어서 도 3c에 도시된 바와 같이, 식각정지막(34)이 형성된 전체구조 상부에 BPSG(Boro Phospho Silicate Glass), HDP(High Density Plasma)산화막 등의 산화막 계열의 절연막(35)을 증착한 다음, CMP 또는 전면식각을 통해 그 상부를 평탄화시킨다.
절연막(35) 상에 SAC 식각을 실시하기 위한 포토레지스트 패턴(36)을 형성한다.
다음으로 도 3d에 도시된 바와 같이, 포토레지스트 패턴(36)을 식각마스크로 절연막(35)과 식각정지막(34)을 식각하여 기판(30)의 활성영역(39)을 노출시키는 콘택홀(37)을 형성한다.
한편, 전술한 절연막(35)과 식각정지막(34) 식각시에는 종래에는 통상의 SAC 공정시 사용하는 불소계플라즈마 예컨대, C2F4, C2F6, C3F8, C4F6, C5F8또는 C6F6등의 CxFy(x,y는 1 ∼ 10)를 주식각가스로 하며, 여기에 SAC 공정시 폴리머를 발생시키기 위한 가스 즉, CH2F2, C3HF5, CH3F, CH2, CH4, C2H4, H2또는 CHF3등의 가스를 첨가하며, 이 때 식각선택비 향상과 플라즈마 안정 및 스퍼터링 효과를 증가시켜 식각멈춤 개선을 위해 He, Ne, Ar 또는 Xe 등의 비활성 가스를 사용하였다.
그러나, 본발명에서는 질화막이 아닌 폴리실리콘을 이용하였으며, 이 때 수직한 식각 프로파일을 얻기 위해 폴리머의 발생이 적은 즉, C/F비가 비교적 낮은 CF4를 이용한다.
따라서, 도시된 바와 같은 수직에 가까운 식각 프로파일을 얻을 수 있으며, 이 때 게이트전극 패턴 상부 하드마스크의 손실이 발생하여도 거의 대부분 제3하드마스크(33c)만의 손실을 유발하고 멈추게 된다.
이어서 도 3e에 도시된 바와 같이, 콘택홀(37)이 형성된 기판(30) 전면에 플러그 물질(38)인 폴리실리콘을 증착하여 노출된 기판(30)의 활성영역(39)과 도통시킨 다음, 제1하드마스크(33a)가 노출될때까지 플러그 물질(38)과 절연막(35)과 식각정지막(34)와 제3하드마스크(33c) 및 제2하드마스크(33a)를 CMP 공정을 통해 연마하여 제거함으로써 플러그(38')간을 분리시킴으로써, 도 3f와 같은 공정 단면이 완성된다.
이렇듯 손실된 제3하드마스크(33c)와 제2하드마스크(33b)를 제거함으로써 CMP 공정시 단차 발생을 억제하고 하드마스크의 비균일성에 따른 플러그의 심(Seam) 발생 등 결함 발생을 억제할 수 있으며, 제2하드마스크(33b)의 경우 플러그 물질인 폴리실리콘과 동일하여 제거하기가 용이한다.
전술한 바와 같이, 본 발명에서 일예로 제시된 콘택홀 패턴은 후속 공정에서 이를 통해 기판과 도통되는 전도성 물질에 의해 기판의 활성영역과 비트라인 또는 스토리지노드와 연결되는 반도체소자에서 중요한 역할을 담당하게 되며, 하드마스크의 손실을 방지하여 게이트전극의 노출에 따른 전기적 단락을 방지하며, 플러그 형성 후 분리 공정에서의 결함 발생을 최소화할 수 있음과 동시에 수직한 식각 프로파일을 얻어 콘택영역을 확보하여 콘택오픈결함의 발생을 억제할 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, 자기정렬콘택 공정시 콘택오픈결함과 콘택저항을 감소시킬 수 있어, 궁극적으로 반도체 소자의 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (10)

  1. 기판 상에 도전막과 그 상부에 제1하드마스크용 절연막과 제2하드마스크용 폴리실리콘막 및 제3하드마스크용 절연막이 적층된 다수의 도전패턴을 형성하는 단계;
    상기 도전패턴이 형성된 프로파일을 따라 식각정지막을 형성하는 단계;
    상기 식각정지막 상이 형성된 기판 전면에 절연막을 형성하는 단계;
    수직한 식각 프로파일을 갖도록 상기 절연막을 선택적으로 식각하여 상기 도전패턴 사이의 상기 기판을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 매립하여 상기 노출된 기판과 도통되는 플러그를 형성하는 단계
    를 포함하는 반도체소자의 자기정렬콘택 형성방법.
  2. 제 1 항에 있어서,
    상기 제1하드마스크용 절연막이 질화막이고, 상기 제3하드마스크용 절연막은 질화막인 것을 특징으로 하는 반도체소자의 자기정렬콘택 형성방법.
  3. 제 2 항에 있어서,
    상기 제2하드마스크용 폴리실리콘막을 500Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 자기정렬콘택 형성방법.
  4. 제 1 항에 있어서,
    상기 콘택홀을 형성하는 단계에서 수직한 식각 프로파일을 갖기 위해 C/F의 비율이 낮은 CF4가스를 사용하는 것을 특징으로 하는 반도체소자의 자기정렬콘택 형성방법.
  5. 제 1 항에 있어서,
    상기 절연막은 산화막이며, 상기 식각정지막은 질화막임을 특징으로 하는 반도체소자의 자기정렬콘택 형성방법.
  6. 제 1 항에 있어서,
    상기 플러그를 형성하는 단계는,
    상기 콘택홀이 형성된 기판 전면에 플러그 물질을 증착하여 상기 노출된 기판과 도통시키는 단계와,
    상기 제1하드마스크가 노출될때까지 상기 플러그 물질과 상기 절연막과 상기 식각정지막과 상기 제3하드마스크와 상기 제2하드마스크를 화학적기계적연마하여 상기 플러그간을 분리시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 자기정렬콘택 형성방법.
  7. 제 6 항에 있어서,
    상기 플러그 물질은 폴리실리콘임을 특징으로 하는 반도체소자의 자기정렬콘택 형성방법.
  8. 제 1 항에 있어서,
    상기 도전패턴은 게이트전극 패턴 또는 비트라인 패턴임을 특징으로 하는 반도체소자의 자기정렬콘택 형성방법.
  9. 제 8 항에 있어서,
    상기 도전막은 폴리실리콘, 텅스텐, 텅스텐 실리사이드 및 텅스텐질화막으로 이루어진 그룹으로부터 선택된 적어도 하나의 물질을 이용하여 형성하는 것을 특징으로 하는 반도체소자의 자기정렬콘택 형성방법.
  10. 제 1 항에 있어서,
    상기 콘택홀은 I형 패턴 또는 T형 패턴임을 특징으로 하는 반도체소자의 자기정렬콘택 형성방법.
KR1020020037272A 2002-06-29 2002-06-29 반도체소자의 자기정렬콘택 형성방법 KR20040001938A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037272A KR20040001938A (ko) 2002-06-29 2002-06-29 반도체소자의 자기정렬콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037272A KR20040001938A (ko) 2002-06-29 2002-06-29 반도체소자의 자기정렬콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20040001938A true KR20040001938A (ko) 2004-01-07

Family

ID=37313669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037272A KR20040001938A (ko) 2002-06-29 2002-06-29 반도체소자의 자기정렬콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20040001938A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499175B1 (ko) * 2003-09-01 2005-07-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR100739917B1 (ko) * 2006-06-30 2007-07-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR101068149B1 (ko) * 2004-01-08 2011-09-27 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 형성방법
US9799551B2 (en) 2015-05-27 2017-10-24 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499175B1 (ko) * 2003-09-01 2005-07-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101068149B1 (ko) * 2004-01-08 2011-09-27 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 형성방법
KR100739917B1 (ko) * 2006-06-30 2007-07-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
US9799551B2 (en) 2015-05-27 2017-10-24 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US6268252B1 (en) Method of forming self-aligned contact pads on electrically conductive lines
KR20040105949A (ko) 반도체소자의 제조 방법
CN1333456C (zh) 用于制造具有细微图案的半导体装置的方法
US7122467B2 (en) Method for fabricating semiconductor device
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
KR20030049128A (ko) 반도체 소자 제조 방법
KR20050049243A (ko) 반도체소자 제조 방법
KR20040001938A (ko) 반도체소자의 자기정렬콘택 형성방법
KR20030096660A (ko) 반도체소자 제조방법
KR100856058B1 (ko) 반도체소자의 자기정렬콘택 형성방법
KR100388477B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100919675B1 (ko) 반도체소자 제조 방법
KR100487644B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100869358B1 (ko) 반도체소자 제조방법
KR19990033881A (ko) 반도체 장치의 자기 정렬 콘택 형성방법
KR19980083674A (ko) 반도체 소자의 미세 콘택 및 전하저장전극 형성방법
KR100649971B1 (ko) 반도체소자의 콘택 플러그 형성방법
KR100427035B1 (ko) 자기정렬콘택 결함을 방지할 수 있는 반도체소자 제조방법
KR100869357B1 (ko) 공극 발생을 최소화할 수 있는 반도체소자 제조방법
KR20040000016A (ko) 반도체 소자의 콘택 형성 방법
KR100637100B1 (ko) 반도체 소자의 메탈 플러그 형성 방법
KR100744105B1 (ko) 콘택 플러그의 형성 방법
KR100673883B1 (ko) 반도체소자의 콘택 플러그 형성방법
KR20010005109A (ko) 반도체 소자의 콘택 형성방법
KR20040001847A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination