KR100739917B1 - 플래시 메모리 소자의 제조방법 - Google Patents

플래시 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR100739917B1
KR100739917B1 KR1020060060379A KR20060060379A KR100739917B1 KR 100739917 B1 KR100739917 B1 KR 100739917B1 KR 1020060060379 A KR1020060060379 A KR 1020060060379A KR 20060060379 A KR20060060379 A KR 20060060379A KR 100739917 B1 KR100739917 B1 KR 100739917B1
Authority
KR
South Korea
Prior art keywords
hard mask
layer
photoresist pattern
forming
flash memory
Prior art date
Application number
KR1020060060379A
Other languages
English (en)
Inventor
심귀황
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060060379A priority Critical patent/KR100739917B1/ko
Application granted granted Critical
Publication of KR100739917B1 publication Critical patent/KR100739917B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 반도체 기판 상부에 식각 방지막, 층간 절연막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계와, 두 개의 액티브 라인에 걸쳐지도록 전체 구조 상부의 일부 영역에 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 마스크로 상기 제2 하드 마스크막을 식각한 후 상기 제2 하드 마스크막 사이에 제3 하드 마스크막을 형성하는 단계와, 상기 제3 하드 마스크막 상부의 일부 영역에 라인 타입의 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 마스크로 상기 제3 하드 마스크막을 식각하여 액티브 라인 사이를 분리하는 패턴을 형성하는 단계와, 상기 제2 및 제3 하드 마스크막을 마스크로 상기 제1 하드 마스크막, 층간 절연막 및 식각 방지막을 식각하여 드레인 콘택홀을 형성하는 단계를 포함함으로써, 버티컬(vertical) 식각 공정을 이용한 초승달 모양의 드레인 콘택홀을 형성하며, 컬럼 페일(column fail), 스트링(string) 페일을 방지하고, 콘택 브리지(bridge)에 의해 발생하는 셀 동작 페일을 방지할 수 있다.
초승달 모양의 콘택 플러그, 적층된 하드 마스크막, 브리지

Description

플래시 메모리 소자의 제조방법{Method of manufacturing a flash memory device}
도 1a 및 도 1b는 본 발명의 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 레이아웃도이다.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.
도 3a는 본 발명에 따른 초승달 모양의 드레인 콘택을 나타내기 위해 도시한 레이아웃도이다.
도 3b는 도 3a의 선 C-C를 절취한 상태의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 식각 방지막
104 : 제1 층간 절연막 106 : 제2 층간 절연막
108 : 제1 하드 마스크막 110 : 제2 하드 마스크막
112 : 하부 반사방지막 114 : 제1 포토레지스트 패턴
116 : 제3 하드 마스크막 118 : 제2 포토레지스트 패턴
120 : 드레인 콘택홀
본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 특히, 50nm 이하의 초미세 드레인 콘택홀 형성시 콘택홀이 오픈(open)되지 않음으로써 발생하는 컬럼 페일(column fail), 스트링(string) 페일을 방지하고, 콘택 브리지(bridge)에 의해 발생되는 셀 동작 페일을 방지하기 위한 플래시 메모리 소자의 제조방법에 관한 것이다.
소자의 디자인 규칙(design rule)이 감소함에 따라 드레인 콘택의 저항 확보가 어려워지고 있다. 특히, 50nm이하의 디자인 규칙에서 콘택과 콘택 간의 안전거리 확보가 어려워짐으로 인하여 다음과 같은 문제점이 발생한다.
첫째, 일반적으로 사용하는 0.99NA 이하의 렌즈 구경을 갖는 저해상도의 노광장비(KrF scanner)를 이용할 경우 낮은 해상력으로 인하여 50nm 이하의 플래시 메모리 소자의 드레인 콘택홀 형성시 식각 공정이 제대로 이루어지지 않는다.
둘째, 저해상도의 노광장비를 이용한 드레인 콘택홀 형성 공정시 콘택홀이 오픈되지 않는 문제로 소자의 컬럼 페일 및 스트링 페일이 발생한다.
셋째, 고해상도의 노광장비를 이용한 드레인 콘택 형성 공정시 소자의 워드 라인과 드레인 선택 라인(DSL) 간에 브리지가 발생하여 셀 동작 페일이 발생한다.
넷째, 일반적인 드레인 콘택홀은 포토레지스트 패턴을 100nm급 이상으로 구현한 후 포토레지스트 패턴을 마스크로 하부 물질인 층간 절연막을 식각하여 드레인 콘택홀을 형성하는데, 이때 경사 식각(slope etch)을 통해 바텀(bottom) CD를 70nm급 이하로 축소하는 방법을 사용한다. 그러나, 이 방법의 경우 상부 CD와 바텀 CD 간의 경사를 조절하기가 매우 어려우며, 이로 인하여 콘택 저항 확보가 어렵다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 0.99NA 이하의 렌즈 구경을 갖는 저해상도의 노광장비를 이용하여 50nm급 이하의 사이즈를 갖는 드레인 콘택홀을 형성하기 위한 플래시 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 경사 식각을 통해 버티컬(vertical) 식각이 가능하도록 하기 위한 플래시 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적 초승달 모양의 드레인 콘택을 형성하여 드레인 콘택 저항을 확보하기 위한 플래시 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 50nm 이하의 초미세 드레인 콘택홀 형성시 콘택홀을 오픈하여 컬럼 페일, 스트링 페일을 방지하고, 콘택과 콘택 간에 발생하는 브리지를 방지하기 위한 플래시 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따른 플래시 메모리 소자의 제조방법은, 반도체 기 판 상부에 식각 방지막, 층간 절연막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계와, 두 개의 액티브 라인에 걸쳐지도록 전체 구조 상부의 일부 영역에 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 마스크로 상기 제2 하드 마스크막을 식각한 후 상기 제2 하드 마스크막 사이에 제3 하드 마스크막을 형성하는 단계와, 상기 제3 하드 마스크막 상부의 일부 영역에 라인 타입의 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 마스크로 상기 제3 하드 마스크막을 식각하여 액티브 라인 사이를 분리하는 패턴을 형성하는 단계와, 상기 제2 및 제3 하드 마스크막을 마스크로 상기 제1 하드 마스크막, 층간 절연막 및 식각 방지막을 식각하여 드레인 콘택홀을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 및 도 1b는 본 발명의 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 레이아웃도이고, 도 2a 내지 도 2d는 본 발명의 일 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도로서, 도 2a는 도 1a의 선 A-A를 절취한 상태의 단면도이고, 도 2b는 도 1b의 선 B-B를 절취한 상태의 단면도이다.
도 1a 및 도 2a를 참조하면, 소자분리막, 게이트, 스페이서, SAC 질화막 등 소정의 구조가 형성된 반도체 기판(100) 상부에 식각 방지막(102), 제1 층간 절연 막(104)을 형성한 후 CMP 공정을 실시하여 평탄화시킨다. 이때, 식각 방지막(102)은 질화막으로 형성하고, 제1 층간 절연막(104)은 HDP 산화막으로 형성한다. 사진 및 식각 공정으로 제1 층간 절연막(104) 및 식각 방지막(102)을 식각하여 소오스 콘택홀(미도시)을 형성한다.
소오스 콘택홀이 매립되도록 전체 구조 상부에 제1 폴리실리콘막을 증착한 후, 제1 층간 절연막(104)이 노출되도록 연마하여 소오스 콘택 플러그을 형성한다. 전체 구조 상부에 제2 층간 절연막(106)을 형성한다. 이때, 제2 층간 절연막(106)은 HDP 산화막 또는 PE-TEOS로 형성한다.
제2 층간 절연막(106) 상부에 제1 하드 마스크막(108), 제2 하드 마스크막(110) 및 하부 반사 방지막(Bottom Anti Reflective Coating; BARC; 112)을 순차적으로 형성한다. 이때, 제1 및 제2 하드 마스크막(108 및 110)은 후속 식각 공정시 베리어(barrier) 역할을 할 수 있도록 1:1 내지 1:3의 식각 선택비를 갖는 산화막계, 질화막계, 폴리실리콘막계의 LP-질화막 또는 PE-질화막으로 형성한다. 하부 반사 방지막(112) 상부의 일부 영역에 PSM(Phase Shift Mask) 공정을 실시하여 두 개의 액티브 라인(a)에 걸쳐지도록 제1 포토레지스트 패턴(114)을 형성한다. 이때, 제1 포토레지스트 패턴(114)은 ArF 레이저를 광원으로 사용하는 0.8NA 이상의 렌즈 구경을 갖는 노광 장비를 이용하여 형성한다. 제1 포토레지스트 패턴(114)을 마스크로 하부 반사 방지막(112) 및 제2 하드 마스크막(110)을 식각한다.
도 1b 및 도 2b를 참조하면, 식각된 패턴들의 변형(deformation)을 방지하기 위해 제1 포토레지스트 패턴(114) 및 하부 반사 방지막(112)을 제거한 후 클리닝 공정을 실시한다. 전체 구조 상부에 제3 하드 마스크막(116)을 형성한 후 식각된 제2 하드 마스크막(110) 사이에 형성된 제3 하드 마스크막(116) 상부의 일부 영역에 라인(Line) 타입의 제2 포토레지스트 패턴(118)을 형성한다. 이때, 제3 하드 마스크막(116)은 폴리머(polymer) 성분 또는 실리콘 성분을 포함하며 식각 공정을 위한 하드 마스크로서의 역할과 제2 포토레지스트 패턴(118) 형성시 반사막 역할을 동시에 수행할 수 있도록 흡광도 "k"를 갖는 물질로 형성한다.
도 2c를 참조하면, 제2 포토레지스트 패턴(118)을 마스크로 제3 하드 마스크막(116)을 식각하여 액티브 라인(a) 사이를 분리하는 패턴을 형성한 후 제2 포토레지스트 패턴(118)을 제거한다.
도 2d를 참조하면, 식각된 제2 및 제3 하드 마스크막(110 및 116)을 마스크로 제1 하드 마스크막(108)을 식각한 후 제2 및 제3 하드 마스크막(110 및 116)을 제거한다. 이때, 제2 및 제3 하드 마스크막(110 및 116) 제거 공정시 CF4, CHF3, CH2F2, CH3F, Ar 또는 O2의 단일 가스를 사용하거나, CF4, CHF3, CH2F2, CH3F, Ar 및 O2를 혼합한 혼합 가스를 사용한다.
도 2e를 참조하면, 제1 하드 마스크막(108)을 마스크로 제2 및 제1 층간 절연막을 식각하여 드레인 콘택홀(120)을 형성한다. 잔류하는 제1 하드 마스크막(108) 제거 공정을 실시하는 동시에 식각 방지막(102)을 식각하여 반도체 기판(100)의 소정 영역이 노출되도록 드레인 콘택홀(120)을 오픈시킨다. 이때, 제1 하드 마스크막(108) 제거 공정시 CF4, CHF3, CH2F2, CH3F, Ar 또는 O2의 단일 가스를 사용하거나, CF4, CHF3, CH2F2, CH3F, Ar 및 O2를 혼합한 혼합 가스를 사용한다.
도면에는 나타나 있지 않지만, 드레인 콘택홀이 매립되도록 전체 구조 상부에 폴리실리콘막을 증착한 후 폴리실리콘막을 연마하여 초승달 모양의 드레인 콘택 플러그를 형성한다.
도 3a는 본 발명에 따른 초승달 모양의 드레인 콘택을 나타내기 위해 도시한 레이아웃도이고, 도 3b는 도 3a의 선 C-C를 절취한 상태의 단면도이다.
도 3a 및 도 3b를 참조하면, 메모리 셀 트랜지스터의 채널과 소스 및 드레인이 형성될 액티브 영역(a)들이 각각 필드 영역(b)과 평행하게 반복된다. 액티브 영역(a)들 상부에 액티브 영역(a) 및 필드 영역(b)과 직교하여 일정한 거리로 이격 되도록 형성된 복수의 워드 라인(WL1, WL2,. . ., WLn; 미도시)이 배치된다. 첫 번째 워드 라인(WL1)의 바깥쪽에 드레인 선택 라인(DSL)을, n번째 워드 라인(WLn)의 바깥쪽에 소스 선택 라인(SSL; 미도시)을 배치한다. 드레인 선택 라인(DSL)과 드레인 선택 라인(DSL) 사이의 액티브 영역(a) 상부에 각각 초승달 모양의 드레인 콘택(DCT)을 배치한다.
두 개의 액티브 영역(a)에 걸쳐진 포토레지스트 패턴을 이용한 식각 공정을 실시한 후 라인 타입의 포토레지스트 패턴을 이용한 식각 공정을 실시하여 액티브 영역(a) 사이를 분리하여 초승달 모양의 드레인 콘택(DCT)을 형성함으로써, 0.99NA 이하의 렌즈 구경을 갖는 저해상도의 노광장비를 이용하여 50nm급 이하의 사이즈를 갖는 드레인 콘택을 형성할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.
첫째, 두 개의 액티브 라인에 걸쳐진 포토레지스트 패턴을 이용한 식각 공정을 실시한 후 라인 타입의 포토레지스트 패턴을 이용한 식각 공정을 실시하여 액티브 라인 사이를 분리함으로써, 0.99NA 이하의 렌즈 구경을 갖는 저해상도의 노광장비를 이용하여 50nm급 이하의 사이즈를 갖는 드레인 콘택홀을 형성할 수 있다.
둘째, 경사 식각을 통해 버티컬 식각 공정이 가능하다.
셋째, 초승달 모양의 드레인 콘택을 형성함으로써 드레인 콘택 저항을 확보할 수 있다.
넷째, 50nm 이하의 초미세 드레인 콘택홀 형성시 콘택홀을 오픈함으로써 컬럼 페일, 스트링 페일을 방지하고, 콘택과 콘택 간에 발생하는 브리지를 방지할 수 있다.

Claims (6)

  1. 반도체 기판 상부에 식각 방지막, 층간 절연막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계;
    두 개의 액티브 라인에 걸쳐지도록 전체 구조 상부의 일부 영역에 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 마스크로 상기 제2 하드 마스크막을 식각한 후 상기 제2 하드 마스크막 사이에 제3 하드 마스크막을 형성하는 단계;
    상기 제3 하드 마스크막 상부의 일부 영역에 라인 타입의 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 마스크로 상기 제3 하드 마스크막을 식각하여 액티브 라인 사이를 분리하는 패턴을 형성하는 단계; 및
    상기 제2 및 제3 하드 마스크막을 마스크로 상기 제1 하드 마스크막, 층간 절연막 및 식각 방지막을 식각하여 드레인 콘택홀을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법.
  2. 제1항에 있어서, 상기 제1 및 제2 하드 마스크막은 1:1 내지 1:3의 식각 선택비를 갖는 산화막계, 질화막계, 폴리실리콘막계의 LP-질화막 또는 PE-질화막으로 형성하는 플래시 메모리 소자의 제조방법.
  3. 제1항에 있어서, 상기 제1 포토레지스트 패턴 형성 공정시 PSM(Phase Shift Mask) 공정을 실시하는 플래시 메모리 소자의 제조방법.
  4. 제1항에 있어서, 상기 제1 포토레지스트 패턴은 ArF 레이저를 광원으로 사용하는 0.8NA 이상의 렌즈 구경을 갖는 노광 장비를 이용하여 형성하는 플래시 메모리 소자의 제조방법.
  5. 제1항에 있어서, 상기 제3 하드 마스크막은 폴리머 성분 또는 실리콘 성분을 포함하며 하드 마스크로서의 역할과 상기 제2 포토레지스트 패턴 형성시 반사막 역할을 동시에 수행할 수 있도록 흡광도 "k"를 갖는 물질로 형성하는 플래시 메모리 소자의 제조방법.
  6. 제1항에 있어서, 상기 제1 하드 마스크막은 CF4, CHF3, CH2F2, CH3F, Ar 또는 O2의 단일 가스를 사용하거나, CF4, CHF3, CH2F2, CH3F, Ar 및 O2를 혼합한 혼합 가스를 사용하여 제거하는 플래시 메모리 소자의 제조방법.
KR1020060060379A 2006-06-30 2006-06-30 플래시 메모리 소자의 제조방법 KR100739917B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060060379A KR100739917B1 (ko) 2006-06-30 2006-06-30 플래시 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060379A KR100739917B1 (ko) 2006-06-30 2006-06-30 플래시 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100739917B1 true KR100739917B1 (ko) 2007-07-16

Family

ID=38498779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060379A KR100739917B1 (ko) 2006-06-30 2006-06-30 플래시 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100739917B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148200A (zh) * 2010-02-09 2011-08-10 中芯国际集成电路制造(上海)有限公司 形成存储器有源层图案的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001134A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 자기 정렬 콘택 형성 방법
KR20030096660A (ko) * 2002-06-17 2003-12-31 주식회사 하이닉스반도체 반도체소자 제조방법
KR20040001938A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체소자의 자기정렬콘택 형성방법
KR20040057490A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 반도체소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001134A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 자기 정렬 콘택 형성 방법
KR20030096660A (ko) * 2002-06-17 2003-12-31 주식회사 하이닉스반도체 반도체소자 제조방법
KR20040001938A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체소자의 자기정렬콘택 형성방법
KR20040057490A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 반도체소자 제조 방법

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
1020030001134
1020030096660
1020040001938
1020040057490

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148200A (zh) * 2010-02-09 2011-08-10 中芯国际集成电路制造(上海)有限公司 形成存储器有源层图案的方法

Similar Documents

Publication Publication Date Title
US10522348B2 (en) Methods for device fabrication using pitch reduction
US12002711B2 (en) Patterning methods for semiconductor devices and structures resulting therefrom
US7202174B1 (en) Method of forming micro pattern in semiconductor device
KR100784062B1 (ko) 반도체 소자의 미세 패턴 형성방법
US11640924B2 (en) Structure and method for interconnection with self-alignment
KR101095828B1 (ko) 반도체 소자의 형성 방법
KR100885786B1 (ko) 반도체 메모리 소자의 비트라인 형성 방법
JP4556293B2 (ja) 半導体素子のキャパシタ製造方法
US10991596B2 (en) Semiconductor structure and method for forming same
US6432816B2 (en) Method for fabricating semiconductor device
KR100781858B1 (ko) 반도체 소자의 제조 방법
KR100696760B1 (ko) 반도체소자의 제조방법
KR100465596B1 (ko) 반도체소자의 제조방법
US6444559B2 (en) Method for fabricating semiconductor device
KR100739917B1 (ko) 플래시 메모리 소자의 제조방법
US20210166943A1 (en) Semiconductor structure and formation method thereof
KR100766236B1 (ko) 플래시 메모리 소자의 제조방법
KR100420413B1 (ko) 반도체소자의 제조방법
US7087533B2 (en) Method for fabricating semiconductor device
KR20010063763A (ko) 반도체 소자의 제조 방법
KR20060114446A (ko) 반도체소자의 제조방법
KR101033985B1 (ko) 반도체소자의 비트라인 형성방법
KR20050067551A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR20010003254A (ko) 반도체소자의 제조방법
KR20010059016A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee