CN102148200A - 形成存储器有源层图案的方法 - Google Patents

Abstract

本发明提供了一种形成存储器有源层图案的方法，所述有源层图案包括多个彼此平行的第一线条和与所述第一线条相互垂直、且彼此平行的多个第二线条，所述方法包括：在前端器件层上涂敷负光刻胶；分别使用第一掩膜和第二掩膜进行两次曝光，以分别形成第一线条和第二线条。根据本发明的方法能够形成满足工艺要求的瓶颈区域，改善快闪存储器元件的电学性能并提高良品率。

Description

形成存储器有源层图案的方法

技术领域

本发明涉及半导体制造工艺，特别涉及快闪存储器元件的单元阵列的构图方法。

背景技术

快闪存储器元件由于具有可多次进行数据的存入、读取、擦除等动作，体积小、功耗低、不易受物理破坏，且存入的数据在断电后也不会消失的优点，因此已成为个人计算机和电子设备所广泛采用的一种非易失性存储器元件。随着价格的不断下降以及容量、密度的不断提高，快闪存储器元件开始向通用化的移动存储产品发展。

快闪存储器元件有许多种类型，从结构上分主要有AND、NAND、NOR、DiNOR等，其中NAND和NOR是目前最为常见的类型。NOR型快闪存储器元件是目前接触得最多的快闪存储器，它在存储格式和读写方式上都与常用的内存相近，支持随机读写，具有较高的速度，这也使其非常适合存储程序及相关数据，例如应用于手机中存储文件和系统信息。但是NOR型快闪存储器的最大缺点就是容量小。与NOR型相比，NAND型快闪存储器的优点就是容量大，但速度比较慢。然而，NAND型的存储和传输是以页和块为单位的(一页包含若干字节，若干页组成块)，相对适合大数据的连续传输，这样也可以部分弥补串行传输的不利。因此，NAND型快闪存储器最适合的工作就是保存大容量的数据，作为电子硬盘、移动存储介质等使用。

典型的快闪存储器元件在有源层上以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，浮置栅极与控制栅极之间以栅间介电层间隔，而浮置栅极与衬底间以隧穿氧化层(Tunnel Oxide)相隔。当对快闪存储器进行写入/擦除数据的操作时，通过于控制栅极与源极/漏极区施加偏压，以使电子注入浮置栅极或使电子从浮置栅极拉出。而在读取快闪存储器中的数据时，于控制栅极上施加一工作电压，此时浮置栅极的带电状态会影响其下沟道的开/关，而此沟道的开/关即为判读数据值“0”或“1”的依据。

在快闪存储器元件的有源层中，存在一种普通的设计，即瓶颈设计(Necking Design)。图1A是理想状态下快闪存储器元件有源层的典型的瓶颈设计版图。如图1A所示，有源层是由多个彼此平行的密集线条100(第一线条)和与该密集线条100相互垂直、且彼此平行的多个瓶颈线101(第二线条)组成。密集线条100和瓶颈线101交叉处的瓶颈区域A是形成有源层的关键区域。随着集成电路正以更高的集成度朝向小型化的元件发展，存储单元的尺寸可通过缩小关键尺寸(CD)的方式来达成。在65nm(间距150nm)设计规则下的快闪存储器元件的有源层中，瓶颈区域A欲达到小于设计规则，即64nn的目标尺寸。

如图1B所示，为快闪存储器元件有源层在现有的工艺条件下模拟出来的轮廓。图1B是对应于图1A中瓶颈区域A的放大图。从图中可见，由于光学临近效应等问题，瓶颈区域会出现角圆化现象。角圆化现象会影响器件的性能，这是因为角圆化会导致瓶颈区域A的尺寸d变大，这是所不期望的。因为瓶颈区域A的尺寸d越小，在有源层表面上跨越多条密集线条100的单元栅极102在B区域(有源层与单元栅极的重叠部分)的边缘越好。详细地说，瓶颈线101的目标尺寸d越小，可以使瓶颈区域A与单元栅极102之间C区域的有源层边缘获得越小的曲率(即更为平直)，这样就会使单元栅极下面的有源层的关键尺寸均匀，边缘平直，从而有效地实现器件的功能，因此该区域是形成有源层的关键。

传统工艺采用一个掩膜及正光刻胶来形成瓶颈区域。如图2A所示，首先，提供一衬底200，在此衬底200的表面上采用热氧化等方法形成氧化物衬垫层201，然后在氧化物衬垫层201上以化学气相沉积等方法沉积氮化硅层202。接着，在氮化硅层202上旋涂底部抗反射涂层203，在底部抗反射涂层表面203涂敷正光刻胶204，然后利用图2B所示图案的掩膜210进行曝光，经显影等工艺移除部分衬底，从而在衬底中形成沟槽，并定义为有源区。

然而瓶颈区域如此小的目标尺寸使得在光刻过程中瓶颈区域透光量减少，导致对比度下降，因此该区域的图案分辨率下降，并且由于严重的角圆化现象，使得元件的电学性能受到影响。另外，瓶颈区域透光量较少还导致掩膜误差增强因子变大，所述掩膜误差增强因子为图形在晶圆上的临界尺寸与图形在掩膜上的临界尺寸的比值，表明微小的边缘位置误差或掩膜板上的缺陷就可能导致所曝光的图形出现不应该有的变形。图3A是采用图2B所示的掩膜210以传统方法形成的有源层的SEM照片。如图3A所示，有源层的边缘线条不清晰，明显宽化。图3B是采用传统方法形成的瓶颈区域通过软件仿真出的模拟轮廓。使用数值孔径为1.1的ArF浸没式扫描仪进行光刻，最后得到瓶颈尺寸为82.5nm，与目标值64nm相比，出现很大的偏离。

为了满足瓶颈区域的目标尺寸，通常只能使用具有较大数值孔径的典型的离轴照明系统，例如环形照明系统和四极照明系统，而不能使用两点光源照明系统等。然而，使用离轴照明系统又会引起其它问题。图4是传统方法采用离轴照明系统形成的有源层通过软件仿真出的模拟轮廓。如图4所示，与目标图案相比，密集线条区域的图案出现较大变形，而瓶颈区域的部分线条出现断连现象。

现有技术中存在的上述问题使得瓶颈区域成为工艺过程中器件制造的难点。此外，瓶颈区域还是评价有源层的器件性能的重要指标，因此瓶颈区域能否达到目标尺寸成为实现器件功能的关键。

因此，需要一种能够形成满足工艺要求的瓶颈区域的有效方法，以便改善快闪存储器元件的电学性能，提高良品率。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种形成存储器有源层图案的方法，所述有源层图案包括多个彼此平行的第一线条和与所述第一线条相互垂直、且彼此平行的多个第二线条，所述方法包括：在前端器件层上涂敷负光刻胶；分别使用第一掩膜和第二掩膜进行两次曝光，以分别形成第一线条和第二线条。

根据本发明的另一个方面，其中形成所述前端器件层的步骤包括：提供一衬底；在所述衬底的表面上形成氧化物衬垫层；在所述氧化物衬垫层上形成氮化硅层；在所述氮化硅层上旋涂底部抗反射涂层。

根据本发明的另一个方面，其特征在于，先使用所述第一掩膜进行曝光，然后使用所述第二掩膜进行曝光来完成所述曝光步骤。

根据本发明的另一个方面，其特征在于，先使用所述第二掩膜进行曝光，然后使用所述第一掩膜进行曝光来完成所述曝光步骤。

根据本发明的另一个方面，其中所述曝光步骤还包括：在两次曝光之间，在所述前端器件层上再涂敷一层负光刻胶。

根据本发明的另一个方面，其中所述曝光步骤的照明系统选自环形照明系统、四极照明系统、两点光源照明系统和点光源照明系统。

根据本发明的另一个方面，其中所述方法应用于65nm设计规则。

根据本发明的另一个方面，其中所述第一线条的宽度为100nm，所述第一线条之间的间隔宽度为80nm，所述第二线条的宽度为64nm。根据本发明的另一个方面，其中所述存储器选自NAND快闪存储器、NOR快闪存储器或植入式快闪存储器。

根据本发明的方法，能够形成满足工艺要求的瓶颈区域，从而改善快闪存储器元件的电学性能并提高良品率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图lA是理想状态下快闪存储器元件有源层的典型的瓶颈设计版图；

图1B是快闪存储器元件有源层在现有的工艺条件下模拟出来的轮廓；

图2A是传统工艺形成前端器件层的剖视图；

图2B是传统工艺形成有源层的掩膜；

图3A是采用图2B所示的掩膜以传统方法形成的有源层的SEM照片；

图3B是采用传统方法形成的瓶颈区域通过软件仿真出的模拟轮廓；

图4是传统方法采用离轴照明系统形成的有源层通过软件仿真出的模拟轮廓；

图5A是根据本发明工艺形成前端器件层的剖视图；

图5B是根据本发明的整体掩膜版的图案；

图5C是形成密集线条的第一掩膜的俯视图；

图5D是根据本发明一个方面第一次曝光后在衬底上形成的光刻胶层的俯视图；

图5E是形成瓶颈线的第二掩膜的俯视图；

图5F是根据本发明一个方面第二次曝光后在衬底上形成的光刻胶层的俯视图；

图6A是采用本发明工艺形成的有源层通过软件仿真出的模拟轮廓；

图6B是采用本发明工艺形成的瓶颈区域通过软件仿真出的模拟轮廓；

图7是根据本发明一个方面形成有源层的流程图；

图8是根据本发明另一个方面形成有源层的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何利用两个掩膜来代替一个掩膜，并利用负光刻胶代替正光刻胶来形成瓶颈区域的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

为了克服现有技术中存在的问题，解决形成瓶颈区域过程中存在的问题，本发明提出采用两个掩膜和负光刻胶的新的双构图工艺来形成具有较小特征尺寸的瓶颈图案。下面将以65nm(间距150nm)的快闪存储器元件中的有源层为例，来说明根据本发明一个方面的工艺方法，其中瓶颈区域的目标尺寸为64nm。

图5A是根据本发明工艺形成前端器件层的剖视图。首先，提供一衬底500，在此衬底500的表面上采用热氧化等方法形成氧化物衬垫层501，然后在氧化物衬垫层501上以化学气相沉积等方法沉积氮化硅层502。接着，在氮化硅层502上旋涂底部抗反射涂层503，在底部抗反射涂层503表面涂敷负光刻胶504。

根据本发明，将有源层分为两个步骤分别使用单独的掩膜来制作，即一步形成密集线条(第一线条)，另一步形成与该密集线条相互垂直的瓶颈线(第二线条)。图5B是根据本发明的整体掩膜版的图案。该掩膜版510上包括形成密集线条的第一掩膜520和形成瓶颈线的第二掩膜530，其中第一掩膜520的线条与第二掩膜530的线条彼此垂直。

图5C是形成密集线条的第一掩膜的俯视图。对于第一掩膜520，阴影部分是不透光的区域，空白部分是透光区域。线条和间隔的尺寸可以根据需要设置，本发明是以65nm的快闪存储器为例，因此，优选地，设置的线条宽度约为100nm，间隔宽度约为80nm。

图5D是根据本发明一个方面第一次曝光后在衬底上形成的光刻胶层的俯视图。经第一掩膜520曝光后，在衬底上得到密集线条521的图案。由于本发明采用的是负光刻胶，即曝光的地方硬化不能溶解，因此图5D中的阴影部分为硬化区域。图5D中阴影部分与图5C中空白部分对应。

图5E是形成瓶颈线的第二掩膜的俯视图。使用图5E所示的第二掩膜530继续对衬底曝光，其中阴影部分是不透光区域，空白部分是透光区域。第二掩膜530上具有瓶颈线531的图案(图中空白区域)，瓶颈线531的尺寸可以根据需要设置，本发明是以65nm的快闪存储器为例，因此，优选地，设置的瓶颈线531的宽度约为64nm。

图5F是根据本发明一个方面第二次曝光后在衬底上形成的光刻胶层的俯视图。由于本发明采用的是负光刻胶，即曝光的地方硬化不能溶解，因此在图5F中的阴影部分为两次曝光后的硬化区域，其中阴影部分中的水平线532对应于图5D中的瓶颈线531。

模拟根据本发明方法形成的图案的轮廓。图6A是采用本发明工艺形成的有源层通过软件仿真出的模拟轮廓，图6B是采用本发明工艺形成的瓶颈区域通过软件仿真出的模拟轮廓。如图6A所示，与目标图案相比，密集线条区域的图案与目标图案符合的很好，线条均匀、平直，并且瓶颈线基本上能达到目标值。当使用数值孔径为0.88的ArF干式扫描仪(性能低于浸没式扫描仪)进行光刻时，最后得到瓶颈尺寸为73.5nm，与采用传统方法形成的瓶颈线相比，具有很大的改善。

此外，采用两个掩膜和负光刻胶形成有源层对光源没有限制，也就是说，即可以使用具有较大数值孔径的离轴照明系统，例如环形照明系统和四极照明系统，也可以使用两点光源照明系统和点光源照明系统。而且，较明显的是，根据本发明的工艺方法将使工艺控制和优化变得非常简单，并能很好地限定密集区域和瓶颈区域。

图7是根据本发明一个方面形成有源层的流程图。执行步骤701，首先，提供一衬底，在此衬底的表面上采用热氧化等方法形成氧化物衬垫层，然后在氧化物衬垫层上以化学气相沉积等方法沉积氮化硅层。接着，在氮化硅层上旋涂底部抗反射涂层，在底部抗反射涂层表面涂敷负光刻胶。执行步骤702，采用第一掩膜来形成密集线条。执行步骤703，进行第一次曝光，在衬底上形成与第一掩膜图案相反的硬化区域。执行步骤704，使用第二掩膜来形成瓶颈线图案。执行步骤705，继续对衬底进行第二次曝光，形成与第二掩膜图案相反的硬化区域。执行步骤706，光刻形成具有瓶颈图案的有源层。

根据本发明另一个方面，双构图工艺还可以实施为涂敷两次光刻胶的情况。图8是根据本发明另一个方面形成有源层的流程图。执行步骤801，首先，提供一衬底，在此衬底的表面上采用热氧化等方法形成氧化物衬垫层，然后在氧化物衬垫层上以化学气相沉积等方法沉积氮化硅层。接着，在氮化硅层上旋涂底部抗反射涂层，在底部抗反射涂层表面涂敷负光刻胶。执行步骤802，采用第一掩膜来形成密集线条。执行步骤803，进行第一次曝光，在衬底上形成与第一掩膜图案相反的硬化区域。执行步骤804，在具有硬化区域的衬底上涂敷负光刻胶。执行步骤805，使用第二掩膜来形成瓶颈线图案。执行步骤806，继续对衬底进行第二次曝光，形成与第二掩膜图案相反的硬化区域。执行步骤807，光刻形成具有瓶颈图案的有源层。

对于本领域技术人员显而易见的是，形成密集线条和瓶颈线的顺序可以是任选的，即可以先利用一次掩膜形成密集线条，再利用第二次掩膜形成瓶颈线，也可以将这两个步骤颠倒。上述工艺也包括实施涂敷一次光刻胶和涂敷两次光刻胶。对于形成密集线条的掩膜图案还包括在瓶颈区域断开的多个线条组成的图案，而对于形成瓶颈线的掩膜图案还包括在彼此隔离的线条上具有亚分辨辅助图形(SRAF)的图案。亚分辨辅助图形是指具有光增强效应，不曝光并且不在晶片上出现的图案。本发明意在包括所有采用负光刻胶以及各种不同形状的掩膜来形成瓶颈区域的情况。另外，本发明的实施并不限于形成65nm的快闪存储器的有源层，只要形成在密集线条之间具有连接的梯形图案都在本发明的保护范围内。

根据如上所述的实施例制造的具有较小目标尺寸的瓶颈区域的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如快闪存储器、随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种形成存储器有源层图案的方法，所述有源层图案包括多个彼此平行的第一线条和与所述第一线条相互垂直、且彼此平行的多个第二线条，所述方法包括：

在前端器件层上涂敷负光刻胶；

分别使用第一掩膜和第二掩膜进行两次曝光，以分别形成第一线条和第二线条。

2.根据权利要求1所述的方法，其中形成所述前端器件层的步骤包括：

提供一衬底；

在所述衬底上形成氧化物衬垫层；

在所述氧化物衬垫层上形成氮化硅层；

在所述氮化硅层上旋涂底部抗反射涂层。

3.根据权利要求1所述的方法，其特征在于，先使用所述第一掩膜进行曝光，然后使用所述第二掩膜进行曝光来完成所述曝光步骤。

4.根据权利要求1所述的方法，其特征在于，先使用所述第二掩膜进行曝光，然后使用所述第一掩膜进行曝光来完成所述曝光步骤。

5.根据权利要求1所述的方法，其中所述曝光步骤还包括：

在两次曝光之间，在所述前端器件层上再涂敷一层负光刻胶。

6.根据权利要求1所述的方法，其中所述曝光步骤的照明系统选自环形照明系统、四极照明系统、两点光源照明系统和点光源照明系统。

7.根据权利要求1所述的方法，其中所述方法应用于65nm设计规则。

8.根据权利要求1所述的方法，其中所述第一线条的宽度为100nm，所述第一线条之间的间隔宽度为80nm，所述第二线条的宽度为64nm。

9.根据权利要求1所述的方法，其中所述存储器选自NAND快闪存储器、NOR快闪存储器或植入式快闪存储器。

10.一种根据权利要求1所述的方法制造的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。

Images