JP2007180477A - フラッシュメモリ素子およびその製造方法 - Google Patents

フラッシュメモリ素子およびその製造方法 Download PDF

Info

Publication number
JP2007180477A
JP2007180477A JP2006169500A JP2006169500A JP2007180477A JP 2007180477 A JP2007180477 A JP 2007180477A JP 2006169500 A JP2006169500 A JP 2006169500A JP 2006169500 A JP2006169500 A JP 2006169500A JP 2007180477 A JP2007180477 A JP 2007180477A
Authority
JP
Japan
Prior art keywords
film
flash memory
polysilicon
forming
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006169500A
Other languages
English (en)
Inventor
Konu Ri
李　根　雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007180477A publication Critical patent/JP2007180477A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

【課題】 干渉効果を減らすためのフラッシュメモリ素子およびその製造方法を提供すること。
【解決手段】 一方向に配列される素子分離膜によって定められる活性領域を有する半導体基板と、前記素子分離膜に垂直な方向に配列されるコントロールゲートラインと、前記コントロールゲートラインの下部の活性領域上に形成されるフローティングゲートと、前記素子分離膜の内部に前記素子分離膜の配列方向に沿ってライン状に形成され、前記素子分離膜を介して隣り合うフローティングゲート間の干渉が防止できるように電圧が印加されるアイランドポリシリコンラインとを含む、フラッシュメモリ素子を提供する。
【選択図】 図１

Description

本発明は、フラッシュメモリ素子およびその製造方法に係り、特に干渉効果(interference effect)を減らすためのフラッシュメモリ素子およびその製造方法に関する。
ＮＡＮＤフラッシュメモリの集積度が向上するにつれて、プログラムされたセル周辺のセルがプログラムセルに及ぼす影響が益々大きくなっている。
ビットライン方向（以下、「ｘ」方向という）、ワードライン方向（以下、「ｙ」方向という）およびｘｙ方向に隣り合うセル間にキャパシタンスが存在するが、このキャパシタンスは、素子集積化によりセル間の距離が近くなるにつれて益々増加しており、特にｘ方向にセル縮小が生ずる場合に大幅増加する。
その結果、セルカップリング比(cell coupling ratio)が減少してプログラムスピード(Program speed)が低下し、干渉効果が大きくなる。
干渉効果とは、読み取ろうとするセルの直ぐ隣接したセルをプログラムすると、隣接セルのフローティングゲートの電荷(charge)変化により直ぐ隣りのセルの読み出し動作の際に隣接のプログラムされたセルのキャパシタンス作用によって実際セルのしきい値電圧より高いしきい値電圧が読み取られる現象を呼ぶものであって、読み取るセルのフローティングゲートの電荷自体は変わらないが、直ぐ隣接したセルの状態の変化によって実際セルの状態が歪まれて見える。
このような歪み現象は、セルの分布を広くしてセル状態のコントロールを難しくする原因となる。特に、シングルレベルセル(Single Level Cell：ＳＬＣ)に比べてセル分布マージンが小さいマルチレベルセルではその影響が莫大である。
したがって、セルの均一度(uniformity)を改善するためには、干渉効果を減らす必要がある。
本発明は、かかる従来の技術の問題点を解決するためのもので、その目的は、干渉効果を減らすためのフラッシュメモリ素子およびその製造方法を提供することにある。
本発明の他の目的は、セルの分布を減らして素子動作の誤りを防止することにある。
本発明の別の目的は、セルの分布を減らしてセル分布マージンの小さいマルチレベルセルの製造を可能にすることにある。
本発明の別の目的は、プログラムスピードを向上させることにある。
本発明の別の目的は、集積化に制限要素として働く干渉効果を減らすことにより、高集積素子の製造を可能にすることにある。
上記目的を達成するための本発明に係るフラッシュメモリ素子は、一方向に配列される素子分離膜によって定められる活性領域を有する半導体基板と、前記素子分離膜に垂直な方向に配列されるコントロールゲートラインと、前記コントロールゲートラインの下部の活性領域上に形成されるフローティングゲートと、前記素子分離膜の内部に前記素子分離膜の配列方向に沿ってライン状に形成され、前記素子分離膜を介して隣り合うフローティングゲート間の干渉が防止できるように電圧が印加されるアイランドポリシリコンラインとを含む。
本発明の第１実施例に係るフラッシュメモリ素子の製造方法は、半導体基板に一方向に配列される多数のトレンチを形成する段階と、前記全体構造物上に、前記トレンチの内部でグルーブを有する第１絶縁膜を形成する段階と、前記グルーブの下部に、アイランドポリシリコンラインを形成する段階と、前記トレンチが完全に埋め込まれるように第２絶縁膜を形成し、前記半導体基板が露出するように前記第２絶縁膜と前記第１絶縁膜を平坦除去して前記トレンチの内部に素子分離膜を形成する段階と、前記素子分離膜によって定められる活性領域上にトンネル酸化膜を介してフローティングゲートを形成する段階と、前記フローティングゲートを含んだ全面に誘電体膜を介してコントロールゲートを形成する段階とを含む。
本発明の第２実施例に係るフラッシュメモリ素子の製造方法は、半導体基板上にトンネル酸化膜と第１ポリシリコン膜を形成する段階と、前記第１ポリシリコン膜と前記トンネル酸化膜と前記半導体基板を一定の深さエッチングし、一方向に配列される多数のトレンチを形成する段階と、前記全体構造物上に、前記トレンチの内部でグルーブを有する第１絶縁膜を形成する段階と、前記グルーブの下部にアイランドポリシリコンラインを形成する段階と、前記トレンチが完全に埋め込まれるように第２絶縁膜を形成し、前記第１ポリシリコン膜が露出するように前記第２絶縁膜と前記第１絶縁膜を平坦除去して前記トレンチの内部に素子分離膜を形成する段階と、前記第１ポリシリコン膜とこれに隣接した素子分離膜上に第２ポリシリコン膜を形成し、前記第１ポリシリコン膜と前記第２ポリシリコン膜の積層膜からなるフローティングゲートを形成する段階と、前記フローティングゲートを含んだ全面に誘電体膜を介してコントロールゲートを形成する段階とを含む。
上述したように、本発明は、次の効果がある。
１）干渉効果を減らすことができるので、干渉効果による素子集積の限界を克服して集積度を向上させることができる。
２）干渉効果を減らすことができるので、セルの分布を減らして素子動作の誤りを防止することができる。
３）セルの分布を減らすことができるので、セル分布マージンの小さいマルチレベルセルの製造が可能になる。
４）干渉効果を減らすことができるので、カップリング比を向上させることができ、プログラムスピードを向上させることができる。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、本発明の開示を完全たるものにし且つ当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。本発明の範囲は、本願の特許請求の範囲によって理解されるべきである。
図１は本発明に係るフラッシュメモリ素子の構成を示す図である。
本発明に係るフラッシュメモリセルは、図１に示すように、一方向に配列される素子分離膜１１によって活性領域１２が定められた半導体基板１０と、前記素子分離膜１１の配列方向に垂直な方向に配列されるコントロールゲートライン１４と、前記コントロールゲートライン１４の下部の活性領域１２上に形成されるフローティングゲート１３と、前記素子分離膜１１の内部に前記素子分離膜１１の配列方向に沿って形成され、前記素子分離膜１１を介して隣り合うフローティングゲート１３間の干渉が防止できるように電圧が印加されるアイランドポリシリコンライン１５とを含む。
図示してはいないが、前記フローティングゲート１３と半導体基板１０との間にはトンネル酸化膜が位置し、前記フローティングゲート１３とコントロールゲートライン１４との間にはゲート誘電膜が位置する。
前記アイランドポリシリコンライン１５に同一の電圧が印加できるように、前記アイランドポリシリコンライン１５は、メモリセルのエッジ領域で一つに連結されている。
一方、前記アイランドポリシリコンライン１５に電圧を供給するために、前記メモリセルを駆動させるための周辺回路領域にスイッチング手段２０を備える。
前記スイッチング手段２０は、メモリセルのプログラム、消去および読み取り動作の際にターンオンされるＭＯＳトランジスタからなり、一端にはＶｉｎが入力され、他端は前記アイランドポリシリコンライン１５と連結され、メモリセル動作の際にＶｉｎがアイランドポリシリコンライン１５に伝達できるように構成される。
前記Ｖｉｎは、前記アイランドポリシリコンライン１５が隣接セルのフローティングゲートと電位差を持たないようにメモリセルの動作状態によって異なる値が使用される。
プログラム動作の際には選択されていないメモリセルのコントロールゲートに印加されるパス電圧をＶｉｎとして使用し、消去動作の際には前記アイランドポリシリコンライン１５がフローティングされるように電圧を印加しない。一方、読み取り動作の際には０Ｖの電圧をＶｉｎとして使用する。
前述した構成を持つフラッシュメモリセルの製造方法は、次のとおりである。
図２ａ〜図２ｆは本発明の第１実施例に係るフラッシュメモリセルの製造工程断面図であって、本発明を伝統的なＳＴＩ(Convention Shallow Trench Isolation)構造に適用した場合である。
まず、図２ａに示すように、半導体基板３０上にパッド酸化膜３１とパッド窒化膜３２を形成し、フォトエッチング工程で前記パッド窒化膜３２とパッド酸化膜３１と半導体基板３０を一定の深さエッチングし、一方向に配列される多数の素子分離用トレンチ３３を形成する。
この際、エッチングされる半導体基板３０の深さが約２０００Åとなるようにする。
次に、図２ｂに示すように、前記パッド窒化膜３２とパッド酸化膜３１を除去し、全体構造物上に高密度プラズマ(High Density Plasma：ＨＤＰ)酸化膜を蒸着して第１絶縁膜３４を形成するが、前記トレンチ３３を完全に埋め込まないため、トレンチ３３の内部で谷形のグルーブ(groove)が形成されるようにその厚さを適切に調節する。
次いで、全体構造物上にポリシリコン膜３５を蒸着し、図２ｃに示すように、前記グルーブの下部にのみ残るように前記ポリシリコン膜３５をエッチバックしてアイランドポリシリコンライン３５ａを形成する。
その後、全面にＨＤＰ酸化膜を蒸着して第２絶縁膜３６を形成し、図２ｄに示すように、前記半導体基板３０が露出するように前記第２絶縁膜３６と第１絶縁膜３４をＣＭＰ(Chemical Mechanical Polishing)して、第１、第２絶縁膜３４、３６からなり、その内部にアイランドポリシリコンライン３５ａを有する素子分離膜３７を形成する。
次に、図２ｅに示すように、前記素子分離膜３７によって定められる活性領域と、これに隣接した素子分離膜３７上にトンネル酸化膜３８を介してフローティングゲート用ポリシリコン膜３９を形成する。
その後、図２ｆに示すように、全面に誘電体膜４０とコントロールゲート用ポリシリコン膜４１を形成する。
図示してはいないが、前記素子分離膜３７の配列方向に垂直な方向に前記コントロールゲート用ポリシリコン膜４１と誘電体膜４０とフローティングゲート用ポリシリコン膜３９とトンネル酸化膜３８をエッチングして、トンネル酸化膜、フローティングゲート、誘電体膜およびコントロールゲートからなるスタックゲートを形成し、後続の工程を行ってフラッシュメモリセルを完成する。
図３ａ〜図３ｊは本発明の第２実施例に係るフラッシュメモリ素子の製造工程断面図であって、本発明をＳＡ−ＳＴＩ(Self Aligned Shallow Trench Isolation)構造に適用した場合である。
まず、図３ａに示すように、半導体基板５０上にトンネル酸化膜５１と第１ポリシリコン膜５２とハードマスク膜５３を形成する。前記ハードマスク膜５３は、窒化膜を用いて形成する。
次に、全面に第１フォトレジストＰＲ１を形成し、図３ｂに示すように、フィールド領域がオープンされるように前記第１フォトレジストＰＲ１をパターニングした後、パターニングされた第１フォトレジストＰＲ１をマスクとするエッチング工程によって前記ハードマスク膜５３をパターニングする。
その後、図３ｃに示すように、以後のエッチング工程の際に、第１フォトレジストＰＲ１によるエッチング不良を防止するために第１フォトレジストＰＲ１を除去する。
前記パターニングされたハードマスク膜５３をマスクとして前記第１ポリシリコン膜５２とトンネル酸化膜５１と半導体基板５０を一定の深さエッチングし、一方向に配列される多数の素子分離用トレンチ５４を形成する。

この際、エッチングされる半導体基板５０の深さが約２０００Åとなるようにする。
次に、図３ｄに示すように、全体構造物上に高密度プラズマ(High Density Plasma:ＨＤＰ)酸化膜を蒸着して第１絶縁膜５５を形成するが、前記トレンチ５４を完全に埋め込まないためトレンチ５４の内部で谷形のグルーブが形成されるようにその厚さを適切に調節する。
次に、全体構造物上に第２ポリシリコン膜５６を蒸着し、図３ｅに示すように、前記グルーブの下部にのみ残るように前記第２ポリシリコン膜５６をエッチバックしてアイランドポリシリコンライン５６ａを形成し、前記トレンチ５４が完全に埋め込まれるように前面にＨＤＰ酸化膜を蒸着して第２絶縁膜５７を形成する。
次いで、図３ｆに示すように、前記第１ポリシリコン膜５２が露出するように前記第２絶縁膜５７、第１絶縁膜５５を平坦除去して、第１、第２絶縁膜５５、５７からなり、その内部にアイランドポリシリコンライン５６ａを有する素子分離膜５８を形成する。
次に、図３ｇに示すように、全面に第３ポリシリコン膜５９を形成し、図３ｈに示すように、前記第３ポリシリコン膜５９上に第２フォトレジストＰＲ２を塗布し、前記素子分離膜５８の上部の第３ポリシリコン膜５９が一部露出されるように第２フォトレジストＰＲ２をパターニングする。
その後、図３ｉに示すように、前記パターニングされた第２フォトレジストＰＲ２をマスクとして前記第３ポリシリコン膜５９をエッチングして、前記第１ポリシリコン膜５２および第３ポリシリコン膜５９の積層膜からなるフローティングゲートパターン６０を形成し、前記第２フォトレジストＰＲ２を除去する。
次に、図３ｊに示すように、全面に誘電体膜６１とコントロールゲート用ポリシリコン膜６２を形成する。
図示してはいないが、前記素子分離膜５８の配列方向に垂直な方向に前記コントロールゲート用ポリシリコン膜６２と誘電体膜６１とフローティングゲートパターン６０とトンネル酸化膜５１をエッチングして、トンネル酸化膜、フローティングゲート、誘電体膜およびコントロールゲートからなるスタックゲートを形成し、後続の工程を行ってフラッシュメモリセルを完成する。
本発明に係るフラッシュメモリ素子の構成を示す図である。 本発明の第１実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第１実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第１実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第１実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第１実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第１実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第２実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第２実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第２実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第２実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第２実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第２実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第２実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第２実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第２実施例に係るフラッシュメモリセルの製造工程断面図である。 本発明の第２実施例に係るフラッシュメモリセルの製造工程断面図である。
符号の説明
１０ 半導体基板
１１ 素子分離膜
１２ 活性領域
１３ フローティングゲート
１４ コントロールゲートライン

Claims (12)

  1. 一方向に配列される素子分離膜によって定められる活性領域を有する半導体基板と、
    前記素子分離膜に垂直な方向に配列されるコントロールゲートラインと、
    前記コントロールゲートラインの下部の活性領域上に形成されるフローティングゲートと、
    前記素子分離膜の内部に前記素子分離膜の配列方向に沿ってライン状に形成され、前記素子分離膜を介して隣り合うフローティングゲート間の干渉が防止できるように電圧が印加されるアイランドポリシリコンラインとを含んでメモリセルが構成されることを特徴とする、フラッシュメモリ素子。
  2. 前記アイランドポリシリコンラインは、フラッシュメモリ素子のエッジ部分で一つに連結されることを特徴とする、請求項１に記載のフラッシュメモリ素子。
  3. 前記メモリセルを駆動させるための周辺回路領域に前記アイランドポリシリコンラインに電圧を印加するためのスイッチング手段を備えることを特徴とする、請求項１に記載のフラッシュメモリ素子。
  4. プログラム動作の際に前記アイランドポリシリコンラインに印加される電圧は、選択されていないメモリセルのコントロールゲートに印加する電圧と同一の電圧であることを特徴とする、請求項１に記載のフラッシュメモリ素子。
  5. 消去動作の際に、前記アイランドポリシリコンラインをフローティングさせることを特徴とする、請求項１に記載のフラッシュメモリ素子。
  6. 読み取り動作の際に、前記アイランドポリシリコンラインに０Ｖの電圧を印加することを特徴とする、請求項１に記載のフラッシュメモリ素子。
  7. 半導体基板に一方向に配列される多数のトレンチを形成する段階と、
    前記全体構造物上に、前記トレンチの内部でグルーブを有する第１絶縁膜を形成する段階と、
    前記グルーブの下部に、アイランドポリシリコンラインを形成する段階と、
    前記トレンチが完全に埋め込まれるように第２絶縁膜を形成し、前記半導体基板が露出するように前記第２絶縁膜と前記第１絶縁膜を平坦除去して前記トレンチの内部に素子分離膜を形成する段階と、
    前記素子分離膜によって定められる活性領域上にトンネル酸化膜を介してフローティングゲートを形成する段階と、
    前記フローティングゲートを含んだ全面に誘電体膜を介してコントロールゲートを形成する段階とを含むことを特徴とする、フラッシュメモリ素子の製造方法。
  8. 半導体基板上にトンネル酸化膜と第１ポリシリコン膜を形成する段階と、
    前記第１ポリシリコン膜と前記トンネル酸化膜と前記半導体基板を一定の深さエッチングし、一方向に配列される多数のトレンチを形成する段階と、
    前記全体構造物上に、前記トレンチの内部でグルーブを有する第１絶縁膜を形成する段階と、
    前記グルーブの下部にアイランドポリシリコンラインを形成する段階と、
    前記トレンチが完全に埋め込まれるように第２絶縁膜を形成し、前記第１ポリシリコン膜が露出するように前記第２絶縁膜と前記第１絶縁膜を平坦除去して前記トレンチの内部に素子分離膜を形成する段階と、
    前記第１ポリシリコン膜とこれに隣接した素子分離膜上に第２ポリシリコン膜を形成し、前記第１ポリシリコン膜と前記第２ポリシリコン膜の積層膜からなるフローティングゲートを形成する段階と、
    前記フローティングゲートを含んだ全面に誘電体膜を介してコントロールゲートを形成する段階とを含むことを特徴とする、フラッシュメモリ素子の製造方法。
  9. 前記第１絶縁膜と前記第２絶縁膜は、高密度プラズマ酸化膜であることを特徴とする、請求項７または８に記載のフラッシュメモリ素子の製造方法。
  10. 前記アイランドポリシリコンラインは、前記第１絶縁膜が形成された半導体基板の全面にポリシリコン膜を形成する段階と、
    前記グルーブの下部にのみ残るように前記ポリシリコン膜をエッチバックする段階とを用いて形成することを特徴とする、請求項７または８に記載のフラッシュメモリ素子の製造方法。
  11. 前記第１ポリシリコン膜と前記トンネル酸化膜と前記半導体基板に対するエッチング工程を、ハードマスク膜をマスクとして用いて行うことを特徴とする、請求項８に記載のフラッシュメモリ素子の製造方法。
  12. 前記ハードマスク膜は、窒化膜であることを特徴とする、請求項１１に記載のフラッシュメモリ素子の製造方法。
JP2006169500A 2005-12-28 2006-06-20 フラッシュメモリ素子およびその製造方法 Ceased JP2007180477A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131335A KR100672162B1 (ko) 2005-12-28 2005-12-28 플래쉬 메모리 소자 및 그의 제조방법

Publications (1)

Publication Number Publication Date
JP2007180477A true JP2007180477A (ja) 2007-07-12

Family

ID=38014386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006169500A Ceased JP2007180477A (ja) 2005-12-28 2006-06-20 フラッシュメモリ素子およびその製造方法

Country Status (4)

Country Link
US (2) US7358560B2 (ja)
JP (1) JP2007180477A (ja)
KR (1) KR100672162B1 (ja)
CN (1) CN1992286B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121778A (ja) * 2018-01-04 2019-07-22 力晶科技股▲ふん▼有限公司 不揮発性メモリ構造およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948299B1 (ko) * 2007-12-27 2010-03-17 주식회사 동부하이텍 플래시 메모리 소자 및 그의 제조 방법
KR100976422B1 (ko) * 2007-12-28 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR101416318B1 (ko) 2008-01-15 2014-07-09 삼성전자주식회사 소자 분리 공정을 포함하는 반도체 장치의 제조방법
US7807577B2 (en) * 2008-08-21 2010-10-05 Promos Technologies Pte. Ltd. Fabrication of integrated circuits with isolation trenches

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870056A (ja) * 1994-08-31 1996-03-12 Toshiba Corp 半導体記憶装置
JP2002353344A (ja) * 2001-05-29 2002-12-06 Toshiba Corp 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017979A (en) * 1989-04-28 1991-05-21 Nippondenso Co., Ltd. EEPROM semiconductor memory device
US5859466A (en) * 1995-06-07 1999-01-12 Nippon Steel Semiconductor Corporation Semiconductor device having a field-shield device isolation structure and method for making thereof
US5933759A (en) * 1996-12-31 1999-08-03 Intel Corporation Method of controlling etch bias with a fixed lithography pattern for sub-micron critical dimension shallow trench applications
US6004835A (en) * 1997-04-25 1999-12-21 Micron Technology, Inc. Method of forming integrated circuitry, conductive lines, a conductive grid, a conductive network, an electrical interconnection to anode location and an electrical interconnection with a transistor source/drain region
US5892707A (en) * 1997-04-25 1999-04-06 Micron Technology, Inc. Memory array having a digit line buried in an isolation region and method for forming same
KR100341483B1 (ko) * 1999-12-03 2002-06-21 윤종용 고밀도 플라즈마 산화막에 의한 갭 매립 방법
US6566200B2 (en) * 2001-07-03 2003-05-20 Texas Instruments Incorporated Flash memory array structure and method of forming
US6952033B2 (en) * 2002-03-20 2005-10-04 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried bit-line and raised source line
KR101110191B1 (ko) * 2002-06-19 2012-02-15 쌘디스크 코포레이션 스케일 낸드용 인접셀들 사이의 크로스 커플링을 실드하기위한 딥 워드라인 트렌치
KR100629356B1 (ko) * 2004-12-23 2006-09-29 삼성전자주식회사 필라 패턴을 갖는 플래시메모리소자 및 그 제조방법
KR100685730B1 (ko) * 2005-05-02 2007-02-26 삼성전자주식회사 절연막 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
US20070228450A1 (en) * 2006-03-29 2007-10-04 Di Li Flash memory device with enlarged control gate structure, and methods of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870056A (ja) * 1994-08-31 1996-03-12 Toshiba Corp 半導体記憶装置
JP2002353344A (ja) * 2001-05-29 2002-12-06 Toshiba Corp 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121778A (ja) * 2018-01-04 2019-07-22 力晶科技股▲ふん▼有限公司 不揮発性メモリ構造およびその製造方法
US10483271B2 (en) 2018-01-04 2019-11-19 Powerchip Semiconductor Manufacturing Corporation Non-volatile memory structure and manufacturing method thereof

Also Published As

Publication number Publication date
KR100672162B1 (ko) 2007-01-19
US7358560B2 (en) 2008-04-15
US20070145456A1 (en) 2007-06-28
CN1992286A (zh) 2007-07-04
CN1992286B (zh) 2010-04-14
US20080153234A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
US8324092B2 (en) Non-volatile semiconductor device and method of fabricating embedded non-volatile semiconductor memory device with sidewall gate
US7064380B2 (en) Semiconductor device and a method of manufacturing the same
KR100680455B1 (ko) Ｎａｎｄ형 플래쉬 메모리 소자, 그 제조 방법 및 그 구동방법
US7122866B2 (en) Semiconductor memory device with a stacked gate including a floating gate and a control gate and method of manufacturing the same
US7813179B2 (en) Semiconductor memory device having plural word lines arranged at narrow pitch and manufacturing method thereof
JP2006319297A (ja) フラッシュメモリ素子およびその製造方法
CN101335269A (zh) 半导体装置的晶体管及其制造方法
JP2007180477A (ja) フラッシュメモリ素子およびその製造方法
JP2007173763A (ja) フラッシュメモリ素子の製造方法
US9768184B2 (en) Manufacturing method of semiconductor memory device
JP2003203997A (ja) 不揮発性半導体記憶装置及びその製造方法
US6330191B2 (en) Semiconductor storage device and production method thereof
US20070064496A1 (en) Cell string of flash memory device and method of manufacturing the same
US8610198B2 (en) Semiconductor device
KR100650837B1 (ko) 낸드 플래쉬 메모리 소자 및 그의 제조방법
KR100766234B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
JP3395720B2 (ja) 半導体記憶装置のマスク構造及び半導体記憶装置の製造方法
KR100948301B1 (ko) 플래쉬 메모리 소자 및 그 제조방법
US20140284678A1 (en) Non-volatile memory and manufacturing method thereof
KR20010064595A (ko) 플래시 메모리 장치 제조방법
KR20070073234A (ko) 플래쉬 메모리 소자 및 그의 제조방법
KR20070049900A (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법
KR20060109694A (ko) 반도체 소자 및 그 제조 방법
KR20090058309A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130528