CN1447419A - 半导体存储元件的制造方法 - Google Patents
半导体存储元件的制造方法 Download PDFInfo
- Publication number
- CN1447419A CN1447419A CN 02108135 CN02108135A CN1447419A CN 1447419 A CN1447419 A CN 1447419A CN 02108135 CN02108135 CN 02108135 CN 02108135 A CN02108135 A CN 02108135A CN 1447419 A CN1447419 A CN 1447419A
- Authority
- CN
- China
- Prior art keywords
- type ion
- manufacture method
- type
- layer
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种半导体存储器(幕罩式只读存储器)的制造方法,包括下列步骤:形成一垫氧化物层与一底部抗反射层于一半导体基底上;于底部抗反射层上形成一光阻层;在光阻层上定义图案并形成多个开口对应于位线延伸方向;以所述光阻图案为幕罩,植入砷离子于半导体基底中;以所述光阻图案为幕罩,植入硼离子于所述半导体基底中,且硼离子的植入深度大于砷离子;去除所述光阻、底部抗反射层与垫氧化物层;以热氧化方式同时于所述半导体基底上形成一栅氧化层与一场氧化层;以及,沉积一栅极导电层于所述半导体基底上。
Description
技术领域
本发明涉及一种半导体存储元件的制造方法,特别涉及一种幕罩式只读存储器的制造方法。
背景技术
在半导体存储元件中,幕罩式只读存储器(Mask Read Only Memory,Mask ROM)为非挥发性内存的一,主要在电源关闭后,仍可保存数据不流失。此类幕罩式只读存储器在制造过程中,利用一光罩来决定其记忆单元数组中的晶体管连接状态,达到储存数据的目的。所以不需因产品的改变而将生产制造流程做大幅的修改,仅需更换光罩即可改变。也因此,具有数据一旦写入后即无法更改的特性,主要作为低成本,高信赖度及大容量的内存的用,广泛应用于各类信息、通讯、消费性电子等电子产品中,以保存各种重要数据。
一般幕罩式只读存储器的设计中,为人所熟知的是一种并联式的罩幕式只读存储器(NOR-Type Mask ROM),其特性在于具有较快的处理速度。在美国专利第5911106号中公开了一般罩幕式只读存储器的制造流程。接下来以图1与图2A至2D说明现有的罩幕式只读存储器的制造流程。首先参见图1,说明现有罩幕式只读存储器的内存组件的上视设计图。在P型硅基底上,于垂直方向上设置位线(bit lines)6,而字符线(wordlines)8则以平行方式,设置于位线6的上,成直角相交。字符线8一般为多晶硅化金属结构(polycide),为夹层式结构,下层为多晶硅层(polycrystalline silicon layer),上层则为硅化物层(silicide)。
接着以图2A至2D详细说明图1中的现有NOR-type ROM设计的制造流程,其中图2A至2D所示为图1的沿4-4’方向的剖面图。参见图2A,在P型硅基底1表面上生成氧化物作为垫氧化物层2,接着于垫氧化物层2上沉积一氮化硅层(silicon nitride)3。在氧化硅层3上形成一光阻层4,在光阻层4续以微影与蚀刻制造流程以露出开口并对应于位线6延伸的方向。
接着参见图2B,以光阻层4为幕罩,选择性的移除未覆盖的氮化硅层3以形成开口。接着以光阻层4为幕罩,进行离子植入,以垂直于基底1的角度将N型杂质,如砷(As),植入硅基底1中,即入射角度为0度角,在各开口下形成N型离子植入。
接着参见图2C,以光阻层4为幕罩,进行离子植入,以垂直于基底1的角度将P型杂质,如硼(B),植入硅基底1中,即入射角度为0度角,在各开口下形成P型离子植入。而植入能量大于N型离子,使其植入深度大于N型离子,而位于N型离子的下。
当光阻层4移除后,以氮化硅层3为幕罩进行选择性的氧化,生成图2D中的N型离子扩散植入区6、P型离子扩散区10与其上的场氧化物5。其中,N型离子扩散植入区6的延伸则作为位线。
接着移除氮化硅层3与垫氧化物层2以露出部分的硅基底1表面,的后于露出的硅基底1表面上形成栅极氧化物层7,如图2E中所示。接着,在硅基底全部的表面形成一夹层式结构(laminated structute),包括一下部的多晶硅层(polycrystalline silicon film)与上部的钨化硅层(tungsten silicide,WSi)。接着在所述夹层式结构上定义图案,以形成与N型离子扩散区6所定义的位线垂直相交的字符线区域8。而在字符线8的下与两位线中所形成的区域,则为信道(channel)9。
在所述现有的制造方法中,通常形成氮化硅层3以作为氧化制造流程中的幕罩,以避免其下的主动区域(active area)遭到氧化。而当氧化制造流程完成后,则需要多一步骤去除作为幕罩的用的氮化硅层3。
再者,在现有的制造方法中,必须利用氮化硅层作为幕罩,先形成场氧化层后,再移除氮化硅层,以接续生成栅极氧化层。因此,场氧化物层与栅极氧化层需以两步骤分别形成。
发明内容
为了简化上述幕罩式只读存储器的制造流程,本发明的一个目的在于提供一种改良的幕罩式只读存储器的制造方法,无须利用氧化硅层作为氧化制造流程的幕罩,以简化制造程序。
本发明的另一个目的在于提供一种幕罩式只读存储器的制造方法,利用垫氧化物层或垫氧化物/底层抗反射层作为氧化制造流程中的幕罩,以简化整体制造流程。
根据本发明的一种半导体存储元件的制造方法,如幕罩式只读存储器的制造方法,包括下列步骤:形成一氧化物层于一半导体基底上;于所述氧化物层上形成一光阻层;在所述光阻层上定义图案并形成对应于位线延伸方向的多个开口;以所述光阻图案为幕罩,植入第一型离子于所述半导体基底中;以所述光阻图案为幕罩,植入第二型离子于所述半导体基底中,其中所述第一型离子与所述第二型离子具有相反的电性,且所述第二型离子的深度大于第一型离子;去除所述光阻图案与所述氧化物层;以热氧化方式于所述基底上同时形成一栅氧化层与一场氧化层;以及沉积一栅极导电层于所述基底上。
上述方法中,还可在所述氧化层与光阻层之间先形成一抗反射层,作为所述光阻层的底部抗反射层(bottom anti-reflective coating,BARC),以降低多重反射与干涉。而所述氧化层可以为二氧化硅,作为垫氧化物层(pad oxide)。而上述第一型离子可以为N型离子,如砷离子,而第二型离子为P型离子,如硼离子。而上述方法中,第二离子的植入,可以以入射角为0度角植入,或以大于0度角方式进行口袋型离子植入。而所述栅极导电层可以为复晶硅层。
利用本发明的方法,可以简化幕罩式只读存储器的制造流程,无须额外形成作为氧化幕罩的氮化硅层,也因此在氧化制造流程完成后,也可以节省移除氮化硅层的步骤,使得幕罩式只读存储器的制造流程简化,增加生产效率并降低成本。另外,利用本发明的方法,还可一步骤同时生成场氧化物层与栅极氧化层,增进生产效率。
为了让本发明的上述目的、特征、及优点能更明显易懂,以下配合附图,作详细说明如下。
附图说明
图1所示为现有的一种并联式的罩幕式只读存储器的上视设计图。
图2A至2E所示为现有沿图1的4-4’方向的并联式的罩幕式只读存储器制造流程剖面图。
图3所示为根据本发明的一实施例中的一种罩幕式只读存储器设计的上视图。
图4A至4E所示为根据图3的4-4’方向的幕罩式只读存储器的制造流程剖面图。符号说明
1:半导体硅基底、2:垫氧化物层、3:氮化硅层、4:光阻层、4-4’:纵剖面、5:场氧化物、6:N型离子扩散区、7:栅极氧化物、8:字符线、10:P型离子扩散区、41:半导体硅基底、42:垫氧化物层、44:光阻层、45:场氧化物层、46:N型离子扩散区、47:栅极氧化物、48:字符线、50:P型离子扩散区。
具体实施方式
首先参见图3,所示为根据本发明的一实施例中的一种罩幕式只读存储器设计的上视图。在一半导体硅基底41上于垂直方向上设置位线(bitlines)46,而字符线(word lines)48则以平行方式,垂直设置于位线46的上,成直角相交。
第4A至4E图所示为依照图3中的4-4’方向的幕罩式只读存储器的剖面制造流程。续以第4A至4E图,详细说明本发明的一实施例中的幕罩式只读存储器的制造方法。
如图4A所示,在一半导体P型硅基底上形成一牺牲氧化物层(sacrificial oxide),如垫氧化物层(pad oxide)42,接着在垫氧化物层42上形成光阻层44,利用微影与蚀刻制造流程,在光阻层44上定义图案,去除多余的光阻层而形成开口对应于位线46延伸方向。
在本发明的另一实施例中,垫氧化物层42与光阻层44间还可先形成一抗反射层,作为底部抗反射层(Bottom anti-reflective coating,BARC),用以吸收微影照射光的光强度,降低多重反射与干涉。
接着参见图4B,以光阻层44为幕罩,进行第一型离子植入,以光阻层44所定义的图案为幕罩,于P型硅基底41上植入N型离子,如植入砷离子(As+)。
接着参见图4C,仍以光阻图案为幕罩,进行口袋型离子植入(pocketimplant),植入与第一型离子相反电性的第二型离子于半导体基底41中,如植入P型离子硼(B),其中,第二型离子的植入垂直深度大于第一型离子。
除了以特定角度进行口袋型离子植入外,在本发明的另一实施例中,第二型离子亦可由垂直方向植入基底41中,即入射角为0度角。而第二型离子的植入能量大于第一型离子,使第二型离子的植入深度大于第一型离子。
当完成离子植入程序后,则参见图4D,移除光阻层44与底部抗反射层42。接着移除垫氧化物层42,并进行热氧化制造流程以同时形成场氧化物层(field oxide)45、栅极氧化物(gate oxide)47、N型离子扩散区46与P型离子扩散区50。由于经过离子植入区域的晶格被破坏(amorphorizing),因此所述区域氧化速率较高而形成场氧化层45,因此不需预先生成氮化硅层作为幕罩隔离主动区域。
接着参见图4E,在半导体硅基底41上形成一栅极导电层48,在栅极导电层48上定义图案,以形成字符线区域(word lines)48。其中,此栅极导电层可以为多晶硅层(poly-silicon gate oxide)。
本发明的特点之一在于利用“垫氧化物层”,或“垫氧化物层/底部抗反射层”的组合,取代现有的“垫氧化物层/氮化硅层”的组合。也因此在完成离子植入后,节省了移除氮化硅层的步骤。而本发明的特点之二在于利用单一步骤,同时生成场氧化层与栅极氧化层,有效简化生产步骤。
本发明的优点在于简化幕罩式只读存储器的制造流程,不需预先形成氮化硅层,而直接利用离子植入后的晶格特性改变,在氧化制造流程中,即可同时形成场氧化层与栅极氧化层,取代以往需先形成场氧化层后,移除作为幕罩的氮化硅层后,才能进行栅极氧化层的生成。也因此,有效简化了半导体存储元件的生产流程,有效增进生产速率与节省生产成本。
虽然本发明以较佳实施例公开如上,然其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可做些许更动与润饰,因此本发明的保护范围以权利要求为准。
Claims (15)
1.一种半导体存储元件的制造方法,其特征在于,所述制造方法包括下列步骤:
形成一氧化物层于一半导体基底上;
于所述氧化物层上形成一光阻层;
在所述光阻层上定义图案并形成对应位线延伸方向的多个开口;
以所述光阻图案为幕罩,植入第一型离子于所述半导体基底中;
以所述光阻图案为幕罩,植入第二型离子于所述半导体基底中,所述第一型离子与所述第二型离子具有相反的电性,且所述第二型离子的植入深度大于第一型离子;
去除所述光阻图案与所述氧化物层;
以热氧化方式于所述半导体基底上同时形成一栅氧化层与一场氧化层;以及
沉积一栅极导电层于所述半导体基底上。
2.根据权利要求1所述的半导体存储元件的制造方法,其特征在于,还包括一步骤:形成一底部抗反射层于所述氧化物层与所述光阻层之间。
3.根据权利要求1所述的半导体存储元件的制造方法,其特征在于,所述的氧化物层为二氧化硅的垫氧化物层。
4.根据权利要求1所述的半导体存储元件的制造方法,其特征在于,所述第一型离子为N型离子,所述第二型离子为P型离子。
5.根据权利要求4所述的半导体存储元件的制造方法,其特征在于,所述第一型离子为砷离子,而所述第二型离子为硼离子。
6.根据权利要求1所述的半导体存储元件的制造方法,其特征在于,所述第二型离子的植入角度为0度角。
7.根据权利要求1所述的半导体存储元件的制造方法,其特征在于,所述的第二型离子的植入为口袋型离子植入。
8.根据权利要求1所述的半导体存储元件的制造方法,其特征在于,所述的栅极导电层为复晶硅层。
9.一种幕罩式只读存储器的制造方法,其特征在于,所述制造方法包括下列步骤:
依序形成一氧化物层与一底部抗反射层于一半导体基底上;
于所述底部抗反射层上形成一光阻层;
在所述光阻层上定义图案并形成对应位线延伸方向的多个开口;
以所述光阻图案为幕罩,植入第一型离子于所述半导体基底中;
以所述光阻图案为幕罩,植入第二型离子于所述半导体基底中,所述的第一型离子与所述第二型离子具有相反的电性,且所述第二型离子的深度大于第一型离子;
去除所述光阻图案与所述氧化物层;
以热氧化方式于所述半导体基底上同时形成一栅氧化层与一场氧化层;以及
沉积一栅极导电层于所述半导体基底上。
10.根据权利要求9所述的幕罩式只读存储器的制造方法,其特征在于,所述氧化物层为二氧化硅的垫氧化物层。
11.根据权利要求9所述的幕罩式只读存储器的制造方法,其特征在于,所述第一型离子为N型离子,所述第二型离子为P型离子。
12.根据权利要求11所述的幕罩式只读存储器的制造方法,其特征在于,所述第一型离子为砷离子,而所述第二型离子为硼离子。
13.根据权利要求9所述的幕罩式只读存储器的制造方法,其特征在于,所述的第二型离子的植入角度为0度角。
14.根据权利要求9所述的幕罩式只读存储器的制造方法,其特征在于,所述第二型离子的植入角度为口袋型离子植入。
15.根据权利要求9所述的幕罩式只读存储器的制造方法,具特征在于,所述栅极导电层为复晶硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02108135 CN1202571C (zh) | 2002-03-27 | 2002-03-27 | 半导体存储元件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02108135 CN1202571C (zh) | 2002-03-27 | 2002-03-27 | 半导体存储元件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1447419A true CN1447419A (zh) | 2003-10-08 |
CN1202571C CN1202571C (zh) | 2005-05-18 |
Family
ID=28048490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02108135 Expired - Fee Related CN1202571C (zh) | 2002-03-27 | 2002-03-27 | 半导体存储元件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1202571C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101661879B (zh) * | 2008-08-25 | 2010-12-15 | 上海华虹Nec电子有限公司 | 带隧穿氧化层的存储器件制备中隧穿氧化层的制备方法 |
CN102148200A (zh) * | 2010-02-09 | 2011-08-10 | 中芯国际集成电路制造(上海)有限公司 | 形成存储器有源层图案的方法 |
CN104810271A (zh) * | 2014-01-26 | 2015-07-29 | 北大方正集团有限公司 | 场氧化层的形成方法 |
-
2002
- 2002-03-27 CN CN 02108135 patent/CN1202571C/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101661879B (zh) * | 2008-08-25 | 2010-12-15 | 上海华虹Nec电子有限公司 | 带隧穿氧化层的存储器件制备中隧穿氧化层的制备方法 |
CN102148200A (zh) * | 2010-02-09 | 2011-08-10 | 中芯国际集成电路制造(上海)有限公司 | 形成存储器有源层图案的方法 |
CN102148200B (zh) * | 2010-02-09 | 2013-12-11 | 中芯国际集成电路制造(上海)有限公司 | 形成存储器有源层图案的方法 |
CN104810271A (zh) * | 2014-01-26 | 2015-07-29 | 北大方正集团有限公司 | 场氧化层的形成方法 |
CN104810271B (zh) * | 2014-01-26 | 2017-09-15 | 北大方正集团有限公司 | 场氧化层的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1202571C (zh) | 2005-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0171234B1 (ko) | 비휘발성 메모리셀 및 그 제조방법 | |
EP1204989B1 (en) | Nand type flash memory device | |
US5783471A (en) | Structure and method for improved memory arrays and improved electrical contacts in semiconductor devices | |
US5068697A (en) | Semiconductor memory which is protected from erasure by light shields | |
US5470773A (en) | Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch | |
KR101059234B1 (ko) | 비트라인 단락없는 메모리 디바이스를 위한 하드 마스크 공정 | |
US6940120B2 (en) | Non-volatile semiconductor memory device and method of fabricating thereof | |
CN1097307C (zh) | 半导体器件的制造方法 | |
US7439575B2 (en) | Protection against in-process charging in silicon-oxide-nitride-oxide-silicon (SONOS) memories | |
US5913120A (en) | Process for fabricating integrated devices including nonvolatile memories and transistors with tunnel oxide protection | |
JPH077093A (ja) | フラッシュeepromの不揮発性メモリセルと回路トランジスタの製造方法 | |
CN1202571C (zh) | 半导体存储元件的制造方法 | |
CN1131559C (zh) | 快闪存储器分离栅极结构的制造方法 | |
US6723649B2 (en) | Method of fabricating a semiconductor memory device | |
KR950009282B1 (ko) | 워드선 분기시의 금속 콘택 형성 방법 | |
US6528840B1 (en) | Semiconductor device | |
CN1898792A (zh) | 无触点的闪存存储器阵列 | |
CN1479376A (zh) | 存储器件的结构及其制造方法 | |
KR100655277B1 (ko) | 낸드형 플래시 메모리에서 공통 소오스 라인 형성 방법 | |
KR20020086650A (ko) | 비휘발성 메모리 디바이스들을 위한 이중 스페이서 공정 | |
CN1218385C (zh) | 一种嵌入式存储器的制作方法 | |
US20020053708A1 (en) | Non-volatile memory device used for non-overlapping implant and device fabricating method | |
KR950011030B1 (ko) | 반도체 장치의 이이피롬 제조방법 | |
KR100466191B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
KR940008731B1 (ko) | 불휘발성 메모리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050518 Termination date: 20210327 |
|
CF01 | Termination of patent right due to non-payment of annual fee |