CN101661879B - 带隧穿氧化层的存储器件制备中隧穿氧化层的制备方法 - Google Patents
带隧穿氧化层的存储器件制备中隧穿氧化层的制备方法 Download PDFInfo
- Publication number
- CN101661879B CN101661879B CN2008100437338A CN200810043733A CN101661879B CN 101661879 B CN101661879 B CN 101661879B CN 2008100437338 A CN2008100437338 A CN 2008100437338A CN 200810043733 A CN200810043733 A CN 200810043733A CN 101661879 B CN101661879 B CN 101661879B
- Authority
- CN
- China
- Prior art keywords
- tunnel oxide
- tunneling oxide
- preparation
- oxide layer
- oxide layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种带隧穿氧化层的存储器器件制备中隧穿氧化层的制备方法，其通过使用可显影的抗反射层取代现有工艺中的普通抗反射层，使制造工艺大幅度简化，降低成本。同时由于无干法刻蚀过程，对于光刻胶的厚度无要求，因此可以大大降低所使用的光刻胶厚度，降低后续湿法刻蚀时隧穿氧化层的高宽比，提高湿法工艺对小尺寸的隧穿氧化孔的刻蚀能力。
Description
技术领域
本发明涉及一种带有隧穿氧化层的存储器件制备中隧穿氧化层的制备方法。
背景技术
带有隧穿氧化层的半导体器件(如CMOS器件)是存储器器件中常用的一种结构，其结构如图1所示。隧穿氧化层的形状，大小和厚度和存储器器件的基本读写能力直接相关。同时隧穿氧化层的关键尺寸直接制约了器件的大小和所占面积。
现有的隧穿氧化层的制备方法主要有两种。对于尺寸较大的器件，直接使用对氧化层粘附力好的G线，I线光刻胶进行光刻，然后进行氧化层的湿法刻蚀。对于尺寸很小的器件，通常需要使用抗反射层加上KrF/ArF光刻胶的光刻工艺来提高分辨率，得到更小尺寸的隧穿氧化层图形，然后使用干法刻蚀打开隧穿氧化层图形区域的抗反射层，并停在氧化层上，最后用湿法刻蚀对氧化层进行刻蚀，其流程如图2所示。
在现有的小尺寸的隧穿氧化层的制造工艺中，同时使用了干法刻蚀，湿法刻蚀，工艺步骤比较繁琐且成本较高，制造周期长。同时由于光刻胶需要在抗反射层的干法刻蚀时作为干法刻蚀的掩膜层，其厚度不能太薄，从而制约了光刻工艺的分辨率。另一方面，由于整体的光刻胶加上抗反射层的厚度很高，对于小尺寸的隧穿氧化层图形来说，高宽比较大，导致后续的湿法刻蚀工艺中，由于表面张力的原因，工艺控制不好。
发明内容
本发明要解决的技术问题是提供一种工艺控制相对容易的隧穿氧化层的制备方法。
为解决上述技术问题，本发明的带隧穿氧化层的存储器件制备中隧穿氧化层的制备方法，包括如下步骤：
1)衬底氧化生成第一层氧化层；
2)在第一层氧化层上淀积可显影的抗反射材料作为衬底反射层；
3)涂光刻胶，光刻显影后，隧穿氧化层区域的光刻胶和抗反射层被去除；
4)湿法刻蚀第一层氧化层至衬底，所述隧穿氧化层区域被去除，后去除剩余的光刻胶和可显影的抗反射层；
5)进行第二次氧化处理，形成栅氧化层，在所述隧穿氧化层区域生成隧穿氧化层。
本发明的隧穿氧化层的制备方法是通过使用可显影的抗反射层取代现有工艺中的普通抗反射层，使制造工艺大幅度简化，降低成本。同时由于无干法刻蚀过程，对于光刻胶的厚度无要求，因此可以大大降低所使用的光刻胶厚度，降低后续湿法刻蚀时隧穿氧化层的高宽比，提高湿法工艺对小尺寸的隧穿氧化孔的刻蚀能力。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为带隧穿氧化层的存储器CMOS器件的基本结构；
图2为现有的制备流程示意图；
图3为本发明的制备方法的流程示意图；
图4为本发明的制备方法中实施步骤3后的结构示意图。
具体实施方式
本发明的制备方法中，使用了可显影的抗反射材料作为抗反射层，其在光刻之后能被显影液去除。本发明的制备流程(见图3)具体为：
1、在完成前道处理流程的硅衬底上氧化，生成第一层氧化层，制备该第一层氧化层的工艺参数与现有工艺中相同，其厚度也与现有工艺中一致。
2、在第一层氧化层上淀积可显影的抗反射材料作为抗反射层，该可显影的抗反射材料为一种高分子有机聚合物。其除了具有作为抗反射层的通用特性外，还具有如下特征：1)溶解于某些有机溶液，可以进行旋涂；2)折射率较高，一般在1.5～2.3以上，同时对248nm和193nm波长具有一定吸收，吸收系数k>0。可用作本发明中的可显影的抗反射材料可分两类：一类是本身性质不受曝光影响，可直接被现有的通用显影液直接溶解，因此在光刻胶被曝光区域，可直接溶解，在显影中被去除；另一类为本身不溶解于显影液，但会在酸性条件下分解后溶解于显影液，因此在光刻胶被曝光区域，受曝光后产生的光酸影响产生分解，然后溶解，在显影中被去除。现有生产能显影的抗反射材料的有Brew science，AZ，Fuji Film，Rohm&Haas等一些国外化学材料厂商。
3、在抗反射层上涂光刻胶，而后用隧穿氧化层的光刻版进行光刻，显影，隧穿氧化层区域的光刻胶和可显影的抗反射材料被去除(见图4)，该步骤中光刻胶的厚度可设定为一较小的值，可为常规使用的光刻胶厚度减去抗反射层的厚度。光刻中使用248nm、193nm或193nm以下的曝光光源。
4、用湿法刻蚀曝露出来的第一层氧化层至硅衬底，后去除剩余的光刻胶和可显影的抗反射层。可用常规的氧化层湿法刻蚀工艺。
5、进行第二次氧化处理，即在第一层氧化层上淀积又一氧化层，形成栅氧化层，同时在隧穿氧化层区域生成隧穿氧化层，该过程与现有常规工艺中相同。
Claims (2)
1.一种带隧穿氧化层的存储器器件制备中隧穿氧化层的制备方法，其特征在于，包括如下步骤：
1)衬底氧化生成第一层氧化层；
2)在第一层氧化层上淀积可显影的抗反射材料作为衬底抗反射层；
3)涂光刻胶，光刻显影后，隧穿氧化层区域的光刻胶和抗反射层被去除；
4)湿法刻蚀第一层氧化层至衬底去除所述隧穿氧化层区域的第一层氧化层，后去除剩余的光刻胶和可显影的抗反射层；
5)进行第二次氧化处理，形成栅氧化层，且在所述隧穿氧化层区域生成隧穿氧化层。
2.按照权利要求1所述的制备方法，其特征在于：所述可显影的抗反射材料能溶解于显影液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100437338A CN101661879B (zh) | 2008-08-25 | 2008-08-25 | 带隧穿氧化层的存储器件制备中隧穿氧化层的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100437338A CN101661879B (zh) | 2008-08-25 | 2008-08-25 | 带隧穿氧化层的存储器件制备中隧穿氧化层的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101661879A CN101661879A (zh) | 2010-03-03 |
| CN101661879B true CN101661879B (zh) | 2010-12-15 |
Family
ID=41789808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100437338A Active CN101661879B (zh) | 2008-08-25 | 2008-08-25 | 带隧穿氧化层的存储器件制备中隧穿氧化层的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101661879B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1447419A (zh) * | 2002-03-27 | 2003-10-08 | 旺宏电子股份有限公司 | 半导体存储元件的制造方法 |
-
2008
- 2008-08-25 CN CN2008100437338A patent/CN101661879B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1447419A (zh) * | 2002-03-27 | 2003-10-08 | 旺宏电子股份有限公司 | 半导体存储元件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101661879A (zh) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103365078B (zh) | 双敏感光刻胶的方法和组成 | |
| US7678527B2 (en) | Methods and compositions for providing photoresist with improved properties for contacting liquids | |
| JP5075598B2 (ja) | 半導体素子の微細パターン形成方法 | |
| EP2240828B1 (en) | Exposure photolithography methods using photoresist compositions | |
| CN104007623B (zh) | 正色调有机溶剂显像的化学增强抗蚀剂 | |
| US9316916B2 (en) | Method to mitigate resist pattern critical dimension variation in a double-exposure process | |
| CN108807150A (zh) | 半导体装置的制作方法 | |
| US8822347B2 (en) | Wet soluble lithography | |
| US20140273513A1 (en) | Resist composition and manufacturing method of semiconductor device | |
| KR100581450B1 (ko) | 심자외선포토리소그래피프로세스 | |
| JP4755529B2 (ja) | フォトレジスト層に画像を形成する方法、及び上塗り層材料 | |
| JP2002064059A (ja) | 半導体素子の微細パターンの形成方法 | |
| CN101661879B (zh) | 带隧穿氧化层的存储器件制备中隧穿氧化层的制备方法 | |
| CN102122633B (zh) | 制作接触孔的方法 | |
| KR20170083826A (ko) | 포토 레지스트 조성물 및 이를 이용한 반도체 장치의 제조 방법 | |
| JP2009139695A (ja) | 半導体装置の製造方法 | |
| JPH10301268A (ja) | 反射防止膜材料 | |
| KR102668037B1 (ko) | 패턴 형성 방법 | |
| JP2006039129A (ja) | 液浸露光用積層構造、液浸露光方法、電子装置の製造方法及び電子装置 | |
| KR100599076B1 (ko) | 포토레지스트 조성물 및 이를 이용한 패턴 형성 방법 | |
| CN101430501B (zh) | 一种修正光刻胶图形的方法 | |
| US7998658B2 (en) | Pattern forming method | |
| US6281130B1 (en) | Method for developing ultra-thin resist films | |
| JP2768139B2 (ja) | 半導体装置の製造方法 | |
| JP2002305135A (ja) | レジストパターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI |
|
| CP03 | Change of name, title or address |
Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |