CN102122633B - 制作接触孔的方法 - Google Patents

制作接触孔的方法 Download PDF

Info

Publication number
CN102122633B
CN102122633B CN 201010022612 CN201010022612A CN102122633B CN 102122633 B CN102122633 B CN 102122633B CN 201010022612 CN201010022612 CN 201010022612 CN 201010022612 A CN201010022612 A CN 201010022612A CN 102122633 B CN102122633 B CN 102122633B
Authority
CN
China
Prior art keywords
hard mask
layer
mask layer
figuratum
pattern material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010022612
Other languages
English (en)
Other versions
CN102122633A (zh
Inventor
张力群
覃柳莎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010022612 priority Critical patent/CN102122633B/zh
Publication of CN102122633A publication Critical patent/CN102122633A/zh
Application granted granted Critical
Publication of CN102122633B publication Critical patent/CN102122633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种制作接触孔的方法,包括下列步骤:提供一前端器件层;在前端器件层上面形成结构层;在结构层上面形成第一硬掩膜层;在第一硬掩膜层上面形成第二硬掩膜层;在第二硬掩膜层上面形成光刻胶层;以光刻胶层为掩膜,刻蚀第二硬掩膜层,从而将光刻胶层的图案转移到所述第二硬掩膜层上;去除具有所需图案的光刻胶层;在第一硬掩膜层以及第二硬掩膜层上形成一层反图案材料层;去除部分反图案材料层直至露出第二硬掩膜层,使反图案材料层的顶部与第二硬掩膜层的顶部平齐,形成具有图案的反图案材料层;去除第二硬掩膜层;将反图案材料层的图案转移到第一硬掩膜层上以及结构层上,形成接触孔;去除反图案材料层以及第一硬掩膜层。

Description

制作接触孔的方法
技术领域
本发明涉及半导体制造工艺,特别涉及制作接触孔的方法。
背景技术
随着半导体制造技术越来越精密,集成电路也发生重大的变革,使得计算机的运算性能和存储容量突飞猛进,并带动周边产业迅速发展。而半导体产业也如同摩尔定律所预测的以每18个月增加一倍晶体管数目在集成电路上的速度发展着,同时半导体工艺也已经从1999年的0.18微米、2001年的0.13微米、2003年的90纳米(0.09微米),进入到2005年65纳米(0.065微米)并朝45纳米以至32纳米迈进。因此,伴随着半导体工艺的进步和微电子元件的微小化,单一芯片上的半导体元件的密度越来越大,相对地元件之间的间隔也越来越小,这使得接触孔刻蚀工艺的制作难度越来越高。
现有技术中制作接触孔的方法,利用光刻胶层作为刻蚀下方介电层的刻蚀掩膜。而在45纳米节点的工艺下,接触孔刻蚀的间距(即两邻近接触孔中心点间的距离)必须小于155纳米,而且显影后的关键尺寸必须为大约70~80纳米。制作接触孔时所用到的光刻技术正面临着挑战,采用1.35NA(数值孔径)的镜头,浸没式光刻以及EUV的较短波长的光源已经受到工艺上的限制。因此,出现了一种新的工艺,即采用双图案技术以避免瑞利缩放的局限性来制作通孔的方法。
美国专利US6569761公开了一种应用在32纳米节点中制作接触孔的方法,即光刻胶两次曝光并显影后,在光刻胶上涂敷一层反图案材料层,然后进行回蚀反图案材料层等工艺以得到接触孔。具体工艺流程如图1A至1D所示。
如图1A所示,提供一前端器件层101,在前端器件层101上形成一层硬掩膜层102,材料可以选择为含碳物质层,以旋涂的方式形成于前端器件层101上。接着在掩膜层102上形成一层底部抗反射层103,最后在底部抗反射层103上形成一层光刻胶层104。如图1B所示,提供一具有图案的第一光罩(未示出)以及具有图案的第二光罩(未示出),经过曝光显影后,形成具有图案的光刻胶,即为光刻胶层104’。如图1C所示,在光刻胶层104’上旋涂一层反图案材料层105。如图1D所示,回蚀反图案材料层105使该层的上部与光刻胶层104’的上部平齐。如图1E所示,采用湿法刻蚀法去除光刻胶层104’。如图1F所示,以反图案材料层105为掩膜依次刻蚀底部抗反射层103以及硬掩膜层102,形成接触孔106A与106B。接着,去除反图案材料层105和底部抗反射层103,剩下具有接触孔图案的硬掩膜层102’,用以将接触孔图案转移到前端器件层101上。
但是这种方法有一定的缺陷性,即在光刻胶在曝光显影后会有一定程度的倒塌,造成图案转移的不精确,即不能精确地制作出所有需要的接触孔。图2示意性地示出了这种光刻胶倒塌的现象,如图2所示,光刻胶201倒塌。造成这种缺陷的原因有两种,第一种是由于在形成具有图案的光刻胶层104’时,由于所需要制作的接触孔关键尺寸较小,形成接触孔形状的光刻胶与底部抗反射层的接触面积过小、附着力过弱造成的光刻胶倒塌。第二种原因是由于在旋涂形成反图案材料层105时,光刻胶层104’由于离心力的作用,造成一定程度的倒塌。光刻胶图案的倒塌,使得一部分通孔不能如预期制作出来,降低了半导体器件的良品率,并且还需要人为地进行返工,延长了制作周期,增加了制作成本。
因此,需要一种方法,能够有效解决光刻胶图案倒塌的问题,以提高器件的良品率,缩短制作周期,降低制作成本。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有的制作接触孔时产生的上述问题,本发明提供了一种制作半导体器件中的接触孔的方法,所述方法包括下列步骤:提供一前端器件层;在所述前端器件层上面形成需要在其中制作接触孔的结构层;在所述结构层上面形成第一硬掩膜层;在所述第一硬掩膜层上面形成第二硬掩膜层;在所述第二硬掩膜层上面形成一层具有所需图案的光刻胶层;以所述具有所需图案的光刻胶层为掩膜,刻蚀所述第二硬掩膜层,从而将所述光刻胶层的图案转移到所述第二硬掩膜层上,形成具有图案的第二硬掩膜层;去除所述具有所需图案的光刻胶层;在所述第一硬掩膜层以及所述具有图案的第二硬掩膜层上形成一层反图案材料层,所述反图案材料层的顶部高于所述具有图案的第二硬掩膜层的顶部;去除部分反图案材料层,直至露出所述具有图案的第二硬掩膜层为止,使所述反图案材料层的顶部与所述具有图案的第二硬掩膜层的顶部平齐,形成具有图案的反图案材料层;去除所述具有图案的第二硬掩膜层,使所述具有图案的反图案材料层中对应所述具有图案的第二硬掩膜层的位置形成开口;以所述具有图案的反图案材料层为掩膜,刻蚀所述第一硬掩膜层以及所述结构层,从而将所述反图案材料层的图案转移到所述第一硬掩膜层上以及所述结构层上,形成所述接触孔;去除所述反图案材料层以及所述第一硬掩膜层。
优选地,还包括步骤,
在所述第二硬掩膜层和所述光刻胶层之间形成底部抗反射层并对其进行刻蚀。
优选地,所述第一硬掩膜层和/或所述第二硬掩膜层是SiO2、SiON或者无定形碳。
优选地,所述反图案材料层是硅玻璃或者Si-BARC。
优选地,所述去除部分反图案材料层的方法是回蚀方法,所述回蚀方法采用干法刻蚀所采用的源气体CF4
优选地,所述去除部分反图案材料层的方法是回蚀方法,所述回蚀方法采用湿法刻蚀所采用的HF溶液或者H3PO4溶液。
优选地,所述刻蚀所述第二硬掩膜层、所述去除所述具有图案的第二硬掩膜层、所述刻蚀所述第一硬掩膜层以及所述去除所述第一硬掩膜层采用干刻蚀法,所述干刻蚀法采用的源气体是CF4、CHF3、C4F6、C5F8以及C4F8中的任一一种或者这几种气体的混合气体。
优选地,所述刻蚀所述第二硬掩膜层、所述去除所述具有图案的第二硬掩膜层、所述刻蚀所述第一硬掩膜层以及所述去除所述第一硬掩膜层采用湿法刻蚀,所述湿法刻蚀所采用的溶液是HF或者H3PO4溶液。
根据本发明制作的接触孔的方法,能够有效解决在制作接触孔时光刻胶图案倒塌的问题,以提高器件的良品率,缩短制作周期,降低制作成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1A至图1F是传统的双图案制作接触孔的剖面示意图;
图2是光刻胶倒塌剖面示意图;
图3A至图3G是根据本发明的采用两层硬掩膜层制作接触孔的剖面示意图;
图4的流程图示出了制作根据本发明实施例的采用两层硬掩膜层制作接触孔的工艺流程。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明,将在下列的描述中提出详细的步骤,以便说明本发明是如何利用两层硬掩膜制作接触孔以便解决光刻胶层倒塌的问题。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
为了克服半导体工艺中光刻胶倒塌的缺陷,本发明提出了一种利用两层硬掩膜层来转移图案制作接触孔的方法克服这一问题。参照图3A至图3G,示出根据本发明的制作接触孔的制作工艺流程中各个步骤的剖视图。
首先,如图3A所示,提供一前端器件层301,材料可以选择为单晶硅。在前端器件层301上形成需要在其中制作接触孔的结构层302,厚度为4000~5000埃。例如高应力氮化层(未示出),材料可以选择为厚度为400~500埃的TiN以及形成于高应力氮化层之上的厚度为4000~5000埃的磷硅酸玻璃层。接着,在结构层302上面以CVD方式形成第一硬掩膜层303,材料可以选择为SiO2、SiON或者含碳的物质,例如无定形碳,厚度大约为1000~1300埃。然后,在第一硬掩膜层303上面以CVD方式形成第二硬掩膜层304,材料可以选择为SiO2、SiON或者含碳的物质,例如无定形碳,厚度大约为1000~1300埃。接着在第二硬掩膜层上面涂敷一层底部抗反射层305,厚度大约为1000~2000埃。然后,在底部抗反射层305上面涂敷一层光刻胶层306A,厚度大约为2000~3000埃。
接着,如图3B所示,采用光刻显影的方式形成具有所需图案的光刻胶层306B,接触孔图案可以是例如为矩形或者圆形等的任意图形。以光刻胶层306B为掩膜,刻蚀底部抗反射层305以及第二硬掩膜层304,形成具有图案的底部抗反射层305’以及第二硬掩膜层304’。刻蚀方式可以是干刻蚀法,如采用CF4、CHF3、C4F6、C5F8以及C4F8中的任一一种或者这几种气体的混合气体作为源气体进行刻蚀;也可以采用湿法刻蚀法刻蚀第二硬掩膜层,如利用HF或者H3PO4溶液进行湿法刻蚀。
接下来,如图3C所示,以灰化的方式去除光刻胶层306B,再用湿法刻蚀法去除具有图案的的底部抗反射层305’。
然后,如图3D所示,在第一硬掩膜层303以及具有图案的第二硬掩膜层304’上以旋涂方式涂敷一层反图案材料层307,反图案材料层307的顶部高于第二硬掩膜层304’的顶部,材料可以是但不限于硅玻璃或者含硅的底部抗反射涂层(Si-BARC)。其中Si-BARC材料的分子通式例如:
Figure G2010100226122D00051
这种Si-BARC材料不仅能够很好地控制反射和作为转移图案的掩膜层,而且能够消除“吃胶”现象。去除第二硬掩膜层304’顶部之上的部分反图案材料层307,直至露出所述具有图案的第二硬掩膜层304’为止,使所述反图案材料层307的顶部与所述具有图案的第二硬掩膜层的304’顶部平齐,形成具有图案的反图案材料层307。去除部分反图案材料层307的方法可以是回蚀方法。回蚀方法可以采用干法刻蚀回蚀反图案材料层307,如可以采用CF4气体作为源气体进行刻蚀,也可以采用湿法刻蚀回蚀反图案材料层307,如采用HF溶液或者H3PO4溶液等,形成具有图案的反图案材料层。
接下来,如图3E所示,采用湿法刻蚀,例如采用HF溶液或者H3PO4溶液,或者采用干法刻蚀,例如采用CF4、CHF3、C4F6、C5F8以及C4F8中的任一一种或者这几种气体的混合气体作为源气体进行刻蚀,用以去除具有图案的第二硬掩膜层304’,使具有图案的反图案材料层307中对应第二硬掩膜层304’的位置形成开口。
接着,如图3F所示,以具有图案的反图案材料层307为掩膜,刻蚀第一硬掩膜层303、结构层302,形成接触孔308A与308B。
最后,如图3G所示,采用干刻蚀法去除具有图案的反图案材料层307,可以选择CF4作为刻蚀气体对具有图案的反图案材料层307进行刻蚀去除。然后,可根据第一硬掩膜层303的材料采用以CHF3、CF4、CH2F2、CH3F其中的任一一种或者这几种气体的混合物作为源气体对其进行干刻蚀,也可以用HF或者H3PO4对第一硬掩膜层303进行湿法刻蚀,以去除第一硬掩膜层303。至此,完成对结构层302的接触孔的制作。
根据本发明的制作接触孔的方法,可以用于形成关键尺寸非常小的接触孔,如可以应用在32纳米节点中。而且即使接触孔的关键尺寸很小,也能够避免光刻胶的倒塌,精确地转移图案以形成的接触孔。这是由于,第一硬掩膜层与第二硬掩膜层之间的附着力远大于光刻胶与底部抗反射层之间的附着力,这样即使第一硬掩膜层与第二硬掩膜层的接触面积较小,在形成具有接触孔图案的第二硬掩膜层时第二硬掩膜层不易倒塌。同样,在旋涂反图案材料层时,即使有离心力的作用,第二硬掩膜层也可较牢固地保留在原位不倒塌。
图4的流程图示出了制作根据本发明实施例的采用两个硬掩膜层来制作接触孔的工艺流程。在步骤401中,提供一前端器件层,在前端器件层上形成需要制作接触孔的结构层,在结构层上面形成第一硬掩膜层,然后在第一硬掩膜层上面形成第二硬掩膜层,接着在第二硬掩膜层上面涂敷一层底部抗反射层,然后在底部抗反射层上面涂敷一层光刻胶层。在步骤402中,采用光刻显影的方式形成具有所需图案的光刻胶层,以具有所需图案的光刻胶层为掩膜,刻蚀底部抗反射层以及第二硬掩膜层,形成具有所需图案的底部抗反射层以及具有所需图案的第二硬掩膜层。在步骤403中,以灰化的方式去除光刻胶层,再用湿法刻蚀法去除具有图案的底部抗反射层。在步骤404中,在第一硬掩膜层以及具有图案的第二硬掩膜层上涂敷一层反图案材料层,反图案材料的顶部高于具有图案的第二硬掩膜层的顶部,并对反图案材料层回蚀直至露出具有图案的第二硬掩膜层,以使反图案材料层的顶部与具有图案的第二硬掩膜层的顶部平齐,形成具有图案的反图案材料层。在步骤405中,去除具有图案的第二硬掩膜层,使反图案材料层中对应第二硬掩膜层的位置形成开口。在步骤406中,以具有图案的反图案材料层为掩膜,刻蚀第一硬掩膜层、结构层,形成接触孔。在步骤407中,去除具有图案的反图案材料层以及第一硬掩膜层,完成对结构层的接触孔的制作。
根据如上所述的实施例制造的采用两层硬掩膜层制作接触孔的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路,如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件,如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品,如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中,尤其是射频产品中。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种制作接触孔的方法,所述方法包括下列步骤,
提供一前端器件层;
在所述前端器件层上面形成需要在其中制作接触孔的结构层;
在所述结构层上面形成第一硬掩膜层;
在所述第一硬掩膜层上面形成第二硬掩膜层;
在所述第二硬掩膜层上面形成一层具有所需图案的光刻胶层;
以所述具有所需图案的光刻胶层为掩膜,刻蚀所述第二硬掩膜层,从而将所述光刻胶层的图案转移到所述第二硬掩膜层上,形成具有图案的第二硬掩膜层;
去除所述具有所需图案的光刻胶层;
在所述第一硬掩膜层以及所述具有图案的第二硬掩膜层上形成一层反图案材料层,所述反图案材料层的顶部高于所述具有图案的第二硬掩膜层的顶部;
去除部分反图案材料层,直至露出所述具有图案的第二硬掩膜层为止,使所述反图案材料层的顶部与所述具有图案的第二硬掩膜层的顶部平齐,形成具有图案的反图案材料层;
去除所述具有图案的第二硬掩膜层,使所述具有图案的反图案材料层中对应所述具有图案的第二硬掩膜层的位置形成开口;
以所述具有图案的反图案材料层为掩膜,刻蚀所述第一硬掩膜层以及所述结构层,从而将所述反图案材料层的图案转移到所述第一硬掩膜层上以及所述结构层上,形成所述接触孔;
去除所述反图案材料层以及所述第一硬掩膜层。
2.如权利要求1所述的方法,其特征在于,还包括步骤,
在所述第二硬掩膜层和所述光刻胶层之间形成底部抗反射层并对其进行刻蚀。
3.如权利要求1所述的方法,其特征在于,所述第一硬掩膜层和/或所述第二硬掩膜层是SiO2、SiON或者无定形碳。
4.如权利要求1所述的方法,其特征在于,所述反图案材料层是硅玻璃或者Si-BARC。
5.如权利要求1所述的方法,其特征在于,所述去除部分反图案材料层的方法是回蚀方法,所述回蚀方法采用干法刻蚀所采用的源气体CF4
6.如权利要求1所述的方法,其特征在于,所述去除部分反图案材料层的方法是回蚀方法,所述回蚀方法采用湿法刻蚀所采用的HF溶液或者H3PO4溶液。
7.如权利要求1所述的方法,其特征在于,所述刻蚀所述第二硬掩膜层、所述去除所述具有图案的第二硬掩膜层、所述刻蚀所述第一硬掩膜层以及所述去除所述第一硬掩膜层采用干刻蚀法,所述干刻蚀法采用的源气体是CF4、CHF3、C4F6、C5F8以及C4F8中的任一一种或者这几种气体的混合气体。
8.如权利要求1所述的方法,其特征在于,所述刻蚀所述第二硬掩膜层、所述去除所述具有图案的第二硬掩膜层、所述刻蚀所述第一硬掩膜层以及所述去除所述第一硬掩膜层采用湿法刻蚀,所述湿法刻蚀所采用的溶液是HF或者H3PO4溶液。
CN 201010022612 2010-01-08 2010-01-08 制作接触孔的方法 Active CN102122633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010022612 CN102122633B (zh) 2010-01-08 2010-01-08 制作接触孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010022612 CN102122633B (zh) 2010-01-08 2010-01-08 制作接触孔的方法

Publications (2)

Publication Number Publication Date
CN102122633A CN102122633A (zh) 2011-07-13
CN102122633B true CN102122633B (zh) 2013-06-12

Family

ID=44251151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010022612 Active CN102122633B (zh) 2010-01-08 2010-01-08 制作接触孔的方法

Country Status (1)

Country Link
CN (1) CN102122633B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225942B (zh) * 2014-06-27 2018-06-29 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN108550520A (zh) * 2018-04-27 2018-09-18 武汉新芯集成电路制造有限公司 一种改善存储区浅槽线平整度的方法
CN111435651B (zh) * 2019-01-11 2024-02-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113517182A (zh) * 2021-06-29 2021-10-19 上海华力集成电路制造有限公司 硬掩膜层的图形结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971424A (zh) * 2005-07-30 2007-05-30 三星电子株式会社 半导体结构及使用其形成光刻胶图形和半导体图形的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521316B (en) * 2000-11-09 2003-02-21 Macronix Int Co Ltd Manufacturing method for reducing critical dimensions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971424A (zh) * 2005-07-30 2007-05-30 三星电子株式会社 半导体结构及使用其形成光刻胶图形和半导体图形的方法

Also Published As

Publication number Publication date
CN102122633A (zh) 2011-07-13

Similar Documents

Publication Publication Date Title
US7776750B2 (en) Semiconductor device and method for forming a pattern in the same with double exposure technology
US9406775B1 (en) Method for creating self-aligned compact contacts in an IC device meeting fabrication spacing constraints
JP5254049B2 (ja) パターン形成方法及び半導体装置の製造方法
KR20160098183A (ko) Beol(back end of line) 상호접속의 제조시의 오버레이 개선을 위한 대각선 하드마스크
KR20140041344A (ko) 패턴 형성 방법
US20110256723A1 (en) Method for forming semiconductor device
CN102122113A (zh) 光刻方法
KR101169164B1 (ko) 반도체 소자의 형성 방법
CN102122633B (zh) 制作接触孔的方法
US8183599B2 (en) Semiconductor device with interface circuit and method of configuring semiconductor devices
KR102492056B1 (ko) 포토레지스트의 확산 및 용해도 스위치 메커니즘을 분리하는 수단
TW201104741A (en) Discontinuous thin semiconductor wafer surface features
US20240126174A1 (en) Lithography
CN107424958B (zh) 制造鳍的方法和包括鳍的半导体器件
JP2002367925A (ja) 半導体装置の製造方法
US9627389B1 (en) Methods to form merged spacers for use in fin generation in IC devices
JP2009302143A (ja) 半導体装置の製造方法
JP2004356469A (ja) 半導体集積回路装置の製造方法
TWI473205B (zh) 接觸窗開口的形成方法
US7851137B2 (en) Method of manufacturing semiconductor device
KR101076794B1 (ko) 반도체 소자의 형성방법
CN112701119A (zh) 一种sram及其形成方法和电子装置
CN112701120A (zh) 一种sram及其形成方法和电子装置
TWI822307B (zh) 製作選擇閘與字元線的雙重圖案方法
KR20110114046A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130107

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant