JP5254049B2 - パターン形成方法及び半導体装置の製造方法 - Google Patents

パターン形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5254049B2
JP5254049B2 JP2009003910A JP2009003910A JP5254049B2 JP 5254049 B2 JP5254049 B2 JP 5254049B2 JP 2009003910 A JP2009003910 A JP 2009003910A JP 2009003910 A JP2009003910 A JP 2009003910A JP 5254049 B2 JP5254049 B2 JP 5254049B2
Authority
JP
Japan
Prior art keywords
pattern
boundary layer
mask material
forming
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009003910A
Other languages
English (en)
Other versions
JP2009218574A5 (ja
JP2009218574A (ja
Inventor
英民 八重樫
悟 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009003910A priority Critical patent/JP5254049B2/ja
Priority to TW098104546A priority patent/TWI404141B/zh
Priority to US12/370,768 priority patent/US8273661B2/en
Priority to KR1020090011979A priority patent/KR101000947B1/ko
Publication of JP2009218574A publication Critical patent/JP2009218574A/ja
Publication of JP2009218574A5 publication Critical patent/JP2009218574A5/ja
Priority to US13/591,281 priority patent/US20120312472A1/en
Application granted granted Critical
Publication of JP5254049B2 publication Critical patent/JP5254049B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施す際に使用するマスクを形成するためのパターン形成方法及び半導体装置の製造方法に関する。
従来から、半導体装置等の製造工程においては、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。このようなエッチング処理工程では、フォトレジストを用いたフォトリソグラフィー工程によって、マスクを形成することが行われている。
このようなフォトリソグラフィー工程では、形成するパターンの微細化に対応するため、種々の技術が開発されている。その一つとして、所謂ダブルパターニングがある。このダブルパターニングは、フォトレジストを塗布、露光、現像して第１パターン形成する第１リソグラフィー工程と、この第１リソグラフィー工程の後に再度フォトレジストを塗布、露光、現像して第２パターン形成する第２リソグラフィー工程の２段階のパターニングを行うことによって、１回のパターニングでマスクを形成する場合より微細な間隔のマスクを形成できるようにしたものである（例えば、特許文献１参照。）。
米国特許第７０６４０７８号明細書
上記したとおり、ダブルパターニング技術では、２回のリソグラフィー工程における２回の露光工程を有する。このため、工程が複雑になり、半導体装置の製造コストが増大するという課題と、２回目の露光工程における１回目の露光工程に対する位置決めを高精度で行うことが難しく、高精度なパターニングの実現が困難であるという課題があった。
本発明は、上記の従来の事情に対処してなされたもので、２回目の露光工程を必要とせずに、微細なパターンを高精度で形成することができ、従来に比べて工程の簡略化と半導体装置の製造コストの低減を図ることのできるパターン形成方法及び半導体装置の製造方法を提供しようとするものである。
請求項１の発明は、基板上の被エッチング層をエッチングするマスクとなる所定形状のパターンを形成するパターン形成方法であって、フォトレジストからなる第１マスク材層をパターニングして、複数の同一パターンが所定間隔で形成された繰り返しパターン部と、前記繰り返しパターン部の周辺に形成された周辺回路パターン部とを有する第１パターンを形成する第１パターン形成工程と、前記フォトレジストと選択的に除去可能な材料からなる境界層を前記第１パターンの側壁部及び頂部に形成する境界層形成工程と、前記境界層を選択的に除去可能なフォトレジストからなる第２マスク材層を、前記境界層の表面を覆うように形成する第２マスク材層形成工程と、前記境界層の頂部が露出するように前記第２マスク材層の一部を除去する第２マスク材除去工程と、前記境界層をエッチングして除去し、前記第１パターンの側壁部と前記第２マスク材層との間に空隙を形成して前記第２マスク材層からなる第２パターンを形成する境界層エッチング工程と、前記第１パターン及び第２パターンの幅を減少させて所定幅とするトリミング工程とを具備し、さらに、前記第２マスク材除去工程と、前記境界層エッチング工程との間に、前記第２マスク材層及び前記境界層の上に、前記フォトレジストと選択的に除去可能な材料からなる第２境界層を形成する第２境界層形成工程と、前記第２境界層の上に所定パターンとされたフォトレジストからなる第３マスク材層を形成する第３マスク材層形成工程と、前記第３マスク材層をマスクとして前記第２境界層を所定のパターンにエッチングし、この所定のパターンの前記第２境界層をマスクとして、前記第２マスク材層をエッチングするエッチング工程とを具備したことを特徴とする。
請求項２の発明は、基板上の被エッチング層をエッチングするマスクとなる所定形状のパターンを形成するパターン形成方法であって、フォトレジストからなる第１マスク材層をパターニングして、複数の同一パターンが所定間隔で形成された繰り返しパターン部と、前記繰り返しパターン部の周辺に形成された周辺回路パターン部とを有する第１パターンを形成する第１パターン形成工程と、前記フォトレジストと選択的に除去可能な材料からなる境界層を前記第１パターンの側壁部及び頂部に形成する境界層形成工程と、前記境界層を選択的に除去可能なフォトレジストからなる第２マスク材層を、前記境界層の頂部が露出した状態で形成する第２マスク材層形成工程と、前記境界層をエッチングして除去し、前記第１パターンの側壁部と前記第２マスク材層との間に空隙を形成して前記第２マスク材層からなる第２パターンを形成する境界層エッチング工程と、前記第１パターン及び第２パターンの幅を減少させて所定幅とするトリミング工程とを具備し、さらに、前記第２マスク材層形成工程と、前記境界層エッチング工程との間に、前記第２マスク材層及び前記境界層の上に、前記フォトレジストと選択的に除去可能な材料からなる第２境界層を形成する第２境界層形成工程と、前記第２境界層の上に所定パターンとされたフォトレジストからなる第３マスク材層を形成する第３マスク材層形成工程と、前記第３マスク材層をマスクとして前記第２境界層を所定のパターンにエッチングし、この所定のパターンの前記第２境界層をマスクとして、前記第２マスク材層をエッチングするエッチング工程とを具備したことを特徴とする。
請求項３の発明は、請求項２記載のパターン形成方法であって、前記第２マスク材層に対する前記境界層の濡れ性が低くなるように、前記第２マスク材層と前記境界層の材質を選択することを特徴とする。
請求項４の発明は、請求項３記載のパターン形成方法であって、前記第２マスク材層と前記境界層を、極性の異なる材料としたことを特徴とする。
請求項５の発明は、請求項１〜４いずれか１項記載のパターン形成方法であって、前記境界層をＣＶＤによる成膜により形成することを特徴とする。
請求項６の発明は、請求項１〜４いずれか１項記載のパターン形成方法であって、前記境界層を、前記第１パターンの側壁部及び頂部を変質させることによって形成する。
請求項７の発明は、基板上の被エッチング層をマスクを介してエッチングする工程を有する半導体装置の製造方法であって、フォトレジストからなる第１マスク材層をパターニングして、複数の同一パターンが所定間隔で形成された繰り返しパターン部と、前記繰り返しパターン部の周辺に形成された周辺回路パターン部とを有する第１パターンを形成する第１パターン形成工程と、前記フォトレジストと選択的に除去可能な材料からなる境界層を前記第１パターンの側壁部及び頂部に形成する境界層形成工程と、前記境界層を選択的に除去可能なフォトレジストからなる第２マスク材層を、前記境界層の表面を覆うように形成する第２マスク材層形成工程と、前記境界層の頂部が露出するように前記第２マスク材層の一部を除去する第２マスク材除去工程と、前記境界層をエッチングして除去し、前記第１パターンの側壁部と前記第２マスク材層との間に空隙を形成して前記第２マスク材層からなる第２パターンを形成する境界層エッチング工程と、前記第１パターン及び第２パターンの幅を減少させて所定幅とするトリミング工程とを具備し、さらに、前記第２マスク材除去工程と、前記境界層エッチング工程との間に、前記第２マスク材層及び前記境界層の上に、前記フォトレジストと選択的に除去可能な材料からなる第２境界層を形成する第２境界層形成工程と、前記第２境界層の上に所定パターンとされたフォトレジストからなる第３マスク材層を形成する第３マスク材層形成工程と、前記第３マスク材層をマスクとして前記第２境界層を所定のパターンにエッチングし、この所定のパターンの前記第２境界層をマスクとして、前記第２マスク材層の不要部分をエッチングするエッチング工程とを具備したパターン形成方法によって前記マスクが形成されることを特徴とする。
請求項８の発明は、基板上の被エッチング層をマスクを介してエッチングする工程を有する半導体装置の製造方法であって、フォトレジストからなる第１マスク材層をパターニングして、複数の同一パターンが所定間隔で形成された繰り返しパターン部と、前記繰り返しパターン部の周辺に形成された周辺回路パターン部とを有する第１パターンを形成する第１パターン形成工程と、前記フォトレジストと選択的に除去可能な材料からなる境界層を前記第１パターンの側壁部及び頂部に形成する境界層形成工程と、前記境界層を選択的に除去可能なフォトレジストからなる第２マスク材層を、前記境界層の頂部が露出した状態で形成する第２マスク材層形成工程と、前記境界層をエッチングして除去し、前記第１パターンの側壁部と前記第２マスク材層との間に空隙を形成して前記第２マスク材層からなる第２パターンを形成する境界層エッチング工程と、前記第１パターン及び第２パターンの幅を減少させて所定幅とするトリミング工程とを具備し、さらに、前記第２マスク材層形成工程と、前記境界層エッチング工程との間に、前記第２マスク材層及び前記境界層の上に、前記フォトレジストと選択的に除去可能な材料からなる第２境界層を形成する第２境界層形成工程と、前記第２境界層の上に所定パターンとされたフォトレジストからなる第３マスク材層を形成する第３マスク材層形成工程と、前記第３マスク材層をマスクとして前記第２境界層を所定のパターンにエッチングし、この所定のパターンの前記第２境界層をマスクとして、前記第２マスク材層をエッチングするエッチング工程とを具備したパターン形成方法によって前記マスクが形成されることを特徴とする。
請求項９の発明は、請求項８記載の半導体装置の製造方法であって、前記第２マスク材層に対する前記境界層の濡れ性が低くなるように、前記第２マスク材層と前記境界層の材質を選択することを特徴とする。
請求項１０の発明は、請求項９記載の半導体装置の製造方法であって、前記第２マスク材層と前記境界層を、極性の異なる材料としたことを特徴とする。
請求項１１の発明は、請求項７〜１０いずれか１項記載の半導体装置の製造方法であって、前記境界層をＣＶＤによる成膜により形成することを特徴とする。
請求項１２の発明は、請求項７〜１０いずれか１項記載の半導体装置の製造方法であって、前記境界層を、前記第１パターンの側壁部及び頂部を変質させることによって形成することを特徴とする。
本発明によれば、２回目の露光工程を必要とせずに、微細なパターンを高精度で形成することができ、従来に比べて工程の簡略化と半導体装置の製造コストの低減を図ることのできるパターン形成方法及び半導体装置の製造方法を提供することができる。
本発明の一実施形態に係るパターン形成方法及び半導体装置の製造方法を説明するための図。 図１の方法の工程を示すフローチャート。 本発明の一実施形態に係る半導体装置の製造装置の構成を示すブロック図。 本発明の第２の実施形態に係るパターン形成方法及び半導体装置の製造方法を説明するための図。 図４の方法の工程を示すフローチャート。 本発明の第２の実施形態に係る半導体装置の製造装置の構成を示すブロック図。 本発明の第３の実施形態に係るパターン形成方法及び半導体装置の製造方法を説明するための図。 本発明の第４の実施形態に係るパターン形成方法及び半導体装置の製造方法を説明するための図。 サイドウォールトランスファによるパターン形成工程を説明するための図。
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の実施形態に係る基板の一部を拡大して模式的に示し、本実施形態の工程を示すもので、図２は、本実施形態の工程を示すフローチャートである。図１に示すように、基板１０１には、異なる材料によって形成された第１層１０２、第２層１０３、第３層１０４等の複数の層が形成されている。これらの層のうちの少なくとも１つ（第３層１０４）が被エッチング層となる。
まず、図１（ａ）に示すように、第３層１０４の上に、塗布、露光、現像工程によって、所定のパターンにパターニングされたフォトレジストからなる第１パターン１０５を形成する第１パターン形成工程を行う（図２のステップ２０１）。この第１パターン１０５を形成するためのフォトレジスト（第１マスク材）としては、より微細なパターンを形成するためには、ＡｒＦレジストを用いることが好ましく、例えばポジ型の化学増幅型レジスト等を用いることができる。
次に、図１（ｂ）に示すように、境界層１０６を、第１パターン１０５の側壁部及び頂部に形成する境界層形成工程を行う（図２のステップ２０２）。この境界層１０６は、成膜によって形成するか、又は第１パターン１０５の側壁部及び頂部の表面を変質させることによって形成することができる（図１（ｂ）は成膜した場合を示している。）。この境界層１０６は、第１パターン１０５を構成する上記したフォトレジストと選択的に除去可能な材料から構成する必要がある。境界層１０６を成膜によって形成する場合の材料としては、例えば、ＳｉＯ2を好適に使用することができる。境界層１０６をＳｉＯ2によって形成する場合、第１パターン１０５の耐熱温度より低い温度で成膜する必要があり、たとえば低温ＣＶＤ（Chemical Vapor Deposition）、ＡＬＤ（Atomic Layer Deposition）によって成膜する。この境界層１０６の膜厚は、例えば５〜２０ｎｍ程度とする。一方、第１パターン１０５の側壁部及び頂部の表面を変質させて境界層１０６を形成する場合、ＨＭＤＳ等を用いてシリル化する方法、又はフォトレジストに酸を供給して酸化する方法等を用いることができる。
次に、図１（ｃ）に示すように、境界層１０６の表面を覆うように第２マスク材層１０７を形成する第２マスク材層形成工程を行う（図２のステップ２０３）。この第２マスク材層１０７は、境界層１０６を選択的に除去可能な材料から構成する必要があり、例えば、フォトレジスト又は、有機膜等を使用することができる。フォトレジストを使用する場合、上記した第１パターン１０５を形成するためのフォトレジストと同一のフォトレジストを用いても良く、異なる種類のフォトレジスト（例えば、第１パターン１０５がＡｒＦレジストの場合、ＫｒＦレジスト等）を用いてもよい。この場合、第２マスク材層１０７は、スピンコーティング装置等による塗布又はＣＶＤ装置による成膜等によって形成することができる。
次に、図１（ｄ）に示すように、上記工程で形成した第２マスク材層１０７の一部（表層）を、境界層１０６の頂部が露出するまで除去する第２マスク材除去工程を行う（図２のステップ２０４）。この第２マスク材除去工程は、薬液により溶解して除去する方法、ドライエッチングで除去する方法、ＣＭＰにより化学的及び物理的に除去する方法等を使用することができる。
次に、図１（ｅ）に示すように、第１パターン１０５及び第２マスク材層１０７に対して、境界層１０６を選択的にエッチングして除去し、第２マスク材層１０７からなる第２パターンを形成する境界層エッチング工程を行う（図２のステップ２０５）。この場合、境界層１０６は例えば、ＳｉＯ2又はフォトレジストを変質させたもの等であるから、フォトレジストである第１パターン１０５及びフォトレジスト又は有機膜等である第２マスク材層１０７に対して、境界層１０６を容易に選択的にエッチングすることができる。この境界層エッチング工程は、例えば希フッ酸等を用いたウェットエッチング又はドライエッチングによって行うことができる。
次に、図１（ｆ）に示すように、第１パターン１０５及び第２マスク材層１０７からなる第２パターンの幅を減少させて所定幅とするトリミング工程を行う（図２のステップ２０６）。このトリミング工程は、例えば、高温又は高濃度の現像液に長時間浸漬する方法、酸性の材料を塗布若しくは酸性の蒸気雰囲気に暴露後現像する方法、高温又は高濃度、若しくは長時間現像液に浸漬する前処理後に酸性の材料を塗布若しくは酸性の蒸気雰囲気に暴露後現像する方法、酸性の材料を塗布若しくは酸性の蒸気雰囲気に暴露後パターン頂部に酸を中和するアミン系材料を塗布又は蒸気雰囲気に暴露後、現像する方法、等によって行うことができる。
上記のような工程によって、エッチングのマスクとなるパターンが完成する。そして、このパターンをマスクとして、図１（ｇ）に示すように、下層の第３層１０４等のエッチングを行う。
以上のとおり、本実施形態のパターン形成方法では、第１パターン１０５を形成するための１回の露光工程のみで、２回目の露光工程を必要とせずに、従来のダブルパターニングと同様な微細なパターンを形成することができる。したがって、２回目の露光工程における位置合わせを必要とせず、この位置合わせの際に位置ずれが生じることがないので、高精度でパターンを形成することができるとともに、従来に比べて工程を簡略化することができ、半導体装置の製造コストの低減を図ることができる。
図３は、上記のパターン形成方法を行うための半導体装置の製造装置の構成を示すものである。同図に示すように、半導体装置の製造装置３００は、第１パターン形成部３０１と、境界層形成部３０２と、第２マスク材層形成部３０３と、第２マスク材除去部３０４と、境界層エッチング部３０５と、トリミング部３０６とを具備している。また、これらの各部は、半導体ウエハ等の基板を搬送するための基板搬送路３１０によって接続されている。
第１パターン形成部３０１は、前述した第１パターン１０５を形成するためのものであり、塗布装置、露光装置及び現像装置等を備えている。境界層形成部３０２は、前述した境界層１０６を形成するためのものであり、ＣＶＤ装置等の成膜装置又は第１パターン１０５の側壁部及び頂部の表面を変質させる表面改質装置を備えている。第２マスク材層形成部３０３は、前述した第２マスク材層１０７を形成するためのものであり、フォトレジスト等を塗布する塗布装置又は有機膜等を成膜する成膜装置を備えている。第２マスク材除去部３０４は、前述した第２マスク材層１０７の一部を、境界層１０６の頂部が露出するまで除去する第２マスク材除去工程を行うためのものであり、ウェット又はドライエッチング装置、若しくはＣＭＰ装置を備えている。境界層エッチング部３０５は、前述した第１パターン１０５及び第２マスク材層１０７に対して、境界層１０６を選択的にエッチングして除去する境界層エッチング工程を行うためのものであり、ウェット又はドライエッチング装置を備えている。トリミング部３０６は、前述したトリミング工程を行うためのものであり、半導体ウエハ等を現像液等の薬液に浸漬又は蒸気雰囲気に暴露するための装置等を備えている。このように構成された半導体装置の製造装置３００によって、上述した実施形態における一連の工程を実行することができる。
次に、第２の実施形態について、図４〜６を参照して説明する。図４は、第２の実施形態に係る基板の一部を拡大して模式的に示し、第２の実施形態の工程を示すもので、図５は、第２の実施形態の工程を示すフローチャートである。第２の実施形態では、図４（ｃ）に示すように、第２マスク材層形成工程（図５のステップ４０３）において、境界層１０６の頂部が露出した状態となるように第２マスク材層１０７を形成する。このため、前述した実施形態における第２マスク材除去工程（図２のステップ２０４）に相当する工程を具備しない。このように、境界層１０６の頂部が露出した状態となるように第２マスク材層１０７を形成するためには、第２マスク材に対する境界層１０６の濡れ性が低くなるようにこれらの材質を選択し（例えば極性の異なる材料とする）、境界層１０６上に液状の第２マスク材を塗布すること等によって実現することができる。
なお、他の工程については、前述した実施形態と同様であるので、重複した説明は省略する。この第２の実施形態では、前述した実施形態と同様な効果を奏することができるとともに、上記したように、第２マスク材除去工程を省くことができるので、さらに、工程を簡略化することができる。
図６は、第２の実施形態に係るパターン形成方法を行うための半導体装置の製造装置の構成を示すものである。同図に示すように、半導体装置の製造装置３００ａは、第１パターン形成部３０１と、境界層形成部３０２と、第２マスク材層形成部３０３と、境界層エッチング部３０５と、トリミング部３０６とを具備している。また、これらの各部は、半導体ウエハ等の基板を搬送するための基板搬送路３１０によって接続されている。すなわち、この半導体装置の製造装置３００ａは、図３に示した半導体装置の製造装置３００と比べて第２マスク材除去部３０４を具備しない点のみが相違している。このように構成された半導体装置の製造装置３００ａによって、上述した第２の実施形態における一連の工程を実行することができる。
上記のようにして形成した狭ピッチの繰り返しパターンは、例えば、ＮＡＮＤ型フラッシュメモリ等の半導体装置に使用することができる。上記のような狭ピッチの繰り返しパターンを形成する方法として、例えば、所謂サイドウォールトランスファによる方法が従来から知られている。
このサイドウォールトランスファでは、図９に示すように、フォトレジストを用いたリソグラフィー工程で形成した第１パターン６０１の側壁部（サイドウォール）にマスクとなる膜６０２を形成し、最初に形成した第１パターン６０１を除去することによって、１つのパターンから２つのパターンを形成して狭ピッチのパターンを形成する。
この場合、図９（ａ）に示すように、第１パターン６０１の側壁部（サイドウォール）に形成したパターンは、側壁部の周囲全周に亘ってループ状に形成されている。このため、図９（ｂ）に示すように、このループの不要部分（エンドループ）を削除するために２回目のフォトリソグラフィー工程を行う。そして、この後、図９（ｃ）に示す状態から、第１パターン６０１を除去して側壁部のパターンをマスクとして使用する。このため、上記のような繰り返しパターンの周囲に周辺回路等のパターンを形成する際には、３回目のフォトリソグラフィー工程を行って、周辺回路等のパターンを形成する。
これは、繰り返しパターンに一部接続した周辺回路等のパターンを形成するような場合、繰り返しパターンが上記のように第１パターン６０１の側壁部（サイドウォール）に形成したパターンであるため、最初のフォトリソグラフィー工程で繰り返しパターンに接続した周辺回路等のパターンを形成することができず、また、２回目のフォトリソグラフィー工程は、エンドループを削除するためのものであり、この工程を経てからでないと、繰り返しパターンに接続したパターンを形成することができないからである。
これに対して、前述した実施形態では、第１パターン形成工程で形成されたフォトレジストからなる第１パターン１０５の部分が、最後に繰り返しパターンの一部として残るため、この第１パターン形成工程におけるフォトリソグラフィー工程において、繰り返しパターンに一部接続した周辺回路等のパターンを形成することができる。
図７（ａ）〜（ｋ）は、例えば、ＮＡＮＤ型フラッシュメモリのように、狭ピッチの繰り返しパターンが形成されたメモリセル部と、このメモリセル部と電気的に接続された周辺回路等を形成する場合の第３の実施形態の工程を示すもので、断面構成を上部に、下部に平面構成を模式的に示してある。
この第３の実施形態では、図７（ａ）に示すように、図１（ａ）に示した第１パターン形成工程に相当する工程において、複数の同一パターンが所定間隔で形成された繰り返しパターン部５０１と、繰り返しパターン部５０１の周辺に形成された周辺回路パターン部５０２とを形成する。周辺回路パターン部５０２の一部は、繰り返しパターン部５０１と接続されたものであってもよい。
次に、図７（ｂ）〜（ｄ）に示すように、境界層１０６を形成する図１に示した境界層形成工程（ｂ）、境界層１０６の表面を覆うように第２マスク材層１０７を形成する第２マスク材層形成工程（ｃ）、第２マスク材層１０７の一部（表層）を、境界層１０６の頂部が露出するまで除去する第２マスク材除去工程（ｄ）を行う。
次に、第２マスク材層１０７及び境界層１０６の上に、フォトレジストと選択的に除去可能な材料（例えばＳｉＯ2等）からなる第２境界層１２０を形成する第２境界層形成工程を行う（ｅ）。
次に、第２境界層１２０の上に所定パターンとされたフォトレジストからなる第３マスク材層１２１を形成する第３マスク材層形成工程を行う（ｆ）。この第３マスク材層１２１は、第２マスク材層１０７の不要部分を除去可能なパターンとなっている。
この後、第３マスク材層１２１をマスクとして第２境界層１２０を所定のパターンにエッチングし（ｇ）、この所定のパターンの第２境界層１２０をマスクとして、第２マスク材層１０７の不要部分をエッチングするエッチング工程を行う（ｈ）。
しかる後、境界層１０６をエッチングする図１（ｅ）に示した境界層エッチング工程に相当する工程を行い（ｉ）、次に、図１（ｆ）に示した第１パターン１０５及び第２マスク材層１０７からなる第２パターンの幅を減少させて所定幅とするトリミング工程に相当する工程を行う（ｊ）。これによってエッチングのマスクとなるパターンが完成する。そして、このパターンをマスクとして、下層の第３層１０４等のエッチングする図１（ｇ）に示したエッチング工程に相当する工程を行う（ｋ）。
以上のように、第３の実施形態では、２回のフォトリソグラフィー工程によって、繰り返しパターンと周辺回路等のパターンを形成することができる。
次に、前述した第２の実施形態に相当する工程によって、ＮＡＮＤ型フラッシュメモリのように、狭ピッチの繰り返しパターンが形成されたメモリセル部と、このメモリセル部と電気的に接続された周辺回路等を形成する場合の第４の実施形態を、図８（ａ）〜（ｊ）を参照して説明する。なお、図８には、断面構成を上部に、下部に平面構成を模式的に示してある。
この第４の実施形態では、図８（ａ）に示すように、図４（ａ）に示した第１パターン形成工程に相当する工程において、複数の同一パターンが所定間隔で形成された繰り返しパターン部５０１と、繰り返しパターン部５０１の周辺に形成された周辺回路パターン部５０２とを形成する。周辺回路パターン部５０２の一部は、繰り返しパターン部５０１と接続されたものであってもよい。
次に、図８（ｂ）、（ｃ）に示すように、境界層１０６を形成する図４に示した境界層形成工程（ｂ）、境界層１０６の頂部が露出した状態となるように第２マスク材層１０７を形成する第２マスク材層形成工程（ｃ）を行う。
次に、第２マスク材層１０７及び境界層１０６の上に、フォトレジストと選択的に除去可能な材料（例えばＳｉＯ2等）からなる第２境界層１２０を形成する第２境界層形成工程を行う（ｄ）。
次に、第２境界層１２０の上に所定パターンとされたフォトレジストからなる第３マスク材層１２１を形成する第３マスク材層形成工程を行う（ｅ）。この第３マスク材層１２１は、第２マスク材層１０７の不要部分を除去可能なパターンとなっている。
この後、第３マスク材層１２１をマスクとして第２境界層１２０を所定のパターンにエッチングし（ｆ）、この所定のパターンの第２境界層１２０をマスクとして、第２マスク材層１０７の不要部分をエッチングするエッチング工程を行う（ｇ）。
しかる後、境界層１０６をエッチングする図４（ｄ）に示した境界層エッチング工程に相当する工程を行い（ｈ）、次に、図４（ｅ）に示した第１パターン１０５及び第２マスク材層１０７からなる第２パターンの幅を減少させて所定幅とするトリミング工程に相当する工程を行う（ｉ）。これによってエッチングのマスクとなるパターンが完成する。そして、このパターンをマスクとして、下層の第３層１０４等のエッチングする図４（ｆ）に示したエッチング工程に相当する工程を行う（ｊ）。
以上のように、第４の実施形態では、２回のフォトリソグラフィー工程によって、繰り返しパターンと周辺回路等のパターンを形成することができる。
以上、本発明の一実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、各種の変形が可能であることは勿論である。
１０１……基板、１０２……第１層、１０３……第２層、１０４……第３層、１０５……第１パターン、１０６……境界層、１０７……第２マスク材層。

Claims (12)

  1. 基板上の被エッチング層をエッチングするマスクとなる所定形状のパターンを形成するパターン形成方法であって、
    フォトレジストからなる第１マスク材層をパターニングして、複数の同一パターンが所定間隔で形成された繰り返しパターン部と、前記繰り返しパターン部の周辺に形成された周辺回路パターン部とを有する第１パターンを形成する第１パターン形成工程と、
    前記フォトレジストと選択的に除去可能な材料からなる境界層を前記第１パターンの側壁部及び頂部に形成する境界層形成工程と、
    前記境界層を選択的に除去可能なフォトレジストからなる第２マスク材層を、前記境界層の表面を覆うように形成する第２マスク材層形成工程と、
    前記境界層の頂部が露出するように前記第２マスク材層の一部を除去する第２マスク材除去工程と、
    前記境界層をエッチングして除去し、前記第１パターンの側壁部と前記第２マスク材層との間に空隙を形成して前記第２マスク材層からなる第２パターンを形成する境界層エッチング工程と、
    前記第１パターン及び第２パターンの幅を減少させて所定幅とするトリミング工程と
    を具備し、さらに、
    前記第２マスク材除去工程と、前記境界層エッチング工程との間に、
    前記第２マスク材層及び前記境界層の上に、前記フォトレジストと選択的に除去可能な材料からなる第２境界層を形成する第２境界層形成工程と、
    前記第２境界層の上に所定パターンとされたフォトレジストからなる第３マスク材層を形成する第３マスク材層形成工程と、
    前記第３マスク材層をマスクとして前記第２境界層を所定のパターンにエッチングし、この所定のパターンの前記第２境界層をマスクとして、前記第２マスク材層をエッチングするエッチング工程と
    を具備したことを特徴とするパターン形成方法。
  2. 基板上の被エッチング層をエッチングするマスクとなる所定形状のパターンを形成するパターン形成方法であって、
    フォトレジストからなる第１マスク材層をパターニングして、複数の同一パターンが所定間隔で形成された繰り返しパターン部と、前記繰り返しパターン部の周辺に形成された周辺回路パターン部とを有する第１パターンを形成する第１パターン形成工程と、
    前記フォトレジストと選択的に除去可能な材料からなる境界層を前記第１パターンの側壁部及び頂部に形成する境界層形成工程と、
    前記境界層を選択的に除去可能なフォトレジストからなる第２マスク材層を、前記境界層の頂部が露出した状態で形成する第２マスク材層形成工程と、
    前記境界層をエッチングして除去し、前記第１パターンの側壁部と前記第２マスク材層との間に空隙を形成して前記第２マスク材層からなる第２パターンを形成する境界層エッチング工程と、
    前記第１パターン及び第２パターンの幅を減少させて所定幅とするトリミング工程とを具備し、さらに、
    前記第２マスク材層形成工程と、前記境界層エッチング工程との間に、
    前記第２マスク材層及び前記境界層の上に、前記フォトレジストと選択的に除去可能な材料からなる第２境界層を形成する第２境界層形成工程と、
    前記第２境界層の上に所定パターンとされたフォトレジストからなる第３マスク材層を形成する第３マスク材層形成工程と、
    前記第３マスク材層をマスクとして前記第２境界層を所定のパターンにエッチングし、この所定のパターンの前記第２境界層をマスクとして、前記第２マスク材層をエッチングするエッチング工程と
    を具備したことを特徴とするパターン形成方法。
  3. 請求項２記載のパターン形成方法であって、
    前記第２マスク材層に対する前記境界層の濡れ性が低くなるように、前記第２マスク材層と前記境界層の材質を選択する
    ことを特徴とするパターン形成方法。
  4. 請求項３記載のパターン形成方法であって、
    前記第２マスク材層と前記境界層を、極性の異なる材料とした
    ことを特徴とするパターン形成方法。
  5. 請求項１〜４いずれか１項記載のパターン形成方法であって、
    前記境界層をＣＶＤによる成膜により形成することを特徴とするパターン形成方法。
  6. 請求項１〜４いずれか１項記載のパターン形成方法であって、
    前記境界層を、前記第１パターンの側壁部及び頂部を変質させることによって形成することを特徴とするパターン形成方法。
  7. 基板上の被エッチング層をマスクを介してエッチングする工程を有する半導体装置の製造方法であって、
    フォトレジストからなる第１マスク材層をパターニングして、複数の同一パターンが所定間隔で形成された繰り返しパターン部と、前記繰り返しパターン部の周辺に形成された周辺回路パターン部とを有する第１パターンを形成する第１パターン形成工程と、
    前記フォトレジストと選択的に除去可能な材料からなる境界層を前記第１パターンの側壁部及び頂部に形成する境界層形成工程と、
    前記境界層を選択的に除去可能なフォトレジストからなる第２マスク材層を、前記境界層の表面を覆うように形成する第２マスク材層形成工程と、
    前記境界層の頂部が露出するように前記第２マスク材層の一部を除去する第２マスク材除去工程と、
    前記境界層をエッチングして除去し、前記第１パターンの側壁部と前記第２マスク材層との間に空隙を形成して前記第２マスク材層からなる第２パターンを形成する境界層エッチング工程と、
    前記第１パターン及び第２パターンの幅を減少させて所定幅とするトリミング工程と
    を具備し、さらに、
    前記第２マスク材除去工程と、前記境界層エッチング工程との間に、
    前記第２マスク材層及び前記境界層の上に、前記フォトレジストと選択的に除去可能な材料からなる第２境界層を形成する第２境界層形成工程と、
    前記第２境界層の上に所定パターンとされたフォトレジストからなる第３マスク材層を形成する第３マスク材層形成工程と、
    前記第３マスク材層をマスクとして前記第２境界層を所定のパターンにエッチングし、この所定のパターンの前記第２境界層をマスクとして、前記第２マスク材層の不要部分をエッチングするエッチング工程と
    を具備したパターン形成方法によって前記マスクが形成されることを特徴とする半導体装置の製造方法。
  8. 基板上の被エッチング層をマスクを介してエッチングする工程を有する半導体装置の製造方法であって、
    フォトレジストからなる第１マスク材層をパターニングして、複数の同一パターンが所定間隔で形成された繰り返しパターン部と、前記繰り返しパターン部の周辺に形成された周辺回路パターン部とを有する第１パターンを形成する第１パターン形成工程と、
    前記フォトレジストと選択的に除去可能な材料からなる境界層を前記第１パターンの側壁部及び頂部に形成する境界層形成工程と、
    前記境界層を選択的に除去可能なフォトレジストからなる第２マスク材層を、前記境界層の頂部が露出した状態で形成する第２マスク材層形成工程と、
    前記境界層をエッチングして除去し、前記第１パターンの側壁部と前記第２マスク材層との間に空隙を形成して前記第２マスク材層からなる第２パターンを形成する境界層エッチング工程と、
    前記第１パターン及び第２パターンの幅を減少させて所定幅とするトリミング工程と
    を具備し、さらに、
    前記第２マスク材層形成工程と、前記境界層エッチング工程との間に、
    前記第２マスク材層及び前記境界層の上に、前記フォトレジストと選択的に除去可能な材料からなる第２境界層を形成する第２境界層形成工程と、
    前記第２境界層の上に所定パターンとされたフォトレジストからなる第３マスク材層を形成する第３マスク材層形成工程と、
    前記第３マスク材層をマスクとして前記第２境界層を所定のパターンにエッチングし、この所定のパターンの前記第２境界層をマスクとして、前記第２マスク材層をエッチングするエッチング工程と
    を具備したパターン形成方法によって前記マスクが形成されることを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法であって、
    前記第２マスク材層に対する前記境界層の濡れ性が低くなるように、前記第２マスク材層と前記境界層の材質を選択する
    ことを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法であって、
    前記第２マスク材層と前記境界層を、極性の異なる材料とした
    ことを特徴とする半導体装置の製造方法。
  11. 請求項７〜１０いずれか１項記載の半導体装置の製造方法であって、
    前記境界層をＣＶＤによる成膜により形成することを特徴とする半導体装置の製造方法。
  12. 請求項７〜１０いずれか１項記載の半導体装置の製造方法であって、
    前記境界層を、前記第１パターンの側壁部及び頂部を変質させることによって形成することを特徴とする半導体装置の製造方法。
JP2009003910A 2008-02-15 2009-01-09 パターン形成方法及び半導体装置の製造方法 Active JP5254049B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009003910A JP5254049B2 (ja) 2008-02-15 2009-01-09 パターン形成方法及び半導体装置の製造方法
TW098104546A TWI404141B (zh) 2008-02-15 2009-02-12 圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置
US12/370,768 US8273661B2 (en) 2008-02-15 2009-02-13 Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus
KR1020090011979A KR101000947B1 (ko) 2008-02-15 2009-02-13 패턴 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US13/591,281 US20120312472A1 (en) 2008-02-15 2012-08-22 Semiconductor device manufacturing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008034230 2008-02-15
JP2008034230 2008-02-15
JP2009003910A JP5254049B2 (ja) 2008-02-15 2009-01-09 パターン形成方法及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009218574A JP2009218574A (ja) 2009-09-24
JP2009218574A5 JP2009218574A5 (ja) 2012-02-23
JP5254049B2 true JP5254049B2 (ja) 2013-08-07

Family

ID=40955521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009003910A Active JP5254049B2 (ja) 2008-02-15 2009-01-09 パターン形成方法及び半導体装置の製造方法

Country Status (4)

Country Link
US (2) US8273661B2 (ja)
JP (1) JP5254049B2 (ja)
KR (1) KR101000947B1 (ja)
TW (1) TWI404141B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100098843A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 패턴 형성 방법
JP5589692B2 (ja) * 2010-09-08 2014-09-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US8138097B1 (en) 2010-09-20 2012-03-20 Kabushiki Kaisha Toshiba Method for processing semiconductor structure and device based on the same
US9233840B2 (en) * 2010-10-28 2016-01-12 International Business Machines Corporation Method for improving self-assembled polymer features
KR101871748B1 (ko) 2011-12-06 2018-06-28 삼성전자주식회사 반도체 소자의 패턴 형성 방법
CN104576515B (zh) * 2013-11-15 2017-10-13 北京京东方光电科技有限公司 图案化石墨烯薄膜及阵列基板的制作方法、阵列基板
JP6126570B2 (ja) * 2013-12-13 2017-05-10 富士フイルム株式会社 パターン形成方法、電子デバイスの製造方法
JP6272949B2 (ja) * 2016-06-06 2018-01-31 東京エレクトロン株式会社 パターン形成方法
CN106707715B (zh) * 2017-01-11 2019-05-21 中国科学院长春光学精密机械与物理研究所 一种半导体器件及其制作方法
US10734238B2 (en) * 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
JP6836812B2 (ja) * 2018-10-01 2021-03-03 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 柱状半導体装置の製造方法
CN113677825B (zh) * 2019-04-16 2023-10-24 应用材料公司 沟槽中薄膜沉积的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60207339A (ja) * 1984-03-30 1985-10-18 Matsushita Electronics Corp パタ−ン形成方法
JPS6449231A (en) * 1987-08-20 1989-02-23 Fujitsu Ltd Manufacture of semiconductor device
JPH0670954B2 (ja) * 1988-01-26 1994-09-07 日本電気株式会社 半導体装置の製造方法
US5618383A (en) * 1994-03-30 1997-04-08 Texas Instruments Incorporated Narrow lateral dimensioned microelectronic structures and method of forming the same
US6143126A (en) * 1998-05-12 2000-11-07 Semitool, Inc. Process and manufacturing tool architecture for use in the manufacture of one or more metallization levels on an integrated circuit
JP3474865B2 (ja) * 2001-04-20 2003-12-08 株式会社東芝 半導体装置の製造方法
US6833232B2 (en) 2001-12-20 2004-12-21 Dongbu Electronics Co., Ltd. Micro-pattern forming method for semiconductor device
US6858361B2 (en) * 2002-03-01 2005-02-22 David S. L. Mui Methodology for repeatable post etch CD in a production tool
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
KR100640657B1 (ko) * 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR101200938B1 (ko) * 2005-09-30 2012-11-13 삼성전자주식회사 반도체 장치의 패턴 형성 방법
KR100714305B1 (ko) 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
KR100672123B1 (ko) 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7745339B2 (en) 2006-02-24 2010-06-29 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
US7314810B2 (en) * 2006-05-09 2008-01-01 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
KR100781542B1 (ko) * 2006-06-08 2007-12-03 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
KR20090088823A (ko) 2009-08-20
US20120312472A1 (en) 2012-12-13
KR101000947B1 (ko) 2010-12-13
US20090209109A1 (en) 2009-08-20
TW201003780A (en) 2010-01-16
US8273661B2 (en) 2012-09-25
TWI404141B (zh) 2013-08-01
JP2009218574A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
JP5254049B2 (ja) パターン形成方法及び半導体装置の製造方法
JP5086283B2 (ja) パターン形成方法及び半導体装置の製造方法
KR102296805B1 (ko) 다중 재료를 갖는 층을 사용하여 기판을 패터닝하는 방법
US8530147B2 (en) Patterning process
KR20180045892A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
KR20140041344A (ko) 패턴 형성 방법
JP2009135462A (ja) リソグラフィによるダブルパターンニング方法
US9069249B2 (en) Self aligned patterning with multiple resist layers
JP2010050384A (ja) 半導体装置の製造方法
KR20070059877A (ko) 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스
KR100769405B1 (ko) 패턴 형성 방법
KR20080025818A (ko) 하드 마스크 형성 방법
TWI471925B (zh) 形成蝕刻遮罩之方法
CN101510510A (zh) 图案形成方法、半导体装置的制造方法以及制造装置
TWI473205B (zh) 接觸窗開口的形成方法
JP2010027978A (ja) パターン形成方法
JP4562716B2 (ja) 半導体デバイス製造におけるフォトリソグラフィ法
KR100498716B1 (ko) 미세 패턴 형성방법
KR20110114046A (ko) 반도체 소자의 제조 방법
KR100948480B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20150044875A1 (en) Method of forming pattern
TW202326812A (zh) Euv光阻的混合式顯影
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR20060066504A (ko) 반도체 소자의 콘택 형성 방법
JP2003100754A (ja) 配線パターンの製造方法、半導体メモリデバイスの製造方法、及び半導体メモリデバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130417

R150 Certificate of patent or registration of utility model

Ref document number: 5254049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250