KR100948480B1 - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR100948480B1
KR100948480B1 KR1020080061664A KR20080061664A KR100948480B1 KR 100948480 B1 KR100948480 B1 KR 100948480B1 KR 1020080061664 A KR1020080061664 A KR 1020080061664A KR 20080061664 A KR20080061664 A KR 20080061664A KR 100948480 B1 KR100948480 B1 KR 100948480B1
Authority
KR
South Korea
Prior art keywords
film
photoresist
exposure
forming
pattern
Prior art date
Application number
KR1020080061664A
Other languages
English (en)
Other versions
KR20100001664A (ko
Inventor
안상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080061664A priority Critical patent/KR100948480B1/ko
Publication of KR20100001664A publication Critical patent/KR20100001664A/ko
Application granted granted Critical
Publication of KR100948480B1 publication Critical patent/KR100948480B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 기판 상에 제1 포토레지스트막, 유기막 및 제2 포토레지스트막을 순차적으로 형성하는 단계, 한 번의 노광 공정을 실시하여 제2 포토레지스트막에는 제1 노광영역을 형성하고, 제1 포토레지스트막에는 제2 노광영역을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법으로 이루어진다.
노광공정, 광원, 파장, 역상, 더블 패터닝, 유기막, 포토레지스트막

Description

반도체 소자의 미세 패턴 형성 방법{Method of forming micro pattern for semiconductor device}
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 특히 노광 공정을 이용한 더블 패터닝 공정을 적용한 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
반도체 소자는 다수개의 패턴(patten)들을 포함한다. 예를 들면, 패턴들은 워드라인, 셀렉트 라인 또는 금속배선이 포함될 수 있다. 패턴을 형성하기 위한 패터닝(patterning) 공정을 구체적으로 설명하면 다음과 같다.
패터닝 공정을 수행하기 위해서는 패터닝 공정의 식각 대상막의 상부에 하드 마스크막을 형성하고, 하드 마스크막의 상부에 포토레지스트막을 형성한다. 하드 마스크막과 포토레지스트막의 사이에는 반사방지막을 더 형성할 수 있다. 노광 마스크 패턴에 따라 포토레지스트막에 광원을 조사하여 노광(exposure) 공정을 실시하면 포토레지스트막에 노광영역이 형성된다. 이어서, 현상(develop) 공정을 실시 하여 노광영역을 제거함으로써 포토레지스트 패턴을 형성할 수 있다. 포토레지스트 패턴에 따라 반사방지막 및 하드 마스크막을 패터닝한다. 이로써, 하드 마스크 패턴을 형성할 수 있고, 하드 마스크 패턴에 따라 식각 공정을 실시하여 식각 대상막을 패터닝 할 수 있다.
한편, 반도체 소자의 집적도가 증가함에 따라 패턴의 밀도가 더욱 조밀한 미세 패턴(micro pattern)을 형성해야 하는데, 상술한 노광 공정에 사용하는 광원의 해상도 한계로 인하여 미세 패턴을 형성하는 데에도 한계가 발생한다. 구체적으로, 패턴의 피치(pitch)는 광원의 파장에 따라 결정되는데, 작은 패턴을 구현하기 위해서는 파장이 더욱 짧은 광원을 사용해야 한다.
이를 해결하기 위하여, 포토레지스트막을 서로 다른 층에 형성한 후, 포토레지스트막에 각각 노광 공정을 실시하여 패터닝 공정을 수행할 수도 있으나, 이는 노광 공정의 횟수 증가로 인하여 제조 공정 시간 및 비용이 증가할 수 있다.
본 발명이 해결하고자 하는 과제는, 다수개의 포토레지스트막들을 형성하되, 각각의 포토레지스트막의 사이에 광원의 파장이 역상이 될 수 있는 두께의 유기막을 형성함으로써, 한 번의 노광 공정으로 각각의 포토레지스트막에 노광영역을 형성할 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 미세 패턴 형성 방법은, 반도체 기판 상에 제1 포토레지스트막, 유기막 및 제2 포토레지스트막을 순차적으로 형성한다. 한 번의 노광 공정을 실시하여 제2 포토레지스트막에는 제1 노광영역을 형성하고, 제1 포토레지스트막에는 제2 노광영역을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법으로 이루어진다.
본 발명의 다른 실시 예에 따른 반도체 소자의 미세 패턴 형성 방법은, 반도체 기판 상에 식각 대상막 및 하드 마스크막을 순차적으로 형성한다. 하드 마스크막의 상부에 제1 포토레지스트막, 유기막 및 제2 포토레지스트막을 순차적으로 형성하되, 유기막은 제1 포토레지스트막과 제2 포토레지스트막에 서로 역상되는 파장의 광원이 조사되는 두께로 형성한다. 제1 포토레지스트막에 제2 노광영역을 형성하고, 제2 포토레지스트막에는 제1 노광영역을 형성하기 위한 노광 공정을 실시하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법으로 이루어진다.
노광 공정을 실시하는 단계 이후에, 제1 노광영역을 제거하여 제2 포토레지스트 패턴을 형성하기 위한 제1 현상 공정을 실시한다. 제2 포토레지스트 패턴에 따라 유기막 및 제1 포토레지스트막을 패터닝한다. 제2 포토레지스트 패턴 및 패터닝된 유기막을 제거한다. 제2 노광영역을 제거하여 제1 포토레지스트 패턴을 형성하기 위한 제2 현상 공정을 실시한다. 제1 포토레지스트 패턴에 따라 하드 마스크막을 패터닝한다. 패터닝된 하드 마스크막에 따라 식각 대상막을 패터닝하는 단계를 더 포함한다.
하드 마스크막과 제1 포토레지스트막의 사이에 제1 반사 방지막을 형성하는 단계를 더 포함한다.
유기막과 제2 포토레지스트막의 사이에 제2 반사 방지막을 형성하는 단계를 더 포함한다. 제2 반사 방지막을 형성한 후, 80℃ 내지 130℃의 온도에서 베이킹 공정을 실시하는 단계를 더 포함한다.
노광 공정 시, 제1 포토레지스트막에 조사되는 광원의 파장과 제2 포토레지스트막에 조사되는 광원의 파장은 서로 역상이다.
노광 공정을 한 번 실시하여 제1 노광영역 및 제2 노광영역을 동시에 형성한다.
제1 포토레지스트 패턴은 제1 및 제2 노광영역에 해당하는 영역을 제거하여 형성한다.
제1 노광영역에 따라 형성되는 제1 개구부와 제2 노광영역에 따라 형성되는 제2 개구부는 서로 교호적으로 형성된다.
하드 마스크막은 SOC(spin on carbon)막으로 형성하거나, 반사방지막과 하드마스크의 역할을 동시에 수행하는 다기능 하드마스크(MFHM; Multi-Function Hard Mask)로 형성한다.
유기막은 현상액에 의해 용해가 쉽게 되는 물질(developer soluble organic film)로 형성한다.
본 발명은, 다수개의 포토레지스트막들을 형성하되, 각각의 포토레지스트막의 사이에 광원의 파장이 역상이 될 수 있는 두께의 유기막을 형성함으로써, 한 번의 노광 공정으로 각각의 포토레지스트막에 노광영역을 형성할 수 있다. 이에 따라, 패터닝 공정의 횟수를 줄일 수 있으므로 반도체 소자으 제조 공정 시간 및 비용을 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 노광공정시 광원의 파장 변화를 설명하기 위한 도면이다.
노광공정은 포토레지스트막에 광원을 조사하여 노광영역을 형성하는 공정으로써, 노광 마스크 패턴(100)에 따라 노광영역의 패턴이 결정된다. 노광 마스크 패턴(100)은 투명기판의 상부에 크롬(chrome) 패턴을 형성하여 제조할 수 있다. 크롬 패턴의 개구부를 통과한 광원이 포토레지스트막에 조사되면 노광영역을 형성할 수 있는데, 노광영역이 형성될 수 있는 파장의 광원이 조사되어야 포토레지스트막에 노광영역이 형성될 수 있다. 예를 들면, 제1 파장(A)은 노광 마스크 패턴(100)의 개구부 영역에서는 골(파장의 가장 낮은 레벨 영역)이 형성되고, 차광 영역에서는 마루(파장의 가장 높은 레벨 영역)가 형성된다고 가정한다.
이때, 광원의 파장은 노광 마스크 패턴(100)으로부터의 거리에 따라 증감을 반복한다. 즉, 제1 파장(A)이 형성된 후, 파장의 레벨이 점차 감소하여 제2 파장(B)에서는 레벨 차이가 없어진다. 그리고, 제2 파장(B) 이후에는 파장이 다시 증가하여, 제3 파장(C)에서는 제1 파장(A)의 역상을 갖는다. 즉, 제1 파장(A)과 제3 파장(C)은 서로 역상을 가지며, 제2 파장(B)은 제1 파장(A)과 제3 파장(C) 사이의 경계가 될 수 있다. 이때, 제1 파장(A) 및 이와 역상인 제3 파장(C) 간의 거리(D)는 일정하게 유지될 수 있으며, 상기의 거리(D)를 두고 서로 역상인 파장이 반복적으로 형성된다. 또한, 포토레지스트막의 노광영역은 제1 파장(A) 또는 제3 파장(C)이 조사된 영역에서 발생할 수 있다.
도 2a 내지 2g는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(200)의 상부에 식각 대상막(202)을 형성한 다. 식각 대상막(202)은 절연막, 도전막 또는 게이트 적층막이 될 수 있다. 식각 대상막(202)의 상부에는 식각 대상막(202)을 패터닝 하기 위한 하드 마스크막(204)을 형성한다. 하드 마스크막(204)은 SOC(spin on carbon)막으로 형성하거나, 반사방지막과 하드마스크의 역할을 동시에 수행하는 다기능 하드마스크(MFHM; Multi-Function Hard Mask)로 형성할 수 있다. 하드 마스크막(204)의 상부에 제1 반사 방지막(BARC; 206) 및 제1 포토레지스트막(208)을 형성한다. 제1 포토레지스트막(208)은 일반적으로 사용되는 포토레지스트막을 사용할 수 있으며, 또는 실리콘(silicon; Si)이 함유된 포토레지스트막을 사용할 수도 있다. 제1 포토레지스트막(208)의 상부에는 유기막(210)을 형성한다. 유기막(210)은 현상액에 의해 용해가 쉬운 물질(developer soluble organic film)로 형성하는 것이 바람직하다. 유기막(210)의 상부에는 제2 반사 방지막(212) 및 제2 반사 방지막(214)을 형성한다.
제1 및 제2 반사 방지막(206 및 212)을 각각 형성한 후에는 베이킹(baking) 공정을 수행하는데, 제2 반사 방지막(212)의 베이킹 공정은 이미 형성된 제1 반사 방지막(206) 또는 제1 포토레지스트막(208)의 변형을 억제하기 위하여 제1 반사 방지막(206)보다 저온(예를 들면, 80℃ 내지 130℃)에서 실시하는 것이 바람직하다. 이를 위하여, 제2 반사 방지막(212)은 저온(예를 들면, 80℃ 내지 130℃)에서 고형화되기가 용이한 저온 반사 방지막으로 형성하는 것이 바람직하다. 제2 포토레지스트막(214)은 제1 포토레지스트막(208)과 동일한 물질로 형성할 수 있다.
이때, 유기막(210)은 후술하는(도 2b 참조) 노광 공정 시 광원의 파장이 제1 포토레지스트막(208) 및 제2 포토레지스트막(214)에서 서로 역상될 수 있는 거리를 고려한 두께(D')로 형성하는 것이 바람직하다.
도 2b를 참조하면, 반도체 기판(200)을 노광 장치에 로딩(loading)하고, 노광 마스크 패턴(216)을 사용한 노광 공정을 실시한다. 노광 마스크 패턴(216)은 투명기판(216a)의 상부에 크롬 패턴(216b)을 형성하여 제조할 수 있으며, 크롬 패턴(216b)의 개구부를 통하여 광원이 조사된다. 이때, 크롬 패턴(216b)의 피치(pitch)는 최종적으로 형성할 패턴의 크기보다 2배 큰 피치로 형성할 수 있다. 또는, 노광 마스크 패턴(216)의 크롬 패턴(216b)은 광원의 해상도 한계로 형성할 수 있는 최소한의 패턴 크기로 형성할 수도 있다.
노광 마스크 패턴(216)에 광원을 조사하여 노광 공정을 실시한다. 이때, 제2 포토레지스트막(214)에는 제1 파장(W1)을 갖는 광원이 조사되고, 제1 포토레지스트막(208)에는 제2 파장(W2)을 갖는 광원이 조사된다. 특히, 광원의 파장은 일정한 거리(D)에 따라 서로 역상이 되며, 이를 고려하여 유기막(210)의 두께(D')를 조절하였기 때문에 제1 및 제2 포토레지스트막(208 및 214)에서는 각각 서로 다른 영역에 노광 영역이 형성된다. 구체적으로, 제1 포토레지스트막(208)에는 제2 파장(W2)에 따라 제1 노광영역(208a)을 형성할 수 있고, 제2 포토레지스트막(214)에는 제1 파장(W1)에 따라 제2 노광영역(214a)을 형성할 수 있다. 이때, 제1 노광영역(208a) 및 제2 노광영역(214a)은 서로 다른 영역에 형성된다. 즉, 제1 또는 제2 노광영역(208a 또는 214a) 중 어느 하나가 노광 마스크 패턴(216)의 개구부와 동일한 영역 상에 형성되면, 다른 하나는 노광 마스크 패턴(216)의 차광부와 동일한 영역 상에 형성된다. 이에 따라, 도 2a에서 광원의 파장이 역상이 되는 거리(D)를 고려하 여 유기막(210)의 두께(D')를 조절하는 것이 매우 중요하다.
도 2c를 참조하면, 제2 노광영역(도 2b의 214a)을 제거하기 위한 제1 현상 공정(develop process)을 실시하여 제2 포토레지스트 패턴(214b)을 형성한다.
도 2d를 참조하면, 제2 포토레지스트 패턴(214b)에 따라 식각 공정을 실시하여 제2 반사 방지패턴(212a), 유기패턴(210a) 및 제1 포토레지스트 패턴(208b)을 형성한다. 이처럼, 제2 포토레지스트 패턴(214b)에 따라 식각 공정을 실시하여 제1 노광영역(208a)의 사이에 제1 개구부(P1)를 갖는 제1 포토레지스트 패턴(208b)을 형성할 수 있다.
도 2e를 참조하면, 제2 포토레지스트 패턴(도 2d의 214b), 제2 반사 방지패턴(도 2d의 212a) 및 유기패턴(도 2d의 210a)을 제거한다. 이어서, 제1 포토레지스트 패턴(도 2d의 208b)의 제1 노광영역(도 2d의 208a)을 제거하기 위한 제2 현상 공정을 실시한다. 제2 현상 공정을 실시하면 제1 및 제2 개구부(P1 및 P2)가 서로 교호적으로 형성되는 제1 포토레지스트 패턴(208d)을 형성할 수 있다. 이로써, 제1 포토레지스트 패턴(208d)은 노광 마스크 패턴(도 2b의 216)의 피치보다 좁은 폭 및 간격으로 형성할 수 있으며, 노광 공정에 사용되는 광원의 한계 해상도에 따른 패턴의 한계 크기보다 더 조밀한 패턴으로 형성할 수 있다.
도 2f를 참조하면, 제2 포토레지스트 패턴(208d)에 따라 식각 공정을 실시하여 제1 반사 방지패턴(206a) 및 하드 마스크 패턴(204a)을 형성한다.
도 2g를 참조하면, 제2 포토레지스트 패턴(도 2f의 208d) 및 제1 반사 방지패턴(도 2f의 206a)을 제거한 후, 하드 마스크 패턴(204a)에 따라 식각 공정을 실 시하여 식각 대상패턴(202a)을 형성한다.
상술한 바와 같이, 한 번의 노광 공정을 실시하여 더블 패터닝(double patterning) 공정을 수행할 수 있으므로, 노광 공정의 한계 해상도에 따른 집적도의 한계를 극복할 수 있으며, 반도체 소자의 제조 공정에 걸리는 시간 및 비용을 절감할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 노광공정시 광원의 파장 변화를 설명하기 위한 도면이다.
도 2a 내지 2g는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 노광 마스크 패턴 A : 제1 파장
B : 제2 파장 C : 제3 파장
D : 역상 거리 P1 : 제1 개구부
P2 : 제2 개구부 200 : 반도체 기판
202 : 식각 대상막 202a : 식각 대상패턴
204 : 하드 마스크막 204a : 하드 마스크 패턴
206 : 제1 반사 방지막 206a : 제1 반사 방지패턴
208 : 제1 포토레지스트막 208a : 제1 노광영역
208b : 제1 포토레지스트 패턴 210 : 유기막
210a : 유기패턴 212 : 제2 반사 방지막
212a : 제2 반사 방지패턴 214 : 제2 포토레지스트막
214a : 제2 노광영역 214b : 제2 포토레지스트 패턴
W1 : 제1 파장 W2 : 제2 파장

Claims (12)

  1. 반도체 기판 상에 제1 포토레지스트막, 유기막 및 제2 포토레지스트막을 순차적으로 형성하는 단계; 및
    한 번의 노광 공정을 실시하여 상기 제2 포토레지스트막에는 제1 노광영역을 형성하고, 상기 제1 포토레지스트막에는 제2 노광영역을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  2. 반도체 기판 상에 식각 대상막 및 하드 마스크막을 순차적으로 형성하는 단계;
    상기 하드 마스크막의 상부에 제1 포토레지스트막, 유기막 및 제2 포토레지스트막을 순차적으로 형성하되, 상기 유기막은 상기 제1 포토레지스트막과 상기 제2 포토레지스트막에 서로 역상되는 파장의 광원이 조사되는 두께로 형성하는 단계; 및
    상기 제1 포토레지스트막에 제2 노광영역을 형성하고, 상기 제2 포토레지스트막에는 제1 노광영역을 형성하기 위한 노광 공정을 실시하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  3. 제 2 항에 있어서, 상기 노광 공정을 실시하는 단계 이후에,
    상기 제1 노광영역을 제거하여 제2 포토레지스트 패턴을 형성하기 위한 제1 현상 공정을 실시하는 단계;
    상기 제2 포토레지스트 패턴에 따라 상기 유기막 및 상기 제1 포토레지스트막을 패터닝하는 단계;
    상기 제2 포토레지스트 패턴 및 패터닝된 상기 유기막을 제거하는 단계;
    상기 제2 노광영역을 제거하여 제1 포토레지스트 패턴을 형성하기 위한 제2 현상 공정을 실시하는 단계;
    상기 제1 포토레지스트 패턴에 따라 상기 하드 마스크막을 패터닝 하는 단계; 및
    패터닝된 상기 하드 마스크막에 따라 상기 식각 대상막을 패터닝하는 단계를 더 포함하는 반도체 소자의 미세 패턴 형성 방법.
  4. 제 2 항에 있어서,
    상기 하드 마스크막과 상기 제1 포토레지스트막의 사이에 제1 반사 방지막을 형성하는 단계를 더 포함하는 반도체 소자의 미세 패턴 형성 방법.
  5. 제 2 항에 있어서,
    상기 유기막과 상기 제2 포토레지스트막의 사이에 제2 반사 방지막을 형성하는 단계를 더 포함하는 반도체 소자의 미세 패턴 형성 방법.
  6. 제 5 항에 있어서,
    상기 제2 반사 방지막을 형성한 후, 80℃ 내지 130℃의 온도에서 베이킹 공정을 실시하는 단계를 더 포함하는 반도체 소자의 미세 패턴 형성 방법.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 노광 공정 시,
    상기 제1 포토레지스트막에 조사되는 광원의 파장과 상기 제2 포토레지스트막에 조사되는 광원의 파장은 서로 역상인 반도체 소자의 미세 패턴 형성 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 노광 공정을 한 번 실시하여 상기 제1 노광영역 및 상기 제2 노광영역을 동시에 형성하는 반도체 소자의 미세 패턴 형성 방법.
  9. 제 3 항에 있어서,
    상기 제1 포토레지스트 패턴은 상기 제1 및 제2 노광영역에 해당하는 영역을 제거하여 형성하는 반도체 소자의 미세 패턴 형성 방법.
  10. 제 3 항에 있어서,
    상기 제1 노광영역에 따라 형성되는 제1 개구부와 상기 제2 노광영역에 따라 형성되는 제2 개구부는 서로 교호적으로 형성되는 반도체 소자의 미세 패턴 형성 방법.
  11. 제 2 항에 있어서,
    상기 하드 마스크막은 SOC(spin on carbon)막으로 형성하거나, 반사방지막과 하드마스크의 역할을 동시에 수행하는 다기능 하드마스크(MFHM; Multi-Function Hard Mask)로 형성하는 반도체 소자의 미세 패턴 형성 방법.
  12. 제 2 항에 있어서,
    상기 유기막은 현상액에 의해 용해가 쉽게 되는 물질(developer soluble organic film)로 형성하는 반도체 소자의 미세 패턴 형성 방법.
KR1020080061664A 2008-06-27 2008-06-27 반도체 소자의 미세 패턴 형성 방법 KR100948480B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080061664A KR100948480B1 (ko) 2008-06-27 2008-06-27 반도체 소자의 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080061664A KR100948480B1 (ko) 2008-06-27 2008-06-27 반도체 소자의 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20100001664A KR20100001664A (ko) 2010-01-06
KR100948480B1 true KR100948480B1 (ko) 2010-03-17

Family

ID=41811942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061664A KR100948480B1 (ko) 2008-06-27 2008-06-27 반도체 소자의 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100948480B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799156A (zh) * 2020-07-16 2020-10-20 上海华力微电子有限公司 高深宽比图形的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213304A (ja) * 1995-02-06 1996-08-20 Toshiba Corp レジストパタ−ンの形成方法
KR100822621B1 (ko) 2007-04-06 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100854888B1 (ko) 2007-08-20 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR100919366B1 (ko) 2007-12-28 2009-09-25 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213304A (ja) * 1995-02-06 1996-08-20 Toshiba Corp レジストパタ−ンの形成方法
KR100822621B1 (ko) 2007-04-06 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100854888B1 (ko) 2007-08-20 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR100919366B1 (ko) 2007-12-28 2009-09-25 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
KR20100001664A (ko) 2010-01-06

Similar Documents

Publication Publication Date Title
US7851135B2 (en) Method of forming an etching mask pattern from developed negative and positive photoresist layers
US8530147B2 (en) Patterning process
US8012675B2 (en) Method of patterning target layer on substrate
KR100843870B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20150093902A1 (en) Self-Aligned Patterning Process
KR100912990B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR102634069B1 (ko) 극자외선 리소그래피를 사용하여 기판을 패터닝하기 위한 방법
US7862986B2 (en) Patterning process
US8273661B2 (en) Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus
KR101764945B1 (ko) 리소그래픽 도포에서 감방사선성 재료 라인을 슬림화하는 방법
US8835100B2 (en) Double patterning by PTD and NTD process
US20110049680A1 (en) Dual exposure track only pitch split process
US9097975B2 (en) Double patterning by PTD and NTD process
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
US9034766B2 (en) Pattern formation method
JP2009016789A (ja) 半導体素子の微細パターン形成方法
KR100948480B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN110911553A (zh) 半导体装置的制造方法
US9989846B2 (en) Method for patterning incorporating misalignment error protection
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR100946026B1 (ko) 반도체 소자의 패턴 형성방법
KR100843948B1 (ko) 반도체 소자의 미세 패턴 형성방법
US8728721B2 (en) Methods of processing substrates
KR101004513B1 (ko) 반도체소자의 콘택홀 형성방법
KR102344906B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee