KR102344906B1 - 반도체 장치의 제조 방법 및 반도체 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR102344906B1
KR102344906B1 KR1020150022170A KR20150022170A KR102344906B1 KR 102344906 B1 KR102344906 B1 KR 102344906B1 KR 1020150022170 A KR1020150022170 A KR 1020150022170A KR 20150022170 A KR20150022170 A KR 20150022170A KR 102344906 B1 KR102344906 B1 KR 102344906B1
Authority
KR
South Korea
Prior art keywords
exposure
semiconductor device
pattern
manufacturing
photosensitive agent
Prior art date
Application number
KR1020150022170A
Other languages
English (en)
Other versions
KR20150095590A (ko
Inventor
히데타미 야에가시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150095590A publication Critical patent/KR20150095590A/ko
Application granted granted Critical
Publication of KR102344906B1 publication Critical patent/KR102344906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 LELE 프로세스보다도 적은 공정수로 원하는 미세 패턴을 얻을 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따르면, 피처리체 위에 감광제를 도포하는 도포 공정과, 제1 노광 마스크를 이용해서 감광제를 노광하는 제1 노광 공정과, 제1 노광 공정 후에 감광제에 제1 현상액을 이용해서 포지티브형의 현상을 행하는 제1 현상 공정과, 제1 현상 공정 후에 제2 노광 마스크를 이용해서 감광제를 노광하는 제2 노광 공정과, 제2 노광 공정 후에 감광제에 제2 현상액을 이용해서 네거티브형의 현상을 행하는 제2 현상 공정을 포함하는, 반도체 장치의 제조 방법이 제공된다.

Description

반도체 장치의 제조 방법 및 반도체 제조 장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE MANUFACTURING APPARATUS}
본 발명은, 반도체 장치의 제조 방법 및 반도체 제조 장치에 관한 것이다.
반도체 장치(디바이스)의 고집적화에 따라, 반도체 장치를 보다 미세하게 가공하는 프로세스 기술이 요구되고 있다. 반도체 장치를 미세하게 가공하는 기술로서는, 포토리소그래피 기술을 이용해서 레지스트 패턴을 형성하고, 레지스트 패턴을 에칭 마스크로 해서 피처리체를 에칭하는 패턴 형성 방법 등이 일반적이다.
그러나, 최근, 포토리소그래피 기술의 노광 장치의 한계 해상도 이하로까지 반도체 장치를 미세화하는 것이 요구되고 있다.
포토리소그래피 기술의 노광 장치의 한계 해상도보다도 더욱 미세한 패턴을 형성하는 기술로서, LELE(Lithography-Etching-Lithography-Etching)법 등의 더블 패터닝 기술이 알려져 있다(예컨대, 특허문헌 1 참조).
특허문헌 1: 일본 특허 공개 제2009-288344호 공보
그러나, LELE법에 의한 더블 패터닝 기술에서는, 도포 공정·노광 공정·현상 공정에 의해 패턴을 형성하는 리소그래피 공정과 리소그래피 공정에서 얻어진 패턴에 기초하여 에칭을 행하는 에칭 공정을 교대로 반복해서 행할 필요가 있다. 이 때문에, 프로세스 전체의 공정수가 증가하여, 제조 비용이 높아진다고 하는 문제점이 있다.
그래서, 본 발명의 하나의 안(案)에서는, LELE 프로세스보다도 적은 공정수로 원하는 미세 패턴을 얻을 수 있는 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다.
하나의 안에서는, 피처리체 위에 감광제를 도포하는 도포 공정과, 제1 노광 마스크를 이용해서 감광제를 노광하는 제1 노광 공정과, 제1 노광 공정 후에 감광제에 제1 현상액을 이용해서 포지티브형의 현상을 행하는 제1 현상 공정과, 제1 현상 공정 후에 제2 노광 마스크를 이용해서 감광제를 노광하는 제2 노광 공정과, 제2 노광 공정 후에 감광제에 제2 현상액을 이용해서 네거티브형의 현상을 행하는 제2 현상 공정을 포함하는, 반도체 장치의 제조 방법이 제공된다.
일 형태에 따르면, LELE 프로세스보다도 적은 공정수로 원하는 미세 패턴을 얻을 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 제1 실시형태에 따른 반도체 장치의 제조 방법의 일례의 공정 단면도이다.
도 2는 제1 실시형태에 따른 반도체 장치의 제조 방법의 일례의 공정 단면도이다.
도 3은 제1 실시형태에 따른 반도체 장치의 제조 방법의 일례의 공정 단면도이다.
도 4는 레지스트의 특성의 일례의 설명도이다.
도 5는 제1 실시형태에 따른 반도체 장치의 제조 방법의 효과의 설명도이다.
도 6은 일 실시형태에 따른 반도체 장치의 제조 방법에서 이용되는 노광 마스크의 패턴의 일례의 설명도이다.
도 7은 제1 실시형태에 따른 반도체 장치의 제조 방법의 효과의 설명도이다.
도 8은 종래의 반도체 장치의 제조 방법의 일례의 공정 단면도이다.
도 9는 종래의 반도체 장치의 제조 방법의 일례의 공정 단면도이다.
도 10은 종래의 반도체 장치의 제조 방법의 일례의 공정 단면도이다.
도 11은 종래의 반도체 장치의 제조 방법의 일례의 공정 단면도이다.
도 12는 제2 실시형태에 따른 반도체 장치의 제조 방법의 일례의 공정 단면도이다.
도 13은 제2 실시형태에 따른 반도체 장치의 제조 방법의 일례의 공정 단면도이다.
도 14는 일 실시형태에 따른 도포 현상 장치의 개략 구성을 도시한 평면도이다.
도 15는 일 실시형태에 따른 도포 현상 장치의 개략 구성을 도시한 사시도이다.
도 16은 일 실시형태에 따른 도포 현상 장치의 개략 구성을 도시한 측면도이다.
[제1 실시형태]
먼저, 본 발명의 제1 실시형태에 따른 반도체 장치의 제조 방법에 대해서 설명한다.
제1 실시형태에 따른 반도체 장치의 제조 방법은, 피처리체 위에 감광제를 도포하는 도포 공정과, 감광제에 제1 패턴을 노광하는 제1 노광 공정과, 제1 노광 공정 후에 감광제에 제1 현상액을 이용해서 포지티브형의 현상을 행하는 제1 현상 공정과, 제1 현상 공정 후에 제2 패턴을 노광하는 제2 노광 공정과, 제2 노광 공정 후에 감광제에 제2 현상액을 이용해서 네거티브형의 현상을 행하는 제2 현상 공정을 포함한다.
이하, 각각의 공정에 대해서, 도 1 내지 도 6을 참조하면서 상세히 설명한다. 도 1 내지 도 3에, 제1 실시형태에 따른 반도체 장치의 제조 방법의 일례의 공정 단면도를 도시한다.
도 1 내지 도 3에서는, 피처리체로서, 기판(101) 상에 형성된 1층의 피가공층(102) 및 1층의 하드 마스크층(103)을 사용하고 있으나, 본 발명은 이 점에 있어서 한정되는 것은 아니다. 예컨대, 기판(101) 상에 하기에 예를 든 재질의 피가공층(102)을 1층 또는 2층 이상 적층한 구조여도 좋다. 또한, 예컨대 하드 마스크층(103)을 형성하지 않는 구조여도 좋다. 하드 마스크층(103)을 형성하지 않는 구조에 대해서는, 후술하는 제2 실시형태에 있어서 설명한다.
피가공층(102)의 재질로서는, 예컨대, SiARC(Silicon Containing Anti-Reflective Coating), BARC(Bottom Anti-Reflective Coating), SOC(Spin-on Carbon), 비정질 카본 등의 반사 방지막을 이용할 수 있다.
하드 마스크층(103)의 재질로서는, 예컨대 실리콘 산화막, 폴리실리콘막 등을 이용할 수 있다.
(도포 공정)
먼저, 도 1의 (a)에 도시한 바와 같이, 피가공층(102) 및 하드 마스크층(103)이 형성된 기판(101) 상에, 감광제(104)을 도포한다. 감광제(104)의 재질로서는, 포지티브형(노광부 용해형)으로서도 네거티브형(미노광부 용해형)으로서도 사용할 수 있기 때문에, 극성 변화형의 레지스트를 포함하는 것이 바람직하다.
도 4에, 본 실시형태의 도포 공정에서 적합하게 이용할 수 있는 극성 변화형의 레지스트의 특성의 일례를 도시한다. 도 4 중, 횡축은 노광량, 종축은 현상 후의 레지스트막 두께를 나타낸다. 또한, 도 4 중, 실선은 포지티브형의 현상용 현상액에 대한 레지스트의 용해 특성, 파선은 네거티브형의 현상용 현상액에 대한 레지스트의 용해 특성을 나타낸다.
도 4에 나타내는 레지스트는, 노광량이 적은 경우에는, 포지티브형의 현상용 현상액에 난용(難溶)이고, 노광량이 많아지면 포지티브형의 현상용 현상액에 대한 용해 속도가 커지는 포지티브형의 레지스트의 특성을 나타낸다. 또한, 도 4에 나타내는 레지스트는, 노광량이 적은 경우에는, 네거티브형의 현상용 현상액에 대한 용해 속도가 크고, 노광량이 많아지면 네거티브형의 현상용 현상액에 난용이 되는 네거티브형의 레지스트의 특성을 나타낸다.
감광제(104)의 도포 방법으로서는, 예컨대 코터로 기판(101)을 고속 회전시키면서 도포하는 스핀 도포 등을 이용할 수 있다.
한편, 도포 공정 전에, 피가공층(102) 및 하드 마스크층(103)이 형성된 기판(101)의 표면을 세정하고, 감광제(104)의 하드 마스크층(103)에 대한 밀착성을 높이기 위한 베이크(도포 전 베이크)를 행하는 것이 바람직하다.
또한, 도포 공정 후에, 감광제(104) 중에 남아 있는 용매를 휘발시키고, 동시에 막을 치밀하게 하기 위해서, 베이크(노광 전 베이크)를 행하는 것이 바람직하다. 노광 전 베이크의 온도로서는, 예컨대 100℃∼150℃인 것이 바람직하다.
(제1 노광 공정)
다음으로, 도 1의 (b)에 도시한 바와 같이, 제1 노광 마스크(201)를 이용해서 감광제(104)을 노광한다. 즉, 제1 패턴을 갖는 제1 노광 마스크(201)를 이용해서 감광제(104) 상에 제1 패턴을 전사한다.
노광의 광원으로서는, 자외선 광원을 적합하게 이용할 수 있고, 예컨대 파장 193 ㎚의 ArF 엑시머 레이저 등을 이용할 수 있다.
제1 노광 마스크(201)로서는, 개구부(201a)와 차광부(201b)가 형성된 암시야 마스크(DFM: Dark Field Mask)를 사용할 수 있다. 암시야 마스크는, 예컨대 석영 기판 전체가 차광막에 덮여져 있고, 설계 패턴이 빛을 투과시키는 개구부로서 구성되는 마스크인 것이 바람직하다.
제1 패턴으로서는, 노광 장치의 해상 성능을 넘지 않는 범위에서 설계된다.
감광제(104)에 제1 패턴이 노광되면, 개구부(201a)의 하부의 영역이 노광되고, 감광제(104)에 노광 영역(104a)이 형성된다. 또한, 차광부(201b)의 하부에는, 노광량이 제로 또는 제로 근방이 되는 영역이 있다[미노광 영역(104b)]. 또한, 노광 영역(104a)의 주변 영역에는, 광원으로부터의 빛이 개구부(201a)로부터 돌아 들어감으로써, 노광 영역(104a)과 비교해서 노광량이 작은 중간 노광 영역(104c)이 형성된다.
또한, 감광제(104)에 제1 패턴을 노광하기 전에, 피처리체, 예컨대 피가공층(102)에 형성된 얼라이먼트(위치 맞춤) 마크에 기초하여, 피처리체의 위치와 제1 노광 마스크(201)의 위치를 맞추는 제1 위치 맞춤 공정을 갖고 있는 것이 바람직하다. 이에 따라, 피처리체의 위치와 제1 노광 마스크(201)의 위치를 정밀도 좋게 맞출 수 있다.
얼라이먼트 마크란, 예컨대 피처리체 상에 형성된 정사각형이나 직사각형의 마크이다. 또한, 예컨대 피처리체의 네 모퉁이, 변 등의 외주 부분의 미리 정해진 위치를 위치 맞춤을 하기 위한 얼라이먼트 마크로서 이용해도 좋다.
한편, 제1 노광 공정 후에는 베이크(노광 후 베이크)를 행하는 것이 바람직하다. 노광 후 베이크의 온도로서는, 예컨대 100℃∼150℃인 것이 바람직하다.
(제1 현상 공정)
다음으로, 도 1의 (c)에 도시한 바와 같이, 감광제(104)에 제1 현상액을 이용해서 포지티브형의 현상을 행한다. 즉, 제1 현상액을 감광제(104) 상에 균일하게 도포하여, 제1 노광 공정에서 전사된 제1 패턴을 형성한다.
제1 현상액으로서는, 예컨대 수산화테트라메틸암모늄(TMAH: TetraMethylAmmonium Hydroxide) 등의 알칼리 현상액을 이용할 수 있다.
도 5에, 제1 노광 공정 및 제1 현상 공정에서의 반도체 장치의 단면도 및 특성도의 일례를 도시한다. 도 5의 (a)는, 감광제(104)을 노광했을 때의 반도체 장치의 단면도의 일례이고, 도 5의 (b)는 노광량 분포의 일례이며, 도 5의 (c)는 감광제(104)을 현상했을 때의 반도체 장치의 단면도의 일례이다.
도 5의 (a)에 도시한 바와 같이, 제1 현상 공정에서는, 포지티브형의 현상을 행하고 있기 때문에, 노광량이 미리 정해진 임계값 이상이 되는 개구부(201a)에 대응하는 노광 영역(104a)만이 용해된다. 한편, 노광량이 제로 또는 제로 근방이 되는 차광부(201b)에 대응하는 미노광 영역(104b)은 용해되지 않고 잔존한다.
또한, 개구부(201a)의 주변 영역인 중간 노광 영역(104c)은, 광원으로부터의 빛의 돌아 들어감에 의해 노광되지만, 노광량이 제로 또는 제로 근방보다도 크고, 미리 정해진 임계값 미만이 되기 때문에, 용해되지 않고 잔존한다. 결과로서, 도 5의 (c)에 도시한 바와 같이, 노광 영역(104a)은 제거되고, 미노광 영역(104b) 및 중간 노광 영역(104c)은 용해되지 않고 잔존한다.
한편, 제1 현상 공정에서는, 현상 후, 예컨대 순수(純水) 등을 이용해서 린스를 행하는 것이 바람직하다.
(제2 노광 공정)
다음으로, 도 2의 (a)에 도시한 바와 같이, 제2 노광 마스크(202)를 이용해서 감광제(104)을 노광한다. 즉, 제1 노광 공정에서 노광되었으나, 현상되지 않은 영역인 중간 노광 영역(104c) 중, 피가공층(102)을 남기고 싶은 영역을, 제2 패턴을 갖는 제2 노광 마스크(202)를 이용해서 더욱 노광한다. 이에 따라, 중간 노광 영역(104c)을 제2 현상액에 대하여 불용화시킨다.
노광의 광원으로서는, 제1 노광 공정과 동일한 광원을 이용할 수 있다.
제2 노광 마스크(202)로서는, 개구부(202a)와 차광부(202b)가 형성된 명시야 마스크(BFM: Bright Field Mask)를 사용할 수 있다. 명시야 마스크는, 예컨대 석영 기판 상에 차광막으로 이루어지는 설계 패턴이 형성된 마스크인 것이 바람직하다.
제2 패턴으로서는, 제1 패턴과 마찬가지로 노광 장치의 해상 성능을 넘지 않는 범위에서 설계된다.
또한, 제1 노광 마스크(201)와 제2 노광 마스크(202)를 중첩시킨 경우에, 제1 노광 마스크(201)에 형성된 개구부(201a)와 제2 노광 마스크(202)에 형성된 차광부(202b)가 평면에서 보아 서로 상이한 위치에 이격되어 있는 것이 바람직하다.
도 6에, 일 실시형태에 따른 반도체 장치의 제조 방법에서 이용되는 노광 마스크의 패턴의 일례를 도시한다.
도 6의 (a)는 원하는 패턴의 일례이다. 도 6의 (a) 중, 세로줄로 전부 칠한 부분 및 격자로 전부 칠한 부분이, 감광제(104)에 전사되었을 때에 현상에 의해 용해시키고 싶은 영역에 대응하는 부분이다. 여기서, 세로줄로 전부 칠한 부분 및 격자로 전부 칠한 부분의 양방을 개구부로 한 암시야 마스크를 사용해서 노광 처리를 행하고, 그 후에 포지티브형의 현상 처리를 행한 경우, 인접하는 개구부의 중심간 거리(L)가 작으면, 각 개구부를 통과한 빛의 간섭에 의한 근접 효과에 의해, 원하는 패턴이 얻어지지 않게 된다.
그래서, 제1 실시형태에서는, 예컨대 도 6의 (a)에 도시한 원하는 패턴을, 도 6의 (b)에 도시한 제1 패턴[제1 노광 마스크(201)에 형성된 개구부(201a) 및 차광부(201b)]과 도 6의 (c)에 도시한 제2 패턴[제2 노광 마스크(202)에 형성된 개구부(202a) 및 차광부(202b)]으로 분해한다. 그리고, 제1 패턴과 제2 패턴을 조합함으로써, 원하는 1의 패턴을 형성한다.
또한, 제1 패턴 및 제2 패턴은 각각, 제1 패턴에 있어서의 개구부 사이의 거리(L1) 및 제2 패턴에 있어서의 차광부 사이의 거리(L2)가 노광 장치의 해상 성능을 넘지 않는 범위에서 설계된다.
이와 같이, 원하는 패턴을 제1 패턴과 제2 패턴으로 분해하면, 각각의 패턴이 노광 장치의 해상 성능의 범위 내에서 형성된 경우라도, 노광 장치의 해상 성능 이상의, 원하는 미세 패턴을 얻을 수 있다. 예컨대, ArF 액침 노광으로 홀 패턴을 형성하는 경우, 인접하는 홀(현상 영역)의 중심간 거리가 76 ㎚ 미만인 패턴을 얻을 수 있다.
한편, 도 6의 예에서는, 패턴으로서, 홀 패턴을 예로서 설명하였으나, 본 발명은 이 점에 있어서 한정되는 것은 아니며, 예컨대, 트렌치 패턴, 라인 앤드 스페이스 패턴 등을 이용할 수 있다.
또한, 원하는 1의 패턴을 형성하기 위한 제1 패턴을 갖는 제1 노광 마스크(201) 및 제2 패턴을 갖는 제2 노광 마스크(202)를 제작하는 마스크 제작 공정은, 제1 노광 공정 전에 행해지는 것이 바람직하다.
여기서, 제1 패턴이 형성된 감광제(104)에 제2 패턴이 노광되면, 제2 패턴의 개구부(202a)의 하부의 영역이 노광되어, 감광제(104)에 노광 영역(104a)이 형성된다. 또한, 제2 패턴의 차광부(202b)의 하부의 영역은, 광원으로부터의 빛의 돌아 들어감에 의해 일부 노광되지만, 노광량이 미리 정해진 임계값 이하가 된다[네거티브형의 현상 용해 영역(104d)]. 이때, 제1 노광 공정에서 형성된 중간 노광 영역(104c)은, 네거티브형의 현상용 현상액에 대하여 불용화하도록 더욱 노광된다.
또한, 감광제(104)에 제2 패턴을 노광하기 전에, 피처리체, 예컨대 피가공층(102)에 형성된 얼라이먼트(위치 맞춤) 마크에 기초하여, 피처리체의 위치와 제2 패턴의 위치를 맞추는 제2 위치 맞춤 공정을 갖고 있는 것이 바람직하다. 이에 따라, 피처리체의 위치와 제2 패턴의 위치를 정밀도 좋게 맞출 수 있다.
얼라이먼트 마크란, 예컨대 피처리체 상에 형성된 정사각형이나 직사각형의 마크이다. 또한, 예컨대 피처리체의 네 모퉁이, 변 등의 외주 부분의 미리 정해진 위치를 위치 맞춤을 하기 위한 얼라이먼트 마크로서 이용해도 좋다.
또한, 제1 패턴 및 제2 패턴은, 동일한 피처리체에 형성된 얼라이먼트 마크에 기초하여 위치 맞춤되기 때문에, 특히 높은 정밀도로 위치 맞춤된다.
한편, 제2 노광 공정 후에는 베이크(노광 후 베이크)를 행하는 것이 바람직하다. 노광 후 베이크의 온도로서는, 예컨대 100℃∼150℃인 것이 바람직하다.
(제2 현상 공정)
다음으로, 도 2의 (b)에 도시한 바와 같이, 감광제(104)에 제2 현상액을 이용해서 네거티브형의 현상을 행한다. 즉, 제2 현상액을 감광제(104) 상에 균일하게 도포하여, 제2 노광 공정에서 전사된 제2 패턴을 형성한다.
제2 현상액으로서는, 예컨대 부틸 아세테이트 등의 유기 용매를 이용할 수 있다.
도 7에, 제2 노광 공정 및 제2 현상 공정에서의 반도체 장치의 단면도 및 특성도의 일례를 도시한다. 도 7의 (a)는 감광제(104)을 노광했을 때의 반도체 장치의 단면도의 일례이고, 도 7의 (b)는 노광량 분포의 일례이며, 도 7의 (c)는 감광제(104)을 현상했을 때의 반도체 장치의 단면도의 일례이다.
도 7의 (a)에 도시한 바와 같이, 제2 현상 공정에서는, 네거티브형의 현상을 행하고 있기 때문에, 노광량이 미리 정해진 임계값 이하가 되는 제2 패턴의 차광부(202b)에 대응하는 네거티브형의 현상 용해 영역(104d)만이 용해된다. 한편, 노광량이 미리 정해진 임계값보다 커지는 제2 패턴의 개구부(202a)에 대응하는 노광 영역(104a)은 용해되지 않고 잔존한다.
또한, 중간 노광 영역(104c)은, 도 7의 (b)에 도시한 바와 같이, 제2 노광 공정에 있어서 더욱 노광되기 때문에, 도 7의 (c)에 도시한 바와 같이, 제2 현상 공정에서는 용해되지 않고 잔존한다.
한편, 제2 현상 공정에서는, 현상 후, 린스를 행하는 것이 바람직하다.
(하드 마스크층의 에칭 공정)
도 2의 (c)에 도시한 바와 같이, 패터닝된 감광제(104)을 에칭 마스크로 해서, 하드 마스크층(103)을 에칭으로 선택적으로 제거한다.
에칭 방법으로서는, 예컨대 반응성 이온 에칭(RIE: Reactive Ion Etching) 등의 드라이 에칭을 이용할 수 있다.
(감광제의 제거 공정)
도 3의 (a)에 도시한 바와 같이, 감광제(104)을 제거한다.
제거 방법으로서는, 예컨대 드라이 에칭, 웨트 에칭 등을 이용할 수 있다.
(피가공층의 에칭 공정)
도 3의 (b)에 도시한 바와 같이, 패터닝된 하드 마스크층(103)을 에칭 마스크로 해서, 피가공층(102)을 에칭으로 선택적으로 제거한다.
에칭 방법으로서는, 예컨대 RIE 등의 드라이 에칭을 이용할 수 있다.
(하드 마스크층의 제거 공정)
도 3의 (c)에 도시한 바와 같이, 하드 마스크층(103)을 제거한다.
제거 방법으로서는, 예컨대 드라이 에칭, 웨트 에칭 등을 이용할 수 있다.
이상의 공정에 의해, 원하는 미세 패턴을 형성할 수 있다.
다음으로, 반도체 장치의 제조 방법의 공정의 비교를 위해, LELE법에 의해 원하는 미세 패턴을 형성하는 방법에 대해서, 도 8 내지 도 11을 참조하면서 설명한다.
LELE법은, 도포 공정·노광 공정·현상 공정에 의해 패턴을 형성하는 리소그래피 공정과 리소그래피 공정에서 얻어진 패턴에 기초하여 에칭을 행하는 에칭 공정을 교대로 반복해서 행하는 방법이다.
즉, 도 8 내지 도 11에 도시한 바와 같이, 1회째의 리소그래피 공정으로서, 도포[도 8의 (a)], 노광[도 8의 (b)], 현상[도 8의 (c)]을 행한 후, 1회째의 에칭 공정으로서, 에칭[도 9의 (a)], 제거[도 9의 (b)]를 행한다. 다음으로, 2회째의 리소그래피 공정으로서, 도포[도 9의 (c)], 노광[도 10의 (a)], 현상[도 10의 (b)]을 행한 후, 2회째의 에칭 공정으로서, 에칭[도 10의 (c)], 제거[도 11의 (a)]를 행한다. 그리고, 패터닝된 하드 마스크층(103)을 에칭 마스크로 해서, 피가공층(102)을 에칭으로 선택적으로 제거하고[도 11의 (b)], 계속해서, 하드 마스크층(103)을 제거함으로써, 원하는 미세 패턴이 형성된다[도 11의 (c)].
이와 같이, LELE법에 의해 원하는 미세 패턴을 형성하는 경우, 도포 공정·노광 공정·현상 공정에 의해 패턴을 형성하는 리소그래피 공정과 리소그래피 공정에서 얻어진 패턴에 기초하여 에칭을 행하는 에칭 공정을 교대로 반복해서 행할 필요가 있다. 이 때문에, 프로세스 전체의 공정수가 증가하여, 제조 비용이 높아진다.
또한, LELE법에서는, 도 9의 (a), 도 9의 (b)에 도시한 바와 같이, 1회째의 현상 후에 일단 감광제(114)을 제거할 필요가 있기 때문에, 피가공층(102)의 에칭 마스크로서 하드 마스크층(103)이 반드시 필요해진다.
이상에 설명한 바와 같이, 제1 실시형태에 따른 반도체 장치의 제조 방법에 따르면, LELE 프로세스보다도 적은 공정수로 원하는 미세 패턴을 얻을 수 있다.
[제2 실시형태]
다음으로, 본 발명의 제2 실시형태에 따른 반도체 장치의 제조 방법의 일례에 대해서, 도 12 및 도 13을 참조하면서 설명한다. 한편, 제2 실시형태에 있어서, 제1 실시형태와 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는, 동일한 부호를 붙임으로써 중복된 설명을 생략한다.
도 12 및 도 13에, 제2 실시형태에 따른 반도체 장치의 제조 방법의 일례의 공정 단면도를 도시한다. 도 12 및 도 13에 도시한 바와 같이, 제2 실시형태에 따른 반도체 장치의 제조 방법은, 기판(101) 상에 하드 마스크층(103)을 형성하지 않고 감광제(104)이 형성되어 있는 점에서, 제1 실시형태와 다르다.
제2 실시형태에 따른 반도체 장치의 제조 방법에서는, 먼저, 도 12의 (a)에 도시한 바와 같이, 피처리체에 감광제(104)을 도포한다(도포 공정). 다음으로, 도 12의 (b)에 도시한 바와 같이, 제1 노광 마스크(201)를 이용해서 감광제(104)을 노광한다(제1 노광 공정). 다음으로, 도 12의 (c)에 도시한 바와 같이, 감광제(104)에 제1 현상액을 이용해서 포지티브형의 현상을 행한다(제1 현상 공정).
다음으로, 도 13의 (a)에 도시한 바와 같이, 제2 노광 마스크(202)를 이용해서 감광제(104)을 노광한다(제2 노광 공정). 다음으로, 도 13의 (b)에 도시한 바와 같이, 감광제(104)에 제2 현상액을 이용해서 네거티브형의 현상을 행한다(제2 현상 공정).
다음으로, 도 13의 (c)에 도시한 바와 같이, 패터닝된 감광제(104)을 에칭 마스크로 해서, 피가공층(102)을 에칭으로 선택적으로 제거한다(피가공층의 에칭 공정). 마지막으로, 도 13의 (d)에 도시한 바와 같이, 감광제(104)을 제거한다(감광제의 제거 공정).
이와 같이, 제2 실시형태에 따른 반도체 장치의 제조 방법에서는, 하드 마스크층(103)이 형성되어 있지 않기 때문에, 제1 실시형태에 있어서의 하드 마스크층(103)의 에칭 공정[도 2의 (c)] 및 하드 마스크층(103)의 제거 공정[도 3의 (c)]을 행할 필요가 없다.
따라서, 반도체 장치의 제조 방법에 있어서의 공정수를 보다 적게 할 수 있다.
이상에 설명한 바와 같이, 제2 실시형태에 따른 반도체 장치의 제조 방법에 따르면, LELE 프로세스보다도 적은 공정수로 원하는 미세 패턴을 얻을 수 있다.
특히, 제2 실시형태에서는, 기판(101) 상에 하드 마스크층(103)을 형성하지 않고 피가공층(102)이 형성되어 있기 때문에, 하드 마스크층(103)의 에칭 공정이나 하드 마스크층(103)의 제거 공정을 행할 필요가 없다. 결과로서, 보다 적은 공정수로 원하는 미세 패턴을 얻을 수 있다.
[반도체 제조 장치의 구성]
다음으로, 본 발명의 반도체 장치의 제조 방법에 적합하게 이용할 수 있는 반도체 제조 장치의 일례로서의 도포 현상 장치에 대해서 도 14 내지 도 16을 참조하면서 설명한다. 한편, 이하의 설명에서는, 감광제 도포 유닛의 일례로서의 제3 블록(B3), 제1 노광 유닛 및 제2 노광 유닛의 일례로서의 노광 장치(ST4), 제1 현상 유닛 및 제2 현상 유닛의 일례로서의 제1 블록(B1), 피처리체를 반입 및 반출하는 반송 기구의 일례로서의 반송 아암(A1), 반송 아암(A2), 반송 아암(A3), 전달 수단(C), 전달 아암(D), 셔틀 아암(E), 인터페이스 아암(F)을 이용해서 설명한다.
도 14, 도 15 및 도 16에, 각각, 도포 현상 장치의 개략 구성의 일례의 평면도, 사시도 및 측면도를 도시한다.
본 실시형태에 따른 도포 현상 장치는, 도 14 및 도 15에 도시한 바와 같이, 캐리어 블록(ST1), 처리 블록(ST2) 및 인터페이스 블록(ST3)을 갖는다. 또한, 도포 현상 장치의 인터페이스 블록(ST3)측에, 노광 장치(ST4)가 설치되어 있다. 처리 블록(ST2)은, 캐리어 블록(ST1)에 인접하도록 설치되어 있다. 인터페이스 블록(ST3)은, 처리 블록(ST2)의 캐리어 블록(ST1)측과 반대측에, 처리 블록(ST2)과 인접하도록 설치되어 있다. 노광 장치(ST4)는, 인터페이스 블록(ST3)의 처리 블록(ST2)측과 반대측에, 인터페이스 블록(ST3)에 인접하도록 설치되어 있다.
또한, 본 실시형태에 따른 도포 현상 장치는, 제어부(CU)에 의해 그 동작이 제어된다.
캐리어 블록(ST1)은, 캐리어(20), 배치대(21) 및 전달 수단(C)을 갖는다. 캐리어(20)는, 배치대(21) 상에 배치되어 있다. 전달 수단(C)은, 캐리어(20)로부터 웨이퍼(W)를 취출하고, 처리 블록(ST2)에 전달(반입)하며, 처리 블록(ST2)에 있어서 처리된 처리가 끝난 웨이퍼(W)를 수취하여, 캐리어(20)로 복귀시키기(반출하기) 위한 것이다.
처리 블록(ST2)은, 도 14 및 도 15에 도시한 바와 같이, 선반 유닛(U1), 선반 유닛(U2), 제1 블록(DEV층)(B1), 제2 블록(BCT층)(B2) 및 제3 블록(COT층)(B3)을 갖는다. 제1 블록(B1)에서는 현상 처리가 행해진다. 제2 블록(B2)에서는 레지스트막의 하층측에 형성되는 반사 방지막이 형성된다. 제3 블록에서는 반사 방지막 상에 레지스트액이 도포되어 레지스트막이 형성된다.
선반 유닛(U1)은, 각종의 모듈이 적층되어 구성되어 있다. 선반 유닛(U1)은, 도 16에 도시한 바와 같이, 예컨대 아래로부터 순서대로 적층된, 전달 모듈(TRS1, TRS1, CPL11, CPL2, BF2, CPL3 및 BF3)을 갖는다. 또한, 도 14에 도시한 바와 같이, 선반 유닛(U1)의 근방에는, 승강 가능한 전달 아암(D)이 설치되어 있다. 선반 유닛(U1)의 각 모듈끼리의 사이에서는, 전달 아암(D)에 의해 웨이퍼(W)가 반송된다.
선반 유닛(U2)은, 각종의 모듈이 적층되어 구성되어 있다. 선반 유닛(U2)은, 도 16에 도시한 바와 같이, 예컨대 아래로부터 순서대로 적층된, 전달 모듈(TRS6, TRS6 및 CPL12)을 갖는다.
한편, 도 16에 있어서, CPL이 붙여져 있는 전달 모듈은, 온도 조절용의 냉각 모듈을 겸하고 있고, BF가 붙여져 있는 전달 모듈은, 복수 매의 웨이퍼(W)를 배치 가능한 버퍼 모듈을 겸하고 있다.
제1 블록(B1)은, 도 14 및 도 16에 도시한 바와 같이, 현상 모듈(22), 가열·냉각 처리 모듈(U3), 반송 아암(A1) 및 셔틀 아암(E)을 갖는다. 현상 모듈(22)은, 하나의 제1 블록(B1) 내에, 상하 2단으로 적층되어 있다. 가열·냉각 처리 모듈(U3)은, 현상 모듈(22)에 있어서 행해지는 처리의 전처리(예컨대 노광 후 베이크) 및 후처리를 행하기 위한 것이다. 반송 아암(A1)은, 2단의 현상 모듈(22) 및 가열·냉각 처리 모듈(U3)에 웨이퍼(W)를 반송하기 위한 것이다. 즉, 반송 아암(A1)은, 2단의 현상 모듈(22) 및 가열·냉각 처리 모듈(U3)에 웨이퍼(W)를 반송하는 반송 아암이 공통화되어 있는 것이다. 셔틀 아암(E)은, 선반 유닛(U1)의 전달 모듈(CPL11)로부터 선반 유닛(U2)의 전달 모듈(CPL12)에 웨이퍼(W)를 직접 반송하기 위한 것이다.
제2 블록(B2) 및 제3 블록(B3)은, 각각 도포 모듈, 가열·냉각 처리 모듈(U3) 및 반송 아암(A2, A3)을 갖는다. 가열·냉각 처리 모듈(U3)은, 도포 모듈에 있어서 행해지는 처리의 전처리 및 후처리를 행하기 위한 것이다. 반송 아암(A2 및 A3)은, 도포 모듈과 가열·냉각 처리 모듈(U3) 사이에 설치되어 있고, 도포 모듈 및 가열·냉각 처리 모듈(U3) 사이에서 웨이퍼(W)의 전달을 행한다.
제2 블록(B2) 및 제3 블록(B3)은, 제2 블록(B2)에 있어서의 약액이 반사 방지막용의 약액이고, 제3 블록(B3)에 있어서의 약액이 레지스트액인 것을 제외하고, 동일한 구성을 갖는다.
인터페이스 블록(ST3)은, 도 14에 도시한 바와 같이, 인터페이스 아암(F)을 갖는다. 인터페이스 아암(F)은, 처리 블록(ST2)의 선반 유닛(U2)의 근방에 설치되어 있다. 인터페이스 아암(F)은, 선반 유닛(U2)의 각 모듈끼리의 사이 및 노광 장치(ST4)와의 사이에서, 웨이퍼(W)를 반송한다.
다음으로, 도포 현상 장치의 동작의 일례에 대해서 설명한다. 한편, 이하의 동작은, 제어부(CU)에 의해 제어된다.
먼저, 캐리어 블록(ST1)으로부터의 웨이퍼(W)는, 선반 유닛(U1)의 하나의 전달 모듈, 예컨대 제2 블록(B2)에 대응하는 전달 모듈(CPL2)에, 전달 수단(C)에 의해, 순차 반송된다. 전달 모듈(CPL2)에 반송된 웨이퍼(W)는, 제2 블록(B2)의 반송 아암(A2)에 전달되고, 반송 아암(A2)을 통해 제2 블록(B2)의 각 처리 모듈에 반송되며, 각 처리 모듈에서 처리가 행해진다. 이에 따라, 웨이퍼(W)에 반사 방지막이 형성된다.
반사 방지막이 형성된 웨이퍼(W)는, 반송 아암(A2), 선반 유닛(U1)의 전달 모듈(BF2), 전달 아암(D), 선반 유닛(U1)의 전달 모듈(CPL3)을 통해, 제3 블록(B3)의 반송 아암(A3)에 전달된다. 그리고, 웨이퍼(W)는, 반송 아암(A3)을 통해 제3 블록(B3)의 각 처리 모듈에 반송되고, 각 처리 모듈에서 처리가 행해진다. 이에 따라, 웨이퍼(W)에 레지스트막이 형성된다(도포 공정).
레지스트막이 형성된 웨이퍼(W)는, 반송 아암(A3), 선반 유닛(U1)의 전달 모듈(BF3), 전달 아암(D), 선반 유닛(U1)의 전달 모듈(CPL11)을 통해, 제1 블록(B1)의 셔틀 아암(E)에 전달된다. 그리고, 웨이퍼(W)는, 셔틀 아암(E)에 의해 선반 유닛(U2)의 전달 모듈(CPL12)에 직접 반송된 후, 인터페이스 블록(ST3)의 인터페이스 아암(F)에 전달된다. 인터페이스 아암(F)에 전달된 웨이퍼(W)는, 노광 장치(ST4)에 반송되어, 미리 정해진 노광 처리가 행해진다(제1 노광 공정).
미리 정해진 노광 처리가 행해진 웨이퍼(W)는, 인터페이스 아암(F)을 통해, 선반 유닛(U2)의 전달 모듈(TRS6)에 배치되고, 처리 블록(ST2)으로 복귀된다. 처리 블록(ST2)으로 복귀된 웨이퍼(W)는, 제1 블록(B1)에 있어서 반송 아암(A1)을 통해 각 처리 모듈에 반송되어, 현상 처리가 행해진다(제1 현상 공정).
현상 처리가 행해진 웨이퍼(W)는, 반송 아암(A1), 선반 유닛(U1)의 전달 모듈(TRS1), 전달 아암(D), 선반 유닛(U1)의 전달 모듈(CPL11)을 통해, 제1 블록(B1)의 셔틀 아암(E)에 전달된다. 그리고, 웨이퍼(W)는, 셔틀 아암(E)에 의해 선반 유닛(U2)의 전달 모듈(CPL12)에 직접 반송된 후, 인터페이스 블록(ST3)의 인터페이스 아암(F)에 전달된다. 인터페이스 아암(F)에 전달된 웨이퍼(W)는, 노광 장치(ST4)에 반송되어, 미리 정해진 노광 처리가 행해진다(제2 노광 공정).
미리 정해진 노광 처리가 행해진 웨이퍼(W)는, 인터페이스 아암(F)을 통해, 선반 유닛(U2)의 전달 모듈(TRS6)에 배치되고, 처리 블록(ST2)으로 복귀된다. 처리 블록(ST2)으로 복귀된 웨이퍼(W)는, 제1 블록(B1)에 있어서 반송 아암(A1)을 통해 각 처리 모듈에 반송되어, 현상 처리가 행해진다(제2 현상 공정).
현상 처리가 행해진 웨이퍼(W)는, 반송 아암(A1), 선반 유닛(U1)의 전달 모듈(TRS1), 전달 수단(C)을 통해, 캐리어(20)로 복귀된다.
캐리어(20)로 복귀된 웨이퍼(W)는, 도시하지 않은 반송 수단에 의해, 도포 현상 장치로부터 외부에 반송되고, 예컨대 RIE 장치 등의 에칭 장치에 의해, 레지스트막을 에칭 마스크로 해서 반사 방지막이 원하는 패턴으로 에칭 처리된다.
마지막으로, 반사 방지막이 원하는 패턴으로 에칭 처리된 웨이퍼(W)는, 도시하지 않은 반송 수단에 의해, 에칭 장치로부터 레지스트 제거 장치에 반송되어, 레지스트막이 제거된다.
이상, 반도체 장치의 제조 방법 및 반도체 제조 장치를 실시형태에 의해 설명하였으나, 본 발명은 상기 실시형태에 한정되는 것은 아니며, 본 발명의 범위 내에서 여러 가지의 변형 및 개량이 가능하다.
102: 피가공층(피처리체의 일례)
103: 하드 마스크층(피처리체의 일례)
104: 감광제 201: 제1 노광 마스크
202: 제2 노광 마스크 201a, 202a: 개구부
201b, 202b: 차광부
ST4: 노광 장치(제1 노광 유닛 및 제2 노광 유닛의 일례)
B1: 제1 블록(제1 현상 유닛 및 제2 현상 유닛의 일례)
B3: 제3 블록(감광제 도포 유닛의 일례)
A1∼A3: 반송 아암(반송 기구의 일례)
C: 전달 수단(반송 기구의 일례)
D: 전달 아암(반송 기구의 일례)
E: 셔틀 아암(반송 기구의 일례)
F: 인터페이스 아암(반송 기구의 일례)
CU: 제어부

Claims (7)

  1. 피처리체 위에 감광제를 도포하는 도포 공정과,
    암시야 마스크를 이용하여 상기 감광제를 노광하는 제1 노광 공정과,
    상기 제1 노광 공정 후에 상기 감광제에 제1 현상액을 이용하여 포지티브형의 현상을 행하는 제1 현상 공정과,
    상기 제1 현상 공정 후에 명시야 마스크를 이용하여 상기 감광제를 노광하는 제2 노광 공정과,
    상기 제2 노광 공정 후에 상기 감광제에 제2 현상액을 이용하여 네거티브형의 현상을 행하는 제2 현상 공정
    을 포함하는 반도체 장치의 제조 방법으로서,
    상기 암시야 마스크와 상기 명시야 마스크를 중첩시킨 경우에, 상기 암시야 마스크에 형성된 개구부와 상기 명시야 마스크에 형성된 차광부가 평면에서 보아 서로 상이한 위치에 이격되어 형성되고,
    상기 제1 노광 공정에서 노광되지만 상기 제1 현상 공정에서 현상되지 않는 중간 노광 영역의 일부가, 상기 제2 현상 공정에 의해 현상되도록, 상기 개구부와 상기 차광부가 형성되는 것인 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 노광 공정은,
    상기 피처리체에 형성된 얼라인먼트 마크에 기초하여 상기 피처리체의 위치와 상기 암시야 마스크의 위치를 맞추는 제1 위치 맞춤 공정을 포함하고,
    상기 제2 노광 공정은,
    상기 피처리체에 형성된 상기 얼라인먼트 마크에 기초하여 상기 피처리체의 위치와 상기 명시야 마스크의 위치를 맞추는 제2 위치 맞춤 공정을 포함하는 것인 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 반도체 장치의 제조 방법에 의해 형성되는 패턴은, 홀 패턴 또는 트렌치 패턴을 포함하는 것인 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 감광제는, 극성 변화형의 레지스트를 포함하는 것인 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 반도체 장치의 제조 방법에 의해 형성되는 현상 영역에 있어서, 인접하는 현상 영역의 중심간 거리가 76 nm 미만인 부분을 포함하는 것인 반도체 장치의 제조 방법.
  6. 삭제
  7. 삭제
KR1020150022170A 2014-02-13 2015-02-13 반도체 장치의 제조 방법 및 반도체 제조 장치 KR102344906B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-025637 2014-02-13
JP2014025637A JP5806350B2 (ja) 2014-02-13 2014-02-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20150095590A KR20150095590A (ko) 2015-08-21
KR102344906B1 true KR102344906B1 (ko) 2021-12-28

Family

ID=53774844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150022170A KR102344906B1 (ko) 2014-02-13 2015-02-13 반도체 장치의 제조 방법 및 반도체 제조 장치

Country Status (4)

Country Link
US (1) US9653293B2 (ko)
JP (1) JP5806350B2 (ko)
KR (1) KR102344906B1 (ko)
TW (1) TWI625786B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208557A (ja) * 2001-01-12 2002-07-26 Hitachi Ltd 結晶面アライメント用露光マスク
JP2008292975A (ja) * 2006-12-25 2008-12-04 Fujifilm Corp パターン形成方法、該パターン形成方法に用いられる多重現像用ポジ型レジスト組成物、該パターン形成方法に用いられるネガ現像用現像液及び該パターン形成方法に用いられるネガ現像用リンス液
US20140080069A1 (en) 2012-09-14 2014-03-20 Macronix International Co., Ltd. Double patterning by ptd and ntd process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096715B2 (ja) 2002-11-25 2008-06-04 株式会社ニコン 重ね合わせ検査装置および重ね合わせ検査方法
JP2009288344A (ja) 2008-05-27 2009-12-10 Fujifilm Corp ポジ型レジスト組成物、及び該組成物を用いたパターン形成方法
US9316916B2 (en) 2009-04-07 2016-04-19 Globalfounries Inc. Method to mitigate resist pattern critical dimension variation in a double-exposure process
US8568964B2 (en) * 2009-04-27 2013-10-29 Tokyo Electron Limited Flood exposure process for dual tone development in lithographic applications
JP4917652B2 (ja) * 2010-02-12 2012-04-18 東京エレクトロン株式会社 基板処理方法
JP2015082046A (ja) 2013-10-23 2015-04-27 富士フイルム株式会社 パターン形成方法、電子デバイスの製造方法、及び、電子デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208557A (ja) * 2001-01-12 2002-07-26 Hitachi Ltd 結晶面アライメント用露光マスク
JP2008292975A (ja) * 2006-12-25 2008-12-04 Fujifilm Corp パターン形成方法、該パターン形成方法に用いられる多重現像用ポジ型レジスト組成物、該パターン形成方法に用いられるネガ現像用現像液及び該パターン形成方法に用いられるネガ現像用リンス液
US20140080069A1 (en) 2012-09-14 2014-03-20 Macronix International Co., Ltd. Double patterning by ptd and ntd process

Also Published As

Publication number Publication date
KR20150095590A (ko) 2015-08-21
US9653293B2 (en) 2017-05-16
JP5806350B2 (ja) 2015-11-10
TW201535512A (zh) 2015-09-16
TWI625786B (zh) 2018-06-01
JP2015152730A (ja) 2015-08-24
US20150227047A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
US8053368B2 (en) Method for removing residues from a patterned substrate
CN109427553B (zh) 保护晶圆免受斜面污染的半导体方法
US7862986B2 (en) Patterning process
US8273661B2 (en) Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus
KR20140031884A (ko) 리소그래픽 애플리케이션에서 방사선 민감성 재료 라인을 슬림화하는 방법
KR101403832B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US20200335349A1 (en) Method Composition and Methods Thereof
KR102344902B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
US20130045591A1 (en) Negative tone develop process with photoresist doping
JP2012256726A (ja) レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム
US9698014B2 (en) Photoresist composition to reduce photoresist pattern collapse
KR102344906B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
CN110911553A (zh) 半导体装置的制造方法
KR20100127183A (ko) 레지스트 도포 처리 방법 및 레지스트 패턴의 형성 방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
TWI747942B (zh) 半導體裝置的製作方法
KR100948480B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US8728721B2 (en) Methods of processing substrates
US6380077B1 (en) Method of forming contact opening
CN117912938A (zh) 一种双重图形化的方法、半导体器件及电子设备
US8507190B2 (en) Method for preparing alignment mark for multiple patterning
CN116721909A (zh) 深沟槽光刻对准标记的制作方法
CN117936369A (zh) 一种双重图形化的方法、半导体器件及电子设备
KR20070056500A (ko) 반도체 소자 형성 방법 및 이를 이용하는 반도체 소자 형성장치
KR20060058375A (ko) 사진장치 및 이를 이용한 얼라인 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant