TW201535512A - 半導體裝置之製造方法及半導體製造裝置 - Google Patents

半導體裝置之製造方法及半導體製造裝置 Download PDF

Info

Publication number
TW201535512A
TW201535512A TW104103306A TW104103306A TW201535512A TW 201535512 A TW201535512 A TW 201535512A TW 104103306 A TW104103306 A TW 104103306A TW 104103306 A TW104103306 A TW 104103306A TW 201535512 A TW201535512 A TW 201535512A
Authority
TW
Taiwan
Prior art keywords
exposure
semiconductor device
unit
developing
pattern
Prior art date
Application number
TW104103306A
Other languages
English (en)
Other versions
TWI625786B (zh
Inventor
Hidetami Yaegashi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201535512A publication Critical patent/TW201535512A/zh
Application granted granted Critical
Publication of TWI625786B publication Critical patent/TWI625786B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本發明之課題在於：提供一種可以較LELE製程更少之步驟數來獲得所期望之微細圖案之半導體裝置之製造方法。 本發明提供一種半導體裝置之製造方法，其包含：塗佈步驟，其於被處理體上塗佈感光劑；第1曝光步驟，其使用第1曝光遮罩，使感光劑曝光；第1顯影步驟，其於第1曝光步驟之後，使用第1顯影液，對感光劑進行正型之顯影；第2曝光步驟，其於第1顯影步驟之後，使用第2曝光遮罩，使感光劑曝光；及第2顯影步驟，其於第2曝光步驟之後，使用第2顯影液，對感光劑進行負型之顯影。

Description

半導體裝置之製造方法及半導體製造裝置
本發明係關於一種半導體裝置之製造方法及半導體製造裝置。
伴隨半導體裝置(元件)之高集成化，而要求更微細地加工半導體裝置之製程技術。作為微細地加工半導體裝置之技術，一般為使用光微影技術形成抗蝕圖案，將抗蝕圖案作為蝕刻遮罩而對被處理體進行蝕刻之圖案形成方法等。
然而，近年來，要求將半導體裝置微細化至光微影技術之曝光裝置之極限解像度以下。
作為形成較光微影技術之曝光裝置之極限解像度更微細之圖案之技術，已知有LELE(Lithography Etching Lithography Etching，雙微影蝕刻)法等雙重圖案化技術(例如，參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2009-288344號公報
然而，於利用LELE法之雙重圖案化技術中，需要交替地重複進行藉由塗佈步驟、曝光步驟、顯影步驟而形成圖案之微影步驟、及基於利用微影步驟而獲得之圖案進行蝕刻之蝕刻步驟。因此，存在製程整體之步驟數增加，製造成本變高之問題點。
因此，於本發明之一個方案中，課題在於提供一種可以較LELE製程更少之步驟數獲得所期望之微細圖案之半導體裝置之製造方法。
於一個方案中，提供一種半導體裝置之製造方法，其包含：塗佈步驟，其於被處理體上塗佈感光劑；第1曝光步驟，其使用第1曝光遮罩，使感光劑曝光；第1顯影步驟，其於第1曝光步驟之後，使用第1顯影液，對感光劑進行正型之顯影；第2曝光步驟，其於第1顯影步驟之後，使用第2曝光遮罩，使感光劑曝光；及第2顯影步驟，其於第2曝光步驟之後，使用第2顯影液，對感光劑進行負型之顯影。
根據一態樣，可提供一種能以較LELE製程更少之步驟數獲得所期望之微細圖案之半導體裝置之製造方法。
20‧‧‧載具
21‧‧‧載置台
22‧‧‧顯影模組
101‧‧‧基板
102‧‧‧被加工層(被處理體之一例)
103‧‧‧硬質遮罩層(被處理體之一例)
104‧‧‧感光劑
104a‧‧‧曝光區域
104b‧‧‧未曝光區域
104c‧‧‧中間曝光區域
104d‧‧‧負型顯影溶解區域
114‧‧‧感光劑
201‧‧‧第1曝光遮罩
201a‧‧‧開口部
201b‧‧‧遮光部
202‧‧‧第2曝光遮罩
202a‧‧‧開口部
202b‧‧‧遮光部
A1‧‧‧搬送臂(搬送機構之一例)
A2‧‧‧搬送臂(搬送機構之一例)
A3‧‧‧搬送臂(搬送機構之一例)
B1‧‧‧第1區塊(第1顯影單元及第2顯影單元之一例)
B2‧‧‧第2區塊(BCT層)
B3‧‧‧第3區塊(感光劑塗佈單元之一例)
BF2‧‧‧交接模組
BF3‧‧‧交接模組
C‧‧‧交接構件(搬送機構之一例)
CPL2‧‧‧交接模組
CPL3‧‧‧交接模組
CPL11‧‧‧交接模組
CPL12‧‧‧交接模組
CU‧‧‧控制部
D‧‧‧交接臂(搬送機構之一例)
E‧‧‧梭式臂(搬送機構之一例)
F‧‧‧接口臂(搬送機構之一例)
L‧‧‧鄰接之開口部之中心間距離
L1‧‧‧第1圖案之開口部間之距離
L2‧‧‧第2圖案之遮光部間之距離
ST1‧‧‧載體區塊
ST2‧‧‧處理區塊
ST3‧‧‧接口區塊
ST4‧‧‧曝光裝置(第1曝光單元及第2曝光單元之一例)
TRS1‧‧‧交接模組
TRS6‧‧‧交接模組
U1‧‧‧支架單元
U2‧‧‧支架單元
U3‧‧‧加熱與冷卻處理模組
W‧‧‧晶圓
圖1(a)~(c)係第1實施形態之半導體裝置之製造方法之一例之步驟剖視圖。
圖2(a)~(c)係第1實施形態之半導體裝置之製造方法之一例之步驟剖視圖。
圖3(a)~(c)係第1實施形態之半導體裝置之製造方法之一例之步驟剖視圖。
圖4係抗蝕劑之特性之一例之說明圖。
圖5(a)~(c)係第1實施形態之半導體裝置之製造方法之效果之說明圖。
圖6(a)~(c)係一實施形態之半導體裝置之製造方法中所使用之曝光遮罩之圖案之一例之說明圖。
圖7(a)~(c)係第1實施形態之半導體裝置之製造方法之效果之說明圖。
圖8(a)~(c)係先前之半導體裝置之製造方法之一例之步驟剖視圖。
圖9(a)~(c)係先前之半導體裝置之製造方法之一例之步驟剖視圖。
圖10(a)~(c)係先前之半導體裝置之製造方法之一例之步驟剖視圖。
圖11(a)~(c)係先前之半導體裝置之製造方法之一例之步驟剖視圖。
圖12(a)~(c)係第2實施形態之半導體裝置之製造方法之一例之步驟剖視圖。
圖13(a)~(d)係第2實施形態之半導體裝置之製造方法之一例之步驟剖視圖。
圖14係表示一實施形態之塗佈顯影裝置之概略構成之俯視圖。
圖15係表示一實施形態之塗佈顯影裝置之概略構成之立體圖。
圖16係表示一實施形態之塗佈顯影裝置之概略構成之側視圖。
[第1實施形態]
首先，對本發明之第1實施形態之半導體裝置之製造方法進行說明。
第1實施形態之半導體裝置之製造方法包含：塗佈步驟，其於被處理體上塗佈感光劑；第1曝光步驟，其對感光劑曝光第1圖案；第1顯影步驟，其於第1曝光步驟之後，使用第1顯影液，對感光劑進行正型之顯影；第2曝光步驟，其於第1顯影步驟之後，曝光第2圖案；及第2顯影步驟，其於第2曝光步驟之後，使用第2顯影液，對感光劑進行負型之顯影。
以下，一面參照圖1至圖6，一面詳細地對各個步驟進行說明 於圖1至圖3中，表示第1實施形態之半導體裝置之製造方法之一例之步驟剖視圖。
於圖1至圖3中，使用形成於基板101上之1層被加工層102及1層硬質遮罩層103，作為被處理體，但本發明並不限定於該方面。例如，亦可為於基板101上積層有1層或2層以上之下述所列舉之材質之被加工層102而成之構造。又，例如亦可為未設置硬質遮罩層103之構造。關於未設置硬質遮罩層103之構造，將於下述第2實施形態中進行說明。
作為被加工層102之材質，可使用例如SiARC(Silicon Containing Anti-Reflective Coating，含矽防反射塗層)、BARC(Bottom Anti-Reflective Coating，底部防反射塗層)、SOC(Spin-on Carbon，旋塗式碳)、非晶形碳等抗反射膜。
作為硬質遮罩層103之材質，可使用例如氧化矽膜、多晶矽膜等。
(塗佈步驟)
首先，如圖1(a)所示，於形成有被加工層102及硬質遮罩層103之基板101上，塗佈感光劑104。作為感光劑104之材質，自無論是作為正型(曝光部溶解型)還是作為負型(未曝光部溶解型)均可使用之方面而言，較佳為包含極性逆轉型之抗蝕劑。
圖4表示可於本實施形態之塗佈步驟中較佳地使用之極性逆轉型之抗蝕劑之特性之一例。於圖4中，橫軸表示曝光量，縱軸表示顯影後之抗蝕劑膜厚。又，於圖4中，實線表示抗蝕劑相對於正型顯影用顯影液之溶解特性，虛線表示抗蝕劑相對於負型顯影用顯影液之溶解特性。
圖4所示之抗蝕劑表現出如下之正型抗蝕劑之特性，即於曝光量較少之情形時，難溶於正型顯影用顯影液，若曝光量變多，則相對於 正型顯影用顯影液之溶解速度變大。又，圖4所示之抗蝕劑表現出如下之負型抗蝕劑之特性，即於曝光量較少之情形時，相對於負型顯影用顯影液之溶解速度較大，若曝光量變多，則變得難溶於負型顯影用顯影液。
作為感光劑104之塗佈方法，可使用例如旋轉塗佈等，該旋轉塗佈係利用塗佈機一面使基板101高速旋轉一面進行塗佈。
再者，較佳為於塗佈步驟之前，洗淨形成有被加工層102及硬質遮罩層103之基板101之表面，並進行用以提高感光劑104與硬質遮罩層103之密接性之烘烤(塗佈前烘烤)。
又，較佳為於塗佈步驟之後，進行烘烤(曝光前烘烤)，以使感光劑104中殘存之溶劑揮發，同時使膜緻密。作為曝光前烘烤之溫度，較佳為例如100~150℃。
(第1曝光步驟)
其次，如圖1(b)所示，使用第1曝光遮罩201，使感光劑104曝光。即，使用具有第1圖案之第1曝光遮罩201，將第1圖案轉印於感光劑104上。
作為曝光之光源，可較佳地使用紫外線光源，例如可使用波長193nm之ArF準分子雷射等。
作為第1曝光遮罩201，可使用形成有開口部201a及遮光部201b之暗視野遮罩(DFM：Dark Field Mask)。暗視野遮罩較佳為如下遮罩，即例如石英基板整體由遮光膜覆蓋，且設計圖案構成為使光透過之開口部。
作為第1圖案，係於不超過曝光裝置之解像性能之範圍內設計。
若對感光劑104曝光第1圖案，則開口部201a之下部之區域曝光，而於感光劑104形成曝光區域104a。又，於遮光部201b之下部，存在曝光量為零或接近零之區域(未曝光區域104b)。又，於曝光區域104a 之周邊區域，來自光源之光自開口部201a折入，藉此形成與曝光區域104a相比曝光量較小之中間曝光區域104c。
又，較佳為在對感光劑104曝光第1圖案之前，具有第1對位步驟，該第1對位步驟基於形成於被處理體例如被加工層102之對準(對位)標記，使被處理體之位置與第1曝光遮罩201之位置對齊。藉此，可精度較佳地使被處理體之位置與第1曝光遮罩201之位置對齊。
所謂對準標記，係指形成於例如被處理體上之正方形或矩形之標記。又，亦可作為用以使例如被處理體之四角、邊等外周部分之特定之位置對齊之對準標記而利用。
再者，較佳為於第1曝光步驟後進行烘烤(曝光後烘烤)。作為曝光後烘烤之溫度，較佳為例如100~150℃。
(第1顯影步驟)
其次，如圖1(c)所示，使用第1顯影液，對感光劑104進行正型之顯影。即，將第1顯影液均勻地塗佈於感光劑104上，形成於第1曝光步驟中轉印之第1圖案。
作為第1顯影液，可使用例如氫氧化四甲基銨(TMAH：Tetra Methyl Ammonium Hydroxide)等鹼性顯影液。
圖5表示第1曝光步驟及第1顯影步驟中之半導體裝置之剖視圖及特性圖之一例。圖5(a)係使感光劑104曝光時之半導體裝置之剖視圖之一例，圖5(b)係曝光量分佈之一例，圖5(c)係使感光劑104顯影時之半導體裝置之剖視圖之一例。
如圖5(a)所示，於第1顯影步驟中，進行了正型之顯影，故而僅曝光量為特定之閾值以上之與開口部201a對應之曝光區域104a溶解。另一方面，曝光量為零或接近零之與遮光部201b對應之未曝光區域104b未溶解而殘留。
又，作為開口部201a之周邊區域之中間曝光區域104c藉由來自光 源之光之折入而曝光，但因曝光量大於零或接近零之值且未達特定之閾值，故未溶解而殘留。作為結果，如圖5(c)所示，曝光區域104a被去除，未曝光區域104b及中間曝光區域104c未溶解而殘留。
再者，於第1顯影步驟中，較佳為於顯影之後，使用例如純水等進行沖洗。
(第2曝光步驟)
其次，如圖2(a)所示，使用第2曝光遮罩202，使感光劑104曝光。即，使用具有第2圖案之第2曝光遮罩202，進而使第1曝光步驟中曝光但未顯影之區域的中間曝光區域104c中之欲保留被加工層102之區域曝光。藉此，使中間曝光區域104c不會因第2顯影液而溶化。
作為曝光之光源，可使用與第1曝光步驟相同之光源。
作為第2曝光遮罩202，可使用形成有開口部202a及遮光部202b之明視野遮罩(BFM：Bright Field Mask)。明視野遮罩較佳為，於例如石英基板上形成有包含遮光膜之設計圖案之遮罩。
作為第2圖案，與第1圖案同樣地，係於不超過曝光裝置之解像性能之範圍內設計。
又，較佳為於使第1曝光遮罩201與第2曝光遮罩202重合之情形時，形成於第1曝光遮罩201之開口部201a與形成於第2曝光遮罩202之遮光部202b，於俯視時於彼此不同之位置分開而有間隔。
圖6表示一實施形態之半導體裝置之製造方法中所使用之曝光遮罩之圖案之一例。
圖6(a)係所期望之圖案之一例。於圖6(a)中，用縱線塗滿之部分及用格子塗滿之部分，係與在轉印於感光劑104時欲藉由顯影使其溶解之區域對應之部分。此處，於使用將用縱線塗滿之部分及用格子塗滿之部分兩者作為開口部之暗視野遮罩進行曝光處理，而後進行正型之顯影處理之情形，若鄰接之開口部之中心間距離L較小，則無法藉 由因穿過各開口部之光之干涉所產生之鄰近效應，而獲得所期望之圖案。
因此，於第1實施形態中，例如將圖6(a)所示之所期望之圖案分解成圖6(b)所示之第1圖案(形成於第1曝光遮罩201之開口部201a及遮光部201b)與圖6(c)所示之第2圖案(形成於第2曝光遮罩202之開口部202a及遮光部202b)。然後，藉由使第1圖案與第2圖案組合，而形成所期望之1個圖案。
又，第1圖案及第2圖案係分別於第1圖案之開口部間之距離(L1)、及第2圖案之遮光部間之距離(L2)，不超過曝光裝置之解像性能之範圍內設計。
若以此方式將所期望之圖案分解成第1圖案與第2圖案，則即便於各個圖案係於曝光裝置之解像性能之範圍內形成之情形時，亦可獲得曝光裝置之解像性能以上之所期望之微細圖案。例如，於利用ArF液浸曝光而形成孔圖案之情形時，可獲得鄰接之孔(顯影區域)之中心間距離未達76nm之圖案。
再者，於圖6之例中，作為圖案，以孔圖案為例進行了說明，但本發明並不限定於該方面，可使用例如溝槽圖案、線與間隙圖案等。
又，製作具有用以形成所期望之1個圖案之第1圖案之第1曝光遮罩201及具有第2圖案之第2曝光遮罩202之遮罩製作步驟較佳為於第1曝光步驟之前進行。
此處，若對形成有第1圖案之感光劑104曝光第2圖案，則第2圖案之開口部202a之下部之區域曝光，而於感光劑104形成曝光區域104a。又，第2圖案之遮光部202b之下部之區域藉由來自光源之光之折入而局部曝光，但曝光量為特定之閾值以下(負型顯影溶解區域104d)。此時，於第1曝光步驟中形成之中間曝光區域104c以相對於負型顯影用顯影液不溶化之方式進而曝光。
又，較佳為在對感光劑104曝光第2圖案之前，具有第2對位步驟，該第2對位步驟基於形成於被處理體例如被加工層102之對準(對位)標記，使被處理體之位置與第2圖案之位置對齊。藉此，可精度較佳地使被處理體之位置與第2圖案之位置對齊。
所謂對準標記，係指形成於例如被處理體上之正方形或矩形之標記。又，亦可作為用以使例如被處理體之四角、邊等外周部分之特定之位置對齊之對準標記而利用。
又，第1圖案及第2圖案係基於形成於同一個被處理體之對準標記而對位，因此係以尤高之精度而對位。
再者，較佳為於第2曝光步驟後進行烘烤(曝光後烘烤)。作為曝光後烘烤之溫度，較佳為例如100~150℃。
(第2顯影步驟)
其次，如圖2(b)所示，使用第2顯影液對感光劑104進行負型之顯影。即，將第2顯影液均勻地塗佈於感光劑104上，形成於第2曝光步驟中轉印之第2圖案。
作為第2顯影液，可使用例如乙酸丁酯等有機溶劑。
圖7表示第2曝光步驟及第2顯影步驟中之半導體裝置之剖視圖及特性圖之一例。圖7(a)係使感光劑104曝光時之半導體裝置之剖視圖之一例，圖7(b)係曝光量分佈之一例，圖7(c)係使感光劑104顯影時之半導體裝置之剖視圖之一例。
如圖7(a)所示，於第2顯影步驟中，進行了負型之顯影，故而僅曝光量為特定之閾值以下之與第2圖案之遮光部202b對應之負型顯影溶解區域104d溶解。另一方面，曝光量大於特定之閾值之與第2圖案之開口部202a對應之曝光區域104a未溶解而殘留。
又，如圖7(b)所示，中間曝光區域104c於第2曝光步驟中進而曝光，故而如圖7(c)所示，其於第2顯影步驟中，未溶解而殘留。 再者，於第2顯影步驟中，較佳為於顯影之後，進行沖洗。
(硬質遮罩層之蝕刻步驟)
如圖2(c)所示，將經圖案化之感光劑104作為蝕刻遮罩，利用蝕刻選擇性地將硬質遮罩層103去除。
作為蝕刻方法，可使用例如反應性離子蝕刻(RIE：Reactive Ion Etching)等乾式蝕刻。
(感光劑之去除步驟)
如圖3(a)所示，將感光劑104去除。
作為去除方法，可使用例如乾式蝕刻、濕式蝕刻等。
(被加工層之蝕刻步驟)
如圖3(b)所示，將經圖案化之硬質遮罩層103作為蝕刻遮罩，利用蝕刻選擇性地將被加工層102去除。
作為蝕刻方法，可使用例如RIE等乾式蝕刻。
(硬質遮罩層之去除步驟)
如圖3(c)所示，將硬質遮罩層103去除。
作為去除方法，可使用例如乾式蝕刻、濕式蝕刻等。
藉由以上步驟，可形成所期望之微細圖案。
其次，為對半導體裝置之製造方法之步驟進行比較，一面參照圖8至圖11，一面對藉由LELE法而形成所期望之微細圖案之方法進行說明。
LELE法係交替地重複進行微影步驟與蝕刻步驟之方法，其中該微影步驟係藉由塗佈步驟、曝光步驟、顯影步驟而形成圖案；該蝕刻步驟係基於利用微影步驟而獲得之圖案進行蝕刻。
即，如圖8至圖11所示，於進行塗佈(圖8(a))、曝光(圖8(b))、顯影(圖8(c))作為第1次微影步驟之後，進行蝕刻(圖9(a))、去除(圖9(b))，作為第1次蝕刻步驟。其次，於進行塗佈(圖9(c))、曝光(圖 10(a))、顯影(圖10(b))作為第2次微影步驟之後，進行蝕刻(圖10(c))、去除(圖11(a))，作為第2次蝕刻步驟。然後，以經圖案化之硬質遮罩層103作為蝕刻遮罩，利用蝕刻選擇性地將被加工層102去除(圖11(b))，繼而，將硬質遮罩層103去除，藉此形成所期望之微細圖案(圖11(c))。
於以此方式藉由LELE法而形成所期望之微細圖案之情形時，需要交替地重複進行微影步驟與蝕刻步驟，其中該微影步驟係藉由塗佈步驟、曝光步驟、顯影步驟而形成圖案，該蝕刻步驟係基於利用微影步驟而獲得之圖案進行蝕刻。因此，製程整體之步驟數增加，製造成本變高。
又，於LELE法中，如圖9(a)、(b)所示，需要於第1次顯影後暫時將感光劑114去除，因此必然需要硬質遮罩層103作為被加工層102之蝕刻遮罩。
如以上所說明般，根據第1實施形態之半導體裝置之製造方法，可以較LELE製程更少之步驟數獲得所期望之微細圖案。
[第2實施形態]
其次，一面參照圖12及圖13，一面對本發明之第2實施形態之半導體裝置之製造方法之一例進行說明。再者，於第2實施形態中，對於與第1實施形態具有實質上相同之功能構成之構成要素，標註相同之符號，藉此省略重複之說明。
圖12及圖13表示第2實施形態之半導體裝置之製造方法之一例之步驟剖視圖。如圖12及圖13所示，第2實施形態之半導體裝置之製造方法係於基板101上未設置硬質遮罩層103而形成有感光劑104之方面，與第1實施形態不同。
於第2實施形態之半導體裝置之製造方法中，首先，如圖12(a)所示，於被處理體塗佈感光劑104(塗佈步驟)。其次，如圖12(b)所示， 使用第1曝光遮罩201，使感光劑104曝光(第1曝光步驟)。其次，如圖12(c)所示，使用第1顯影液，對感光劑104進行正型之顯影(第1顯影步驟)。
其次，如圖13(a)所示，使用第2曝光遮罩202，使感光劑104曝光(第2曝光步驟)。其次，如圖13(b)所示，使用第2顯影液，對感光劑104進行負型之顯影(第2顯影步驟)。
其次，如圖13(c)所示，以經圖案化之感光劑104作為蝕刻遮罩，利用蝕刻選擇性地將被加工層102去除(被加工層之蝕刻步驟)。最後，如圖13(d)所示，將感光劑104去除(感光劑之去除步驟)。
如上所述，於第2實施形態之半導體裝置之製造方法中，未設置硬質遮罩層103，故而無需進行第1實施形態中之硬質遮罩層103之蝕刻步驟(圖2(c))及硬質遮罩層103之去除步驟(圖3(c))。
因此，可使半導體裝置之製造方法之步驟數更少。
如以上所說明般，根據第2實施形態之半導體裝置之製造方法，可以較LELE製程更少之步驟數獲得所期望之微細圖案。
特別地，於第2實施形態中，因於基板101上未設置硬質遮罩層103而形成有被加工層102，故無需進行硬質遮罩層103之蝕刻步驟及硬質遮罩層103之去除步驟。作為結果，可以更少之步驟數獲得所期望之微細圖案。
[半導體製造裝置之構成]
其次，一面參照圖14至圖16，一面對作為可於本發明之半導體裝置之製造方法中較佳地使用之半導體製造裝置之一例的塗佈顯影裝置進行說明。再者，於以下之說明中，使用作為感光劑塗佈單元之一例之第3區塊B3、作為第1曝光單元及第2曝光單元之一例之曝光裝置ST4、作為第1顯影單元及第2顯影單元之一例之第1區塊B1、作為將被處理體搬出搬入之搬送機構之一例之搬送臂A1、搬送臂A2、搬送 臂A3、交接構件C、交接臂D、梭式臂E、接口臂F而進行說明。
圖14、圖15及圖16分別表示塗佈顯影裝置之概略構成之一例之俯視圖、立體圖及側視圖。
如圖14及圖15所示，本實施形態之塗佈顯影裝置具有載體區塊ST1、處理區塊ST2及接口區塊ST3。又，於塗佈顯影裝置之接口區塊ST3側，設置有曝光裝置ST4。處理區塊ST2係以與載體區塊ST1鄰接之方式設置。接口區塊ST3係以與處理區塊ST2鄰接之方式，設置於處理區塊ST2之與載體區塊ST1側相反之側。曝光裝置ST4係以與接口區塊ST3鄰接之方式，設置於接口區塊ST3之與處理區塊ST2側相反之側。
又，本實施形態之塗佈顯影裝置係藉由控制部CU而對其動作進行控制。
載體區塊ST1具有載具20、載置台21及交接構件C。載具20載置於載置台21上。交接構件C係用以將晶圓W自載具20取出，並交接(搬入)至處理區塊ST2，並且接收於處理區塊ST2經處理之處理完畢之晶圓W，並將其返送(搬出)至載具20者。
如圖14及圖15所示，處理區塊ST2具有支架單元U1、支架單元U2、第1區塊(DEV層)B1、第2區塊(BCT層)B2及第3區塊(COT層)B3。於第1區塊B1中進行顯影處理。於第2區塊B2中形成抗反射膜，該抗反射膜形成於抗蝕劑膜之下層側。於第3區塊中在抗反射膜上塗佈抗蝕劑液而形成抗蝕劑膜。
支架單元U1係積層有各種模組而構成。如圖16所示，支架單元U1具有例如自下而上依序積層之交接模組TRS1、TRS1、CPL11、CPL2、BF2、CPL3及BF3。又，如圖14所示，於支架單元U1之附近，設置有升降自由之交接臂D。於支架單元U1之各模組彼此之間，藉由交接臂D而搬送晶圓W。
支架單元U2係積層有各種模組而構成。如圖16所示，支架單元U2具有例如自下而上依序積層之交接模組TRS6、TRS6及CPL12。
再者，於圖16中，附帶有CPL之交接模組係兼用作調溫用之冷卻模組，附帶有BF之交接模組係兼用作可載置複數片晶圓W之緩沖模組。
如圖14及圖16所示，第1區塊B1具有顯影模組22、加熱與冷卻處理模組U3、搬送臂A1及梭式臂E。顯影模組22於1個第1區塊B1內，分上下2段而積層。加熱與冷卻處理模組U3係用以進行於顯影模組22進行之處理之前處理(例如曝光後烘烤)及後處理者。搬送臂A1係用以將晶圓W搬送至2段式顯影模組22及加熱與冷卻處理模組U3者。即，搬送臂A1係將晶圓W搬送至2段式顯影模組22及加熱與冷卻處理模組U3之搬送臂共用化而成者。梭式臂E係用以將晶圓W自支架單元U1之交接模組CPL11直接搬送至支架單元U2之交接模組CPL12者。
第2區塊B2及第3區塊B3分別具有塗佈模組、加熱與冷卻處理模組U3及搬送臂A2、A3。加熱與冷卻處理模組U3係用以進行於塗佈模組進行之處理之前處理及後處理者。搬送臂A2及A3設置於塗佈模組和加熱與冷卻處理模組U3之間，於塗佈模組及加熱與冷卻處理模組U3之間進行晶圓W之交接。
第2區塊B2及第3區塊B3，除第2區塊B2中之藥液為抗反射膜用之藥液，而第3區塊B3中之藥液為抗蝕劑液以外，具有相同之構成。
如圖14所示，接口區塊ST3具有接口臂F。接口臂F設置於處理區塊ST2之支架單元U2之附近。接口臂F於支架單元U2之各模組彼此之間及其與曝光裝置ST4之間，搬送晶圓W。
其次，對塗佈顯影裝置之動作之一例進行說明。再者，以下之動作係藉由控制部CU而控制。
首先，來自載體區塊ST1之晶圓W藉由交接構件C，依序搬送至 支架單元U1之一個交接模組，例如與第2區塊B2對應之交接模組CPL2。搬送至交接模組CPL2之晶圓W交接至第2區塊B2之搬送臂A2，經由搬送臂A2而搬送至第2區塊B2之各處理模組，於各處理模組進行處理。藉此，於晶圓W形成抗反射膜。
形成有抗反射膜之晶圓W經由搬送臂A2、支架單元U1之交接模組BF2、交接臂D、支架單元U1之交接模組CPL3，而交接至第3區塊B3之搬送臂A3。然後，晶圓W經由搬送臂A3而搬送至第3區塊B3之各處理模組，於各處理模組進行處理。藉此，於晶圓W形成抗蝕劑膜(塗佈步驟)。
形成有抗蝕劑膜之晶圓W經由搬送臂A3、支架單元U1之交接模組BF3、交接臂D、支架單元U1之交接模組CPL11，而交接至第1區塊B1之梭式臂E。然後，晶圓W於藉由梭式臂E直接搬送至支架單元U2之交接模組CPL12之後，交接至接口區塊ST3之接口臂F。交接至接口臂F之晶圓W搬送至曝光裝置ST4，進行特定之曝光處理(第1曝光步驟)。
進行過特定之曝光處理之晶圓W經由接口臂F，而載置於支架單元U2之交接模組TRS6，返回至處理區塊ST2。返回至處理區塊ST2之晶圓W於第1區塊B1經由搬送臂A1而搬送至各處理模組，進行顯影處理(第1顯影步驟)。
進行過顯影處理之晶圓W經由搬送臂A1、支架單元U1之交接模組TRS1、交接臂D、支架單元U1之交接模組CPL11，而交接至第1區塊B1之梭式臂E。然後，晶圓W於藉由梭式臂E直接搬送至支架單元U2之交接模組CPL12之後，交接至接口區塊ST3之接口臂F。交接至接口臂F之晶圓W搬送至曝光裝置ST4，進行特定之曝光處理(第2曝光步驟)。
進行過特定之曝光處理之晶圓W經由接口臂F，而載置於支架單 元U2之交接模組TRS6，返回至處理區塊ST2。返回至處理區塊ST2之晶圓W於第1區塊B1經由搬送臂A1而搬送至各處理模組，進行顯影處理(第2顯影步驟)。
進行過顯影處理之晶圓W經由搬送臂A1、支架單元U1之交接模組TRS1、交接構件C，而返回至載具20。
返回至載具20之晶圓W藉由未圖示之搬送構件，自塗佈顯影裝置搬送至外部，藉由例如RIE裝置等蝕刻裝置，以抗蝕劑膜作為蝕刻遮罩，將抗反射膜蝕刻處理成所期望之圖案。
最後，抗反射膜被蝕刻處理成所期望之圖案之晶圓W藉由未圖示之搬送構件，自蝕刻裝置搬送至抗蝕劑去除裝置，而去除抗蝕劑膜。
以上，藉由實施形態對半導體裝置之製造方法及半導體製造裝置進行了說明，但本發明並不限定於上述實施形態，而可於本發明之範圍內進行各種變化及改良。
201‧‧‧第1曝光遮罩
201a‧‧‧開口部
201b‧‧‧遮光部
202‧‧‧第2曝光遮罩
202a‧‧‧開口部
202b‧‧‧遮光部
L‧‧‧鄰接之開口部之中心間距離
L1‧‧‧第1圖案之開口部間之距離
L2‧‧‧第2圖案之遮光部間之距離

Claims (7)

  1. 一種半導體裝置之製造方法，其包含：塗佈步驟，其於被處理體上塗佈感光劑；第1曝光步驟，其使用第1曝光遮罩，使上述感光劑曝光；第1顯影步驟，其於上述第1曝光步驟之後，使用第1顯影液，對上述感光劑進行正型之顯影；第2曝光步驟，其於上述第1顯影步驟之後，使用第2曝光遮罩，使上述感光劑曝光；及第2顯影步驟，其於上述第2曝光步驟之後，使用第2顯影液，對上述感光劑進行負型之顯影。
  2. 如請求項1之半導體裝置之製造方法，其中於使上述第1曝光遮罩與上述第2曝光遮罩重合之情形時，形成於上述第1曝光遮罩之開口部與形成於上述第2曝光遮罩之遮光部，於俯視時於彼此不同之位置分開而有間隔地形成。
  3. 如請求項1或2之半導體裝置之製造方法，其中上述第1曝光步驟包含第1對位步驟，該第1對位步驟基於形成於上述被處理體之對準標記，使上述被處理體之位置與上述第1曝光遮罩之位置對齊；且上述第2曝光步驟包含第2對位步驟，該第2對位步驟基於形成於上述被處理體之上述對準標記，使上述被處理體之位置與上述第2曝光遮罩之位置對齊。
  4. 如請求項1或2之半導體裝置之製造方法，其中藉由上述半導體裝置之製造方法而形成之圖案，包含孔圖案或溝槽圖案。
  5. 如請求項1或2之半導體裝置之製造方法，其中 上述感光劑包含極性逆轉型之抗蝕劑。
  6. 如請求項1或2之半導體裝置之製造方法，其中於藉由上述半導體裝置之製造方法而形成之顯影區域中，包含鄰接之顯影區域之中心間距離未達76nm之部分。
  7. 一種半導體製造裝置，其包含：感光劑塗佈單元，其於被處理體塗佈感光劑；第1曝光單元，其使用第1曝光遮罩，使上述感光劑曝光；第1顯影單元，其使用第1顯影液，對上述感光劑進行正型之顯影；第2曝光單元，其使用第2曝光遮罩，使上述感光劑曝光；第2顯影單元，其使用第2顯影液，對上述感光劑進行負型之顯影；搬送機構，其於上述感光劑塗佈單元、上述第1曝光單元、上述第1顯影單元、上述第2曝光單元及上述第2顯影單元之間，將上述被處理體搬出搬入；及控制部，其為了將自上述第1顯影單元搬出之上述被處理體搬送至上述第2曝光單元，並對在上述第1顯影單元殘留之上述感光劑進而進行曝光，而對上述搬送機構及上述第2曝光單元進行控制。
TW104103306A 2014-02-13 2015-01-30 Semiconductor device manufacturing method and semiconductor manufacturing device TWI625786B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014025637A JP5806350B2 (ja) 2014-02-13 2014-02-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201535512A true TW201535512A (zh) 2015-09-16
TWI625786B TWI625786B (zh) 2018-06-01

Family

ID=53774844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103306A TWI625786B (zh) 2014-02-13 2015-01-30 Semiconductor device manufacturing method and semiconductor manufacturing device

Country Status (4)

Country Link
US (1) US9653293B2 (zh)
JP (1) JP5806350B2 (zh)
KR (1) KR102344906B1 (zh)
TW (1) TWI625786B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208557A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 結晶面アライメント用露光マスク
JP4096715B2 (ja) 2002-11-25 2008-06-04 株式会社ニコン 重ね合わせ検査装置および重ね合わせ検査方法
JP4554665B2 (ja) 2006-12-25 2010-09-29 富士フイルム株式会社 パターン形成方法、該パターン形成方法に用いられる多重現像用ポジ型レジスト組成物、該パターン形成方法に用いられるネガ現像用現像液及び該パターン形成方法に用いられるネガ現像用リンス液
JP2009288344A (ja) 2008-05-27 2009-12-10 Fujifilm Corp ポジ型レジスト組成物、及び該組成物を用いたパターン形成方法
US9316916B2 (en) 2009-04-07 2016-04-19 Globalfounries Inc. Method to mitigate resist pattern critical dimension variation in a double-exposure process
US8568964B2 (en) * 2009-04-27 2013-10-29 Tokyo Electron Limited Flood exposure process for dual tone development in lithographic applications
JP4917652B2 (ja) * 2010-02-12 2012-04-18 東京エレクトロン株式会社 基板処理方法
US8835100B2 (en) * 2012-09-14 2014-09-16 Macronix International Co., Ltd. Double patterning by PTD and NTD process
JP2015082046A (ja) 2013-10-23 2015-04-27 富士フイルム株式会社 パターン形成方法、電子デバイスの製造方法、及び、電子デバイス

Also Published As

Publication number Publication date
KR102344906B1 (ko) 2021-12-28
JP5806350B2 (ja) 2015-11-10
US20150227047A1 (en) 2015-08-13
TWI625786B (zh) 2018-06-01
JP2015152730A (ja) 2015-08-24
US9653293B2 (en) 2017-05-16
KR20150095590A (ko) 2015-08-21

Similar Documents

Publication Publication Date Title
CN109427553B (zh) 保护晶圆免受斜面污染的半导体方法
US8158332B2 (en) Method of manufacturing a semiconductor device
US9646845B2 (en) Method of forming a mask for substrate patterning
US8273661B2 (en) Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP2007208233A (ja) 基板処理装置及び方法
CN106325002A (zh) 光刻技术显影成分及用于光刻技术图案化的方法
KR101403832B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US8815496B2 (en) Method for patterning a photosensitive layer
TWI793079B (zh) 半導體裝置的製作方法
TWI623966B (zh) Semiconductor device manufacturing method and semiconductor manufacturing device
KR20130039124A (ko) 반도체 소자의 패턴 형성방법
CN110911553A (zh) 半导体装置的制造方法
TWI625786B (zh) Semiconductor device manufacturing method and semiconductor manufacturing device
TW202326812A (zh) Euv光阻的混合式顯影
CN101510503A (zh) 图案形成方法、半导体装置的制造方法以及制造装置
JP2002237588A (ja) パワー半導体装置の製造方法及び製造装置
KR20240011641A (ko) 마스크 형성을 위한 이차 레지스트 표면 기능화를 이용하는패터닝 방법
CN117912938A (zh) 一种双重图形化的方法、半导体器件及电子设备
US8507190B2 (en) Method for preparing alignment mark for multiple patterning
KR100660280B1 (ko) 폴리실리콘 게이트 전극 형성 방법
KR20150114476A (ko) 기판 처리 방법 및 컴퓨터 기억 매체
KR20040052415A (ko) 반도체 소자 제조를 위한 포토 리소그래피 시스템
KR20050082514A (ko) 반도체 소자 제조 설비에서 기판을 처리하는 방법