JP5806350B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5806350B2 JP5806350B2 JP2014025637A JP2014025637A JP5806350B2 JP 5806350 B2 JP5806350 B2 JP 5806350B2 JP 2014025637 A JP2014025637 A JP 2014025637A JP 2014025637 A JP2014025637 A JP 2014025637A JP 5806350 B2 JP5806350 B2 JP 5806350B2
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- semiconductor device
- development
- manufacturing
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 238000000034 method Methods 0.000 claims description 98
- 238000011161 development Methods 0.000 claims description 59
- 230000008859 change Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 description 63
- 238000012546 transfer Methods 0.000 description 48
- 239000003795 chemical substances by application Substances 0.000 description 45
- 238000012545 processing Methods 0.000 description 41
- 238000005530 etching Methods 0.000 description 31
- 235000012431 wafers Nutrition 0.000 description 28
- 238000000576 coating method Methods 0.000 description 25
- 239000011248 coating agent Substances 0.000 description 20
- 238000001459 lithography Methods 0.000 description 10
- 238000001816 cooling Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000004090 dissolution Methods 0.000 description 6
- 101150075071 TRS1 gene Proteins 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 230000007723 transport mechanism Effects 0.000 description 4
- 101100221835 Arabidopsis thaliana CPL2 gene Proteins 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 101100221836 Arabidopsis thaliana CPL3 gene Proteins 0.000 description 2
- 101100065702 Arabidopsis thaliana ETC3 gene Proteins 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 1
- -1 CPL11 Proteins 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000931525 Homo sapiens Forkhead box protein G1 Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101001031356 Sphaenorhynchus lacteus Buforin-2 Proteins 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
本発明は、半導体装置の製造方法に関する。
半導体装置（デバイス）の高集積化に伴い、半導体装置をより微細に加工するプロセス技術が要求されている。半導体装置を微細に加工する技術としては、フォトリソグラフィ技術を用いてレジストパターンを形成し、レジストパターンをエッチングマスクとして被処理体をエッチングするパターン形成方法等が一般的である。
しかしながら、近年、フォトリソグラフィ技術の露光装置の限界解像度以下にまで半導体装置を微細化することが要求されている。
フォトリソグラフィ技術の露光装置の限界解像度よりも更に微細なパターンを形成する技術として、ＬＥＬＥ（Lithography Etching Lithography Etching）法等のダブルパターニング技術が知られている（例えば、特許文献１参照）。
しかしながら、ＬＥＬＥ法によるダブルパターニング技術では、塗布工程・露光工程・現像工程によりパターンを形成するリソグラフィ工程とリソグラフィ工程で得られたパターンに基づいてエッチングを行うエッチング工程とを交互に繰り返し行う必要がある。このため、プロセス全体の工程数が増加し、製造コストが高くなるという問題点がある。
そこで、本発明の一つの案では、ＬＥＬＥプロセスよりも少ない工程数で所望の微細パターンを得ることができる半導体装置の製造方法を提供することを課題とする。
一つの案では、被処理体の上に感光剤を塗布する塗布工程と、暗視野マスクを用いて感光剤を露光する第１の露光工程と、第１の露光工程の後に感光剤に第１の現像液を用いてポジ型の現像を行う第１の現像工程と、第１の現像工程の後に明視野マスクを用いて感光剤を露光する第２の露光工程と、第２の露光工程の後に感光剤に第２の現像液を用いてネガ型の現像を行う第２の現像工程とを含む、半導体装置の製造方法であって、暗視野マスクと明視野マスクとを重ね合わせた場合に、暗視野マスクに形成された開口部と明視野マスクに形成された遮光部とが平面視で互いに異なる位置に離間して形成され、第１の露光工程で露光されるが第１の現像工程で現像されない中間露光領域の一部が、第２の現像工程によって現像されるように、開口部と遮光部が形成される、半導体装置の製造方法が提供される。
一態様によれば、ＬＥＬＥプロセスよりも少ない工程数で所望の微細パターンを得ることができる半導体装置の製造方法を提供することができる。
［第１実施形態］
まず、本発明の第１実施形態に係る半導体装置の製造方法について説明する。
まず、本発明の第１実施形態に係る半導体装置の製造方法について説明する。
第１実施形態に係る半導体装置の製造方法は、被処理体の上に感光剤を塗布する塗布工程と、感光剤に第１のパターンを露光する第１の露光工程と、第１の露光工程の後に感光剤に第１の現像液を用いてポジ型の現像を行う第１の現像工程と、第１の現像工程の後に第２のパターンを露光する第２の露光工程と、第２の露光工程の後に感光剤に第２の現像液を用いてネガ型の現像を行う第２の現像工程とを含む。
以下、各々の工程について、図１から図６を参照しながら詳細に説明する。図１から図３に、第１実施形態に係る半導体装置の製造方法の一例の工程断面図を示す。
図１から図３においては、被処理体として、基板１０１上に形成された１層の被加工層１０２及び１層のハードマスク層１０３を使用しているが、本発明はこの点において限定されるものではない。例えば、基板１０１上に下記に挙げる材質の被加工層１０２を１層又は２層以上積層した構造であっても良い。また、例えばハードマスク層１０３を設けない構造であっても良い。ハードマスク層１０３を設けない構造については、後述する第２実施形態において説明する。
被加工層１０２の材質としては、例えば、ＳｉＡＲＣ（Silicon Containing Anti-Reflective Coating）、ＢＡＲＣ（Bottom Anti-Reflective Coating）、ＳＯＣ（Spin-on Carbon）、アモルファスカーボン等の反射防止膜を用いることができる。
ハードマスク層１０３の材質としては、例えばシリコン酸化膜、ポリシリコン膜等を用いることができる。
（塗布工程）
まず、図１（ａ）に示すように、被加工層１０２及びハードマスク層１０３が形成された基板１０１上に、感光剤１０４を塗布する。感光剤１０４の材質としては、ポジ型（露光部溶解型）としてもネガ型（未露光部溶解型）としても使用することができることから、極性変化型のレジストを含むことが好ましい。
まず、図１（ａ）に示すように、被加工層１０２及びハードマスク層１０３が形成された基板１０１上に、感光剤１０４を塗布する。感光剤１０４の材質としては、ポジ型（露光部溶解型）としてもネガ型（未露光部溶解型）としても使用することができることから、極性変化型のレジストを含むことが好ましい。
図４に、本実施形態の塗布工程で好適に用いることができる極性変化型のレジストの特性の一例を示す。図４中、横軸は露光量、縦軸は現像後のレジスト膜厚を表す。また、図４中、実線はポジ型現像用現像液に対するレジストの溶解特性、破線はネガ型現像用現像液に対するレジストの溶解特性を表す。
図４に示すレジストは、露光量の少ない場合には、ポジ型現像用現像液に難溶で、露光量が多くなるとポジ型現像用現像液に対する溶解速度が大きくなるポジ型レジストの特性を示す。また、図４に示すレジストは、露光量が少ない場合には、ネガ型現像用現像液に対する溶解速度が大きく、露光量が多くなるとネガ型現像用現像液に難溶となるネガ型レジストの特性を示す。
感光剤１０４の塗布方法としては、例えばコータで基板１０１を高速回転させながら塗布するスピン塗布等を用いることができる。
なお、塗布工程の前に、被加工層１０２及びハードマスク層１０３が形成された基板１０１の表面を洗浄し、感光剤１０４のハードマスク層１０３への密着性を高めるためのベーク（塗布前ベーク）を行うことが好ましい。
また、塗布工程の後に、感光剤１０４中に残っている溶媒を揮発させ、同時に膜を緻密にするために、ベーク（露光前ベーク）を行うことが好ましい。露光前ベークの温度としては、例えば１００〜１５０℃であることが好ましい。
（第１の露光工程）
次に、図１（ｂ）に示すように、第１の露光マスク２０１を用いて感光剤１０４を露光する。すなわち、第１のパターンを有する第１の露光マスク２０１を用いて感光剤１０４上に第１のパターンを転写する。
次に、図１（ｂ）に示すように、第１の露光マスク２０１を用いて感光剤１０４を露光する。すなわち、第１のパターンを有する第１の露光マスク２０１を用いて感光剤１０４上に第１のパターンを転写する。
露光の光源としては、紫外線光源を好適に用いることができ、例えば波長１９３ｎｍのＡｒＦエキシマレーザ等を用いることができる。
第１の露光マスク２０１としては、開口部２０１ａと遮光部２０１ｂとが形成された暗視野マスク（ＤＦＭ：Dark Field Mask）を使用することができる。暗視野マスクは、例えば石英基板全体が遮光膜に覆われており、設計パターンが光を透過する開口部として構成されるマスクであることが好ましい。
第１のパターンとしては、露光装置の解像性能を超えない範囲で設計される。
感光剤１０４に第１のパターンが露光されると、開口部２０１ａの下部の領域が露光され、感光剤１０４に露光領域１０４ａが形成される。また、遮光部２０１ｂの下部には、露光量がゼロ又はゼロ近傍となる領域がある（未露光領域１０４ｂ）。また、露光領域１０４ａの周辺領域には、光源からの光が開口部２０１ａから回り込むことにより、露光領域１０４ａと比較して露光量が小さい中間露光領域１０４ｃが形成される。
また、感光剤１０４に第１のパターンを露光する前に、被処理体、例えば被加工層１０２に形成されたアライメント（位置合わせ）マークに基づいて、被処理体の位置と第１の露光マスク２０１の位置とを合わせる第１の位置合わせ工程を有していることが好ましい。これにより、被処理体の位置と第１の露光マスク２０１の位置とを精度よく合わせることができる。
アライメントマークとは、例えば被処理体上に形成された正方形や矩形のマークである。また、例えば被処理体の四隅、辺等の外周部分の所定の位置を位置合わせをするためのアライメントマークとして利用しても良い。
なお、第１の露光工程後にはベーク（露光後ベーク）を行うことが好ましい。露光後ベークの温度としては、例えば１００〜１５０℃であることが好ましい。
（第１の現像工程）
次に、図１（ｃ）に示すように、感光剤１０４に第１の現像液を用いてポジ型の現像を行う。すなわち、第１の現像液を感光剤１０４上に均一に塗布し、第１の露光工程で転写された第１のパターンを形成する。
次に、図１（ｃ）に示すように、感光剤１０４に第１の現像液を用いてポジ型の現像を行う。すなわち、第１の現像液を感光剤１０４上に均一に塗布し、第１の露光工程で転写された第１のパターンを形成する。
第１の現像液としては、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ：TetraMethylAmmonium Hydroxide）等のアルカリ現像液を用いることができる。
図５に、第１の露光工程及び第１の現像工程における半導体装置の断面図及び特性図の一例を示す。図５（ａ）は、感光剤１０４を露光したときの半導体装置の断面図の一例であり、図５（ｂ）は露光量分布の一例であり、図５（ｃ）は感光剤１０４を現像した時の半導体装置の断面図の一例である。
図５（ａ）に示すように、第１の現像工程では、ポジ型の現像を行っているため、露光量が所定の閾値以上となる開口部２０１ａに対応する露光領域１０４ａのみが溶解する。一方、露光量がゼロ又はゼロ近傍となる遮光部２０１ｂに対応する未露光領域１０４ｂは溶解することなく残存する。
また、開口部２０１ａの周辺領域である中間露光領域１０４ｃは、光源からの光の回り込みにより露光されるが、露光量がゼロ又はゼロ近傍よりも大きく、所定の閾値未満となるため、溶解することなく残存する。結果として、図５（ｃ）に示すように、露光領域１０４ａは除去され、未露光領域１０４ｂ及び中間露光領域１０４ｃは溶解せずに残存する。
なお、第１の現像工程においては、現像の後、例えば純水等を用いてリンスを行うことが好ましい。
（第２の露光工程）
次に、図２（ａ）に示すように、第２の露光マスク２０２を用いて感光剤１０４を露光する。すなわち、第１の露光工程で露光されたが、現像されなかった領域である中間露光領域１０４ｃのうち、被加工層１０２を残したい領域を、第２のパターンを有する第２の露光マスク２０２を用いて更に露光する。これにより、中間露光領域１０４ｃを第２の現像液に対して不溶化させる。
次に、図２（ａ）に示すように、第２の露光マスク２０２を用いて感光剤１０４を露光する。すなわち、第１の露光工程で露光されたが、現像されなかった領域である中間露光領域１０４ｃのうち、被加工層１０２を残したい領域を、第２のパターンを有する第２の露光マスク２０２を用いて更に露光する。これにより、中間露光領域１０４ｃを第２の現像液に対して不溶化させる。
露光の光源としては、第１の露光工程と同様の光源を用いることができる。
第２の露光マスク２０２としては、開口部２０２ａと遮光部２０２ｂとが形成された明視野マスク（ＢＦＭ：Bright Field Mask）を使用することができる。明視野マスクは、例えば石英基板上に遮光膜からなる設計パターンが形成されたマスクであることが好ましい。
第２のパターンとしては、第１のパターンと同様に露光装置の解像性能を超えない範囲で設計される。
また、第１の露光マスク２０１と第２の露光マスク２０２とを重ね合わせた場合に、第１の露光マスク２０１に形成された開口部２０１ａと第２の露光マスク２０２に形成された遮光部２０２ｂとが平面視で互いに異なる位置に離間していることが好ましい。
図６に、一実施形態に係る半導体装置の製造方法で用いられる露光マスクのパターンの一例を示す。
図６（ａ）は所望するパターンの一例である。図６（ａ）中、縦線で塗りつぶした部分及び格子で塗りつぶした部分が、感光剤１０４に転写された際に現像により溶解させたい領域に対応する部分である。ここで、縦線で塗りつぶした部分及び格子で塗りつぶした部分の双方を開口部とした暗視野マスクを使って露光処理を行い、その後にポジ型の現像処理を行った場合、隣接する開口部の中心間距離Ｌが小さいと、各開口部を通過した光の干渉による近接効果により、所望のパターンが得られなくなる。
そこで、第１実施形態では、例えば図６（ａ）に示す所望のパターンを、図６（ｂ）に示す第１のパターン（第１の露光マスク２０１に形成された開口部２０１ａ及び遮光部２０１ｂ）と図６（ｃ）に示す第２のパターン（第２の露光マスク２０２に形成された開口部２０２ａ及び遮光部２０２ｂ）とに分解する。そして、第１のパターンと第２のパターンとを組み合わせることにより、所望の１のパターンを形成する。
また、第１のパターン及び第２のパターンはそれぞれ、第１のパターンにおける開口部間の距離（Ｌ１）及び第２のパターンにおける遮光部間の距離（Ｌ２）が露光装置の解像性能を超えない範囲で設計される。
このように、所望のパターンを第１のパターンと第２のパターンとに分解すると、各々のパターンが露光装置の解像性能の範囲内で形成された場合であっても、露光装置の解像性能以上の、所望の微細パターンを得ることができる。例えば、ＡｒＦ液浸露光でホールパターンを形成する場合、隣接するホール（現像領域）の中心間距離が７６ｎｍ未満のパターンを得ることができる。
なお、図６の例では、パターンとして、ホールパターンを例として説明したが、本発明はこの点において限定されるものではなく、例えば、トレンチパターン、ラインアンドスペースパターン等を用いることができる。
また、所望の１のパターンを形成するための第１のパターンを有する第１の露光マスク２０１及び第２のパターンを有する第２の露光マスク２０２を作製するマスク作製工程は、第１の露光工程の前に行われることが好ましい。
ここで、第１のパターンが形成された感光剤１０４に第２のパターンが露光されると、第２のパターンの開口部２０２ａの下部の領域が露光され、感光剤１０４に露光領域１０４ａが形成される。また、第２のパターンの遮光部２０２ｂの下部の領域は、光源からの光の回り込みにより一部露光されるが、露光量が所定の閾値以下となる（ネガ型現像溶解領域１０４ｄ）。このとき、第１の露光工程で形成された中間露光領域１０４ｃは、ネガ型現像用現像液に対して不溶化するように更に露光される。
また、感光剤１０４に第２のパターンを露光する前に、被処理体、例えば被加工層１０２に形成されたアライメント（位置合わせ）マークに基づいて、被処理体の位置と第２のパターンの位置とを合わせる第２の位置合わせ工程を有していることが好ましい。これにより、被処理体の位置と第２のパターンの位置とを精度よく合わせることができる。
アライメントマークとは、例えば被処理体上に形成された正方形や矩形のマークである。また、例えば被処理体の四隅、辺等の外周部分の所定の位置を位置合わせをするためのアライメントマークとして利用しても良い。
また、第１のパターン及び第２のパターンは、同一の被処理体に形成されたアライメントマークに基づいて位置合わせされるため、特に高い精度で位置合わせされる。
なお、第２の露光工程後にはベーク（露光後ベーク）を行うことが好ましい。露光後ベークの温度としては、例えば１００〜１５０℃であることが好ましい。
（第２の現像工程）
次に、図２（ｂ）に示すように、感光剤１０４に第２の現像液を用いてネガ型の現像を行う。すなわち、第２の現像液を感光剤１０４上に均一に塗布し、第２の露光工程で転写された第２のパターンを形成する。
次に、図２（ｂ）に示すように、感光剤１０４に第２の現像液を用いてネガ型の現像を行う。すなわち、第２の現像液を感光剤１０４上に均一に塗布し、第２の露光工程で転写された第２のパターンを形成する。
第２の現像液としては、例えば酢酸ブチル等の有機溶媒を用いることができる。
図７に、第２の露光工程及び第２の現像工程における半導体装置の断面図及び特性図の一例を示す。図７（ａ）は感光剤１０４を露光したときの半導体装置の断面図の一例であり、図７（ｂ）は露光量分布の一例であり、図７（ｃ）は感光剤１０４を現像したときの半導体装置の断面図の一例である。
図７（ａ）に示すように、第２の現像工程では、ネガ型の現像を行っているため、露光量が所定の閾値以下となる第２のパターンの遮光部２０２ｂに対応するネガ型現像溶解領域１０４ｄのみが溶解する。一方、露光量が所定の閾値より大きくなる第２のパターンの開口部２０２ａに対応する露光領域１０４ａは溶解することなく残存する。
また、中間露光領域１０４ｃは、図７（ｂ）に示すように、第２の露光工程において更に露光されるため、図７（ｃ）に示すように、第２の現像工程では溶解することなく残存する。
なお、第２の現像工程においては、現像の後、リンスを行うことが好ましい。
（ハードマスク層のエッチング工程）
図２（ｃ）に示すように、パターニングされた感光剤１０４をエッチングマスクとして、ハードマスク層１０３をエッチングで選択的に除去する。
図２（ｃ）に示すように、パターニングされた感光剤１０４をエッチングマスクとして、ハードマスク層１０３をエッチングで選択的に除去する。
エッチング方法としては、例えば反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等のドライエッチングを用いることができる。
（感光剤の除去工程）
図３（ａ）に示すように、感光剤１０４を除去する。
図３（ａ）に示すように、感光剤１０４を除去する。
除去方法としては、例えばドライエッチング、ウェットエッチング等を用いることができる。
（被加工層のエッチング工程）
図３（ｂ）に示すように、パターニングされたハードマスク層１０３をエッチングマスクとして、被加工層１０２をエッチングで選択的に除去する。
図３（ｂ）に示すように、パターニングされたハードマスク層１０３をエッチングマスクとして、被加工層１０２をエッチングで選択的に除去する。
エッチング方法としては、例えばＲＩＥ等のドライエッチングを用いることができる。
（ハードマスク層の除去工程）
図３（ｃ）に示すように、ハードマスク層１０３を除去する。
図３（ｃ）に示すように、ハードマスク層１０３を除去する。
除去方法としては、例えばドライエッチング、ウェットエッチング等を用いることができる。
以上の工程により、所望の微細パターンを形成することができる。
次に、半導体装置の製造方法の工程の比較のために、ＬＥＬＥ法により所望の微細パターンを形成する方法について、図８から図１１を参照しながら説明する。
ＬＥＬＥ法は、塗布工程・露光工程・現像工程によりパターンを形成するリソグラフィ工程とリソグラフィ工程で得られたパターンに基づいてエッチングを行うエッチング工程とを交互に繰り返し行う方法である。
すなわち、図８から図１１に示すように、１回目のリソグラフィ工程として、塗布（図８（ａ））、露光（図８（ｂ））、現像（図８（ｃ））を行った後、１回目のエッチング工程として、エッチング（図９（ａ））、除去（図９（ｂ））を行う。次に、２回目のリソグラフィ工程として、塗布（図９（ｃ））、露光（図１０（ａ））、現像（図１０（ｂ））を行った後、２回目のエッチング工程として、エッチング（図１０（ｃ））、除去（図１１（ａ））を行う。そして、パターニングされたハードマスク層１０３をエッチングマスクとして、被加工層１０２をエッチングで選択的に除去し（図１１（ｂ））、続いて、ハードマスク層１０３を除去することで、所望の微細パターンが形成される（図１１（ｃ））。
このように、ＬＥＬＥ法により所望の微細パターンを形成する場合、塗布工程・露光工程・現像工程によりパターンを形成するリソグラフィ工程とリソグラフィ工程で得られたパターンに基づいてエッチングを行うエッチング工程とを交互に繰り返し行う必要がある。このため、プロセス全体の工程数が増加し、製造コストが高くなる。
また、ＬＥＬＥ法では、図９（ａ）、（ｂ）に示すように、１回目の現像後に一旦感光剤１１４を除去する必要があるため、被加工層１０２のエッチングマスクとしてハードマスク層１０３が必ず必要となる。
以上に説明したように、第１実施形態に係る半導体装置の製造方法によれば、ＬＥＬＥプロセスよりも少ない工程数で所望の微細パターンを得ることができる。
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置の製造方法の一例について、図１２及び図１３を参照しながら説明する。なお、第２実施形態において、第１実施形態と実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省く。
次に、本発明の第２実施形態に係る半導体装置の製造方法の一例について、図１２及び図１３を参照しながら説明する。なお、第２実施形態において、第１実施形態と実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省く。
図１２及び図１３に、第２実施形態に係る半導体装置の製造方法の一例の工程断面図を示す。図１２及び図１３に示すように、第２実施形態に係る半導体装置の製造方法は、基板１０１上にハードマスク層１０３を設けずに感光剤１０４が形成されている点で、第１実施形態と相違する。
第２実施形態に係る半導体装置の製造方法では、まず、図１２（ａ）に示すように、被処理体に感光剤１０４を塗布する（塗布工程）。次に、図１２（ｂ）に示すように、第１の露光マスク２０１を用いて感光剤１０４を露光する（第１の露光工程）。次に、図１２（ｃ）に示すように、感光剤１０４に第１の現像液を用いてポジ型の現像を行う（第１の現像工程）。
次に、図１３（ａ）に示すように、第２の露光マスク２０２を用いて感光剤１０４を露光する（第２の露光工程）。次に、図１３（ｂ）に示すように、感光剤１０４に第２の現像液を用いてネガ型の現像を行う（第２の現像工程）。
次に、図１３（ｃ）に示すように、パターニングされた感光剤１０４をエッチングマスクとして、被加工層１０２をエッチングで選択的に除去する（被加工層のエッチング工程）。最後に、図１３（ｄ）に示すように、感光剤１０４を除去する（感光剤の除去工程）。
このように、第２実施形態に係る半導体装置の製造方法では、ハードマスク層１０３が設けられていないため、第１実施形態におけるハードマスク層１０３のエッチング工程（図２（ｃ））及びハードマスク層１０３の除去工程（図３（ｃ））を行う必要がない。
したがって、半導体装置の製造方法における工程数をより少なくすることができる。
以上に説明したように、第２実施形態に係る半導体装置の製造方法によれば、ＬＥＬＥプロセスよりも少ない工程数で所望の微細パターンを得ることができる。
特に、第２実施形態では、基板１０１上にハードマスク層１０３を設けずに被加工層１０２が形成されているため、ハードマスク層１０３のエッチング工程やハードマスク層１０３の除去工程を行う必要がない。結果として、より少ない工程数で所望の微細パターンを得ることができる。
［半導体製造装置の構成］
次に、本発明の半導体装置の製造方法に好適に用いることができる半導体製造装置の一例としての塗布現像装置について図１４から図１６を参照しながら説明する。なお、以下の説明では、感光剤塗布ユニットの一例としての第３のブロックＢ３、第１の露光ユニット及び第２の露光ユニットの一例としての露光装置ＳＴ４、第１の現像ユニット及び第２の現像ユニットの一例としての第１のブロックＢ１、被処理体を搬出入する搬送機構の一例としての搬送アームＡ１、搬送アームＡ２、搬送アームＡ３、受け渡し手段Ｃ、受け渡しアームＤ、シャトルアームＥ、インターフェースアームＦを用いて説明する。
次に、本発明の半導体装置の製造方法に好適に用いることができる半導体製造装置の一例としての塗布現像装置について図１４から図１６を参照しながら説明する。なお、以下の説明では、感光剤塗布ユニットの一例としての第３のブロックＢ３、第１の露光ユニット及び第２の露光ユニットの一例としての露光装置ＳＴ４、第１の現像ユニット及び第２の現像ユニットの一例としての第１のブロックＢ１、被処理体を搬出入する搬送機構の一例としての搬送アームＡ１、搬送アームＡ２、搬送アームＡ３、受け渡し手段Ｃ、受け渡しアームＤ、シャトルアームＥ、インターフェースアームＦを用いて説明する。
図１４、図１５及び図１６に、各々、塗布現像装置の概略構成の一例の平面図、斜視図及び側面図を示す。
本実施形態に係る塗布現像装置は、図１４及び図１５に示すように、キャリアブロックＳＴ１、処理ブロックＳＴ２及びインターフェースブロックＳＴ３を有する。また、塗布現像装置のインターフェースブロックＳＴ３側に、露光装置ＳＴ４が設けられている。処理ブロックＳＴ２は、キャリアブロックＳＴ１に隣接するように設けられている。インターフェースブロックＳＴ３は、処理ブロックＳＴ２のキャリアブロックＳＴ１側と反対側に、処理ブロックＳＴ２と隣接するように設けられている。露光装置ＳＴ４は、インターフェースブロックＳＴ３の処理ブロックＳＴ２側と反対側に、インターフェースブロックＳＴ３に隣接するように設けられている。
また、本実施形態に係る塗布現像装置は、制御部ＣＵによってその動作が制御される。
キャリアブロックＳＴ１は、キャリア２０、載置台２１及び受け渡し手段Ｃを有する。キャリア２０は、載置台２１上に載置されている。受け渡し手段Ｃは、キャリア２０からウエハＷを取り出し、処理ブロックＳＴ２に受け渡す（搬入する）とともに、処理ブロックＳＴ２において処理された処理済みのウエハＷを受け取り、キャリア２０に戻す（搬出する）ためのものである。
処理ブロックＳＴ２は、図１４及び図１５に示すように、棚ユニットＵ１、棚ユニットＵ２、第１のブロック（ＤＥＶ層）Ｂ１、第２のブロック（ＢＣＴ層）Ｂ２及び第３のブロック（ＣＯＴ層）Ｂ３を有する。第１のブロックＢ１では現像処理が行われる。第２のブロックＢ２ではレジスト膜の下層側に形成される反射防止膜が形成される。第３のブロックでは反射防止膜上にレジスト液が塗布されてレジスト膜が形成される。
棚ユニットＵ１は、各種のモジュールが積層されて構成されている。棚ユニットＵ１は、図１６に示すように、例えば下から順に積層された、受け渡しモジュールＴＲＳ１、ＴＲＳ１、ＣＰＬ１１、ＣＰＬ２、ＢＦ２、ＣＰＬ３及びＢＦ３を有する。また、図１４に示すように、棚ユニットＵ１の近傍には、昇降自在な受け渡しアームＤが設けられている。棚ユニットＵ１の各モジュール同士の間では、受け渡しアームＤによりウエハＷが搬送される。
棚ユニットＵ２は、各種のモジュールが積層されて構成されている。棚ユニットＵ２は、図１６に示すように、例えば下から順に積層された、受け渡しモジュールＴＲＳ６、ＴＲＳ６及びＣＰＬ１２を有する。
なお、図１６において、ＣＰＬが付されている受け渡しモジュールは、温調用の冷却モジュールを兼ねており、ＢＦが付されている受け渡しモジュールは、複数枚のウエハＷを載置可能なバッファモジュールを兼ねている。
第１のブロックＢ１は、図１４及び図１６に示すように、現像モジュール２２、加熱・冷却処理モジュールＵ３、搬送アームＡ１及びシャトルアームＥを有する。現像モジュール２２は、１つの第１のブロックＢ１内に、上下２段に積層されている。加熱・冷却処理モジュールＵ３は、現像モジュール２２において行われる処理の前処理（例えば露光後ベーク）及び後処理を行うためのものである。搬送アームＡ１は、２段の現像モジュール２２及び加熱・冷却処理モジュールＵ３にウエハＷを搬送するためのものである。すなわち、搬送アームＡ１は、２段の現像モジュール２２及び加熱・冷却処理モジュールＵ３にウエハＷを搬送する搬送アームが共通化されているものである。シャトルアームＥは、棚ユニットＵ１の受け渡しモジュールＣＰＬ１１から棚ユニットＵ２の受け渡しモジュールＣＰＬ１２にウエハＷを直接搬送するためのものである。
第２のブロックＢ２及び第３のブロックＢ３は、各々塗布モジュール、加熱・冷却処理モジュールＵ３及び搬送アームＡ２、Ａ３を有する。加熱・冷却処理モジュールＵ３は、塗布モジュールにおいて行われる処理の前処理及び後処理を行うためのものである。搬送アームＡ２及びＡ３は、塗布モジュールと加熱・冷却処理モジュールＵ３との間に設けられており、塗布モジュール及び加熱・冷却処理モジュールＵ３の間でウエハＷの受け渡しを行う。
第２のブロックＢ２及び第３のブロックＢ３は、第２のブロックＢ２における薬液が反射防止膜用の薬液であり、第３のブロックＢ３における薬液がレジスト液であることを除き、同様の構成を有する。
インターフェースブロックＳＴ３は、図１４に示すように、インターフェースアームＦを有する。インターフェースアームＦは、処理ブロックＳＴ２の棚ユニットＵ２の近傍に設けられている。インターフェースアームＦは、棚ユニットＵ２の各モジュール同士の間及び露光装置ＳＴ４との間で、ウエハＷを搬送する。
次に、塗布現像装置の動作の一例について説明する。なお、以下の動作は、制御部ＣＵによって制御される。
まず、キャリアブロックＳＴ１からのウエハＷは、棚ユニットＵ１の一つの受け渡しモジュール、例えば第２のブロックＢ２に対応する受け渡しモジュールＣＰＬ２に、受け渡し手段Ｃにより、順次搬送される。受け渡しモジュールＣＰＬ２に搬送されたウエハＷは、第２のブロックＢ２の搬送アームＡ２に受け渡され、搬送アームＡ２を介して第２のブロックＢ２の各処理モジュールに搬送され、各処理モジュールで処理が行われる。これにより、ウエハＷに反射防止膜が形成される。
反射防止膜が形成されたウエハＷは、搬送アームＡ２、棚ユニットＵ１の受け渡しモジュールＢＦ２、受け渡しアームＤ、棚ユニットＵ１の受け渡しモジュールＣＰＬ３を介し、第３のブロックＢ３の搬送アームＡ３に受け渡される。そして、ウエハＷは、搬送アームＡ３を介して第３のブロックＢ３の各処理モジュールに搬送され、各処理モジュールで処理が行われる。これにより、ウエハＷにレジスト膜が形成される（塗布工程）。
レジスト膜が形成されたウエハＷは、搬送アームＡ３、棚ユニットＵ１の受け渡しモジュールＢＦ３、受け渡しアームＤ、棚ユニットＵ１の受け渡しモジュールＣＰＬ１１を介し、第１のブロックＢ１のシャトルアームＥに受け渡される。そして、ウエハＷは、シャトルアームＥにより棚ユニットＵ２の受け渡しモジュールＣＰＬ１２に直接搬送された後、インターフェースブロックＳＴ３のインターフェースアームＦに受け渡される。インターフェースアームＦに受け渡されたウエハＷは、露光装置ＳＴ４に搬送され、所定の露光処理が行われる（第１の露光工程）。
所定の露光処理が行われたウエハＷは、インターフェースアームＦを介し、棚ユニットＵ２の受け渡しモジュールＴＲＳ６に載置され、処理ブロックＳＴ２に戻される。処理ブロックＳＴ２に戻されたウエハＷは、第１のブロックＢ１において搬送アームＡ１を介し各処理モジュールに搬送され、現像処理が行われる（第１の現像工程）。
現像処理が行われたウエハＷは、搬送アームＡ１、棚ユニットＵ１の受け渡しモジュールＴＲＳ１、受け渡しアームＤ、棚ユニットＵ１の受け渡しモジュールＣＰＬ１１を介し、第１のブロックＢ１のシャトルアームＥに受け渡される。そして、ウエハＷは、シャトルアームＥにより棚ユニットＵ２の受け渡しモジュールＣＰＬ１２に直接搬送された後、インターフェースブロックＳＴ３のインターフェースアームＦに受け渡される。インターフェースアームＦに受け渡されたウエハＷは、露光装置ＳＴ４に搬送され、所定の露光処理が行われる（第２の露光工程）。
所定の露光処理が行われたウエハＷは、インターフェースアームＦを介し、棚ユニットＵ２の受け渡しモジュールＴＲＳ６に載置され、処理ブロックＳＴ２に戻される。処理ブロックＳＴ２に戻されたウエハＷは、第１のブロックＢ１において搬送アームＡ１を介し各処理モジュールに搬送され、現像処理が行われる（第２の現像工程）。
現像処理が行われたウエハＷは、搬送アームＡ１、棚ユニットＵ１の受け渡しモジュールＴＲＳ１、受け渡し手段Ｃを介し、キャリア２０に戻される。
キャリア２０に戻されたウエハＷは、図示しない搬送手段により、塗布現像装置から外部に搬送され、例えばＲＩＥ装置等のエッチング装置により、レジスト膜をエッチングマスクとして反射防止膜が所望のパターンにエッチング処理される。
最後に、反射防止膜が所望のパターンにエッチング処理されたウエハＷは、図示しない搬送手段により、エッチング装置からレジスト除去装置に搬送され、レジスト膜が除去される。
以上、半導体装置の製造方法及び半導体製造装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
１０２ 被加工層（被処理体の一例）
１０３ ハードマスク層（被処理体の一例）
１０４ 感光剤
２０１ 第１の露光マスク
２０２ 第２の露光マスク
２０１ａ、２０２ａ 開口部
２０１ｂ、２０２ｂ 遮光部
ＳＴ４ 露光装置（第１の露光ユニット及び第２の露光ユニットの一例）
Ｂ１ 第１のブロック（第１の現像ユニット及び第２の現像ユニットの一例）
Ｂ３ 第３のブロック（感光剤塗布ユニットの一例）
Ａ１〜Ａ３ 搬送アーム（搬送機構の一例）
Ｃ 受け渡し手段（搬送機構の一例）
Ｄ 受け渡しアーム（搬送機構の一例）
Ｅ シャトルアーム（搬送機構の一例）
Ｆ インターフェースアーム（搬送機構の一例）
ＣＵ 制御部
１０３ ハードマスク層（被処理体の一例）
１０４ 感光剤
２０１ 第１の露光マスク
２０２ 第２の露光マスク
２０１ａ、２０２ａ 開口部
２０１ｂ、２０２ｂ 遮光部
ＳＴ４ 露光装置（第１の露光ユニット及び第２の露光ユニットの一例）
Ｂ１ 第１のブロック（第１の現像ユニット及び第２の現像ユニットの一例）
Ｂ３ 第３のブロック（感光剤塗布ユニットの一例）
Ａ１〜Ａ３ 搬送アーム（搬送機構の一例）
Ｃ 受け渡し手段（搬送機構の一例）
Ｄ 受け渡しアーム（搬送機構の一例）
Ｅ シャトルアーム（搬送機構の一例）
Ｆ インターフェースアーム（搬送機構の一例）
ＣＵ 制御部
Claims (5)
- 被処理体の上に感光剤を塗布する塗布工程と、
暗視野マスクを用いて前記感光剤を露光する第１の露光工程と、
前記第１の露光工程の後に前記感光剤に第１の現像液を用いてポジ型の現像を行う第１の現像工程と、
前記第１の現像工程の後に明視野マスクを用いて前記感光剤を露光する第２の露光工程と、
前記第２の露光工程の後に前記感光剤に第２の現像液を用いてネガ型の現像を行う第２の現像工程と
を含む、
半導体装置の製造方法であって、
前記暗視野マスクと前記明視野マスクとを重ね合わせた場合に、前記暗視野マスクに形成された開口部と前記明視野マスクに形成された遮光部とが平面視で互いに異なる位置に離間して形成され、
前記第１の露光工程で露光されるが前記第１の現像工程で現像されない中間露光領域の一部が、前記第２の現像工程によって現像されるように、前記開口部と前記遮光部が形成される、
半導体装置の製造方法。 - 前記第１の露光工程は、
前記被処理体に形成されたアライメントマークに基づいて前記被処理体の位置と前記暗視野マスクの位置とを合わせる第１の位置合わせ工程を含み、
前記第２の露光工程は、
前記被処理体に形成された前記アライメントマークに基づいて前記被処理体の位置と前記明視野マスクの位置とを合わせる第２の位置合わせ工程を含む、
請求項１に記載の半導体装置の製造方法。 - 前記半導体装置の製造方法によって形成されるパターンは、ホールパターン又はトレンチパターンを含む、
請求項１又は２に記載の半導体装置の製造方法。 - 前記感光剤は、極性変化型のレジストを含む、
請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。 - 前記半導体装置の製造方法によって形成される現像領域において、隣接する現像領域の中心間距離が７６ｎｍ未満の部分を含む、
請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014025637A JP5806350B2 (ja) | 2014-02-13 | 2014-02-13 | 半導体装置の製造方法 |
| TW104103306A TWI625786B (zh) | 2014-02-13 | 2015-01-30 | Semiconductor device manufacturing method and semiconductor manufacturing device |
| US14/619,554 US9653293B2 (en) | 2014-02-13 | 2015-02-11 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
| KR1020150022170A KR102344906B1 (ko) | 2014-02-13 | 2015-02-13 | 반도체 장치의 제조 방법 및 반도체 제조 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014025637A JP5806350B2 (ja) | 2014-02-13 | 2014-02-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015152730A JP2015152730A (ja) | 2015-08-24 |
| JP5806350B2 true JP5806350B2 (ja) | 2015-11-10 |
Family
ID=53774844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014025637A Active JP5806350B2 (ja) | 2014-02-13 | 2014-02-13 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9653293B2 (ja) |
| JP (1) | JP5806350B2 (ja) |
| KR (1) | KR102344906B1 (ja) |
| TW (1) | TWI625786B (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208557A (ja) | 2001-01-12 | 2002-07-26 | Hitachi Ltd | 結晶面アライメント用露光マスク |
| JP4096715B2 (ja) | 2002-11-25 | 2008-06-04 | 株式会社ニコン | 重ね合わせ検査装置および重ね合わせ検査方法 |
| JP4554665B2 (ja) * | 2006-12-25 | 2010-09-29 | 富士フイルム株式会社 | パターン形成方法、該パターン形成方法に用いられる多重現像用ポジ型レジスト組成物、該パターン形成方法に用いられるネガ現像用現像液及び該パターン形成方法に用いられるネガ現像用リンス液 |
| JP2009288344A (ja) | 2008-05-27 | 2009-12-10 | Fujifilm Corp | ポジ型レジスト組成物、及び該組成物を用いたパターン形成方法 |
| US9316916B2 (en) | 2009-04-07 | 2016-04-19 | Globalfounries Inc. | Method to mitigate resist pattern critical dimension variation in a double-exposure process |
| US8568964B2 (en) * | 2009-04-27 | 2013-10-29 | Tokyo Electron Limited | Flood exposure process for dual tone development in lithographic applications |
| JP4917652B2 (ja) * | 2010-02-12 | 2012-04-18 | 東京エレクトロン株式会社 | 基板処理方法 |
| US8835100B2 (en) * | 2012-09-14 | 2014-09-16 | Macronix International Co., Ltd. | Double patterning by PTD and NTD process |
| JP2015082046A (ja) | 2013-10-23 | 2015-04-27 | 富士フイルム株式会社 | パターン形成方法、電子デバイスの製造方法、及び、電子デバイス |
-
2014
- 2014-02-13 JP JP2014025637A patent/JP5806350B2/ja active Active
-
2015
- 2015-01-30 TW TW104103306A patent/TWI625786B/zh active
- 2015-02-11 US US14/619,554 patent/US9653293B2/en active Active
- 2015-02-13 KR KR1020150022170A patent/KR102344906B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TW201535512A (zh) | 2015-09-16 |
| KR20150095590A (ko) | 2015-08-21 |
| US20150227047A1 (en) | 2015-08-13 |
| KR102344906B1 (ko) | 2021-12-28 |
| JP2015152730A (ja) | 2015-08-24 |
| US9653293B2 (en) | 2017-05-16 |
| TWI625786B (zh) | 2018-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8053368B2 (en) | Method for removing residues from a patterned substrate | |
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| US8309462B1 (en) | Double spacer quadruple patterning with self-connected hook-up | |
| KR102005640B1 (ko) | 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법 | |
| US8273661B2 (en) | Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
| CN106325002A (zh) | 光刻技术显影成分及用于光刻技术图案化的方法 | |
| KR101403832B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 | |
| KR102344902B1 (ko) | 반도체 장치의 제조 방법 및 반도체 제조 장치 | |
| TW201824346A (zh) | 半導體裝置的製作方法 | |
| US11573494B2 (en) | Critical dimension (CD) uniformity of photoresist island patterns using alternating phase shifting mask | |
| US20130045591A1 (en) | Negative tone develop process with photoresist doping | |
| TWI471925B (zh) | 形成蝕刻遮罩之方法 | |
| JP5806350B2 (ja) | 半導体装置の製造方法 | |
| CN107430333B (zh) | 包括对准不良误差保护的图案化方法 | |
| CN101510503A (zh) | 图案形成方法、半导体装置的制造方法以及制造装置 | |
| KR20240011641A (ko) | 마스크 형성을 위한 이차 레지스트 표면 기능화를 이용하는패터닝 방법 | |
| TW202244993A (zh) | 圖案化光阻層的方法 | |
| CN117912938A (zh) | 一种双重图形化的方法、半导体器件及电子设备 | |
| TW202326812A (zh) | Euv光阻的混合式顯影 | |
| JP2022161792A (ja) | 金属リフトオフプロセスを用いた半導体素子の製造方法及びこの方法により製造する半導体素子 | |
| US8507190B2 (en) | Method for preparing alignment mark for multiple patterning | |
| KR20080009581A (ko) | 반도체 장치의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150615 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150811 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150903 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5806350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |