CN117912938A - 一种双重图形化的方法、半导体器件及电子设备 - Google Patents
一种双重图形化的方法、半导体器件及电子设备 Download PDFInfo
- Publication number
- CN117912938A CN117912938A CN202311801102.9A CN202311801102A CN117912938A CN 117912938 A CN117912938 A CN 117912938A CN 202311801102 A CN202311801102 A CN 202311801102A CN 117912938 A CN117912938 A CN 117912938A
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- electron beam
- transfer layer
- pattern transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000000059 patterning Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 230000009977 dual effect Effects 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 138
- 238000010894 electron beam technology Methods 0.000 claims abstract description 83
- 238000012546 transfer Methods 0.000 claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012790 adhesive layer Substances 0.000 claims abstract description 16
- 239000003292 glue Substances 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000011161 development Methods 0.000 claims description 7
- 230000018109 developmental process Effects 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052582 BN Inorganic materials 0.000 claims description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 230000011218 segmentation Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 8
- 238000000609 electron-beam lithography Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Landscapes
- Electron Beam Exposure (AREA)
Abstract
本发明公开一种双重图形化的方法、半导体器件及电子设备，涉及半导体技术领域，以简化现有的LELE工艺的步骤，降低工艺成本。所述双重图形化的方法包括：在基底上依次形成图形转移层和电子束负胶层。通过电子束对电子束负胶层进行曝光显影处理，在电子束负胶层上形成第一图形。对形成在图形转移层上的掩模材料层进行图形化处理，在掩模材料层上形成第二图形。结合第一图形和第二图形，对图形转移层进行刻蚀处理，在图形转移层上形成目标图形。所述半导体器件包括至少一个图形化结构，所述图形化结构采用上述技术方案所提的双重图形化的方法制作形成。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种双重图形化的方法、半导体器件及电子设备。
背景技术
在半导体器件制造中，双重图形化又称双曝光或两次曝光，其原理是将同一图形层的数据分成两次或两张掩模版分别成像。
随着集成电路制造技术的发展，光刻技术面临着巨大挑战，对版图设计的要求也更为严格。例如，为了保证图形转移的质量，设计规则倾向于将同一层图形的线条按一个方向排列。尽管如此，当同一方向排列的线条的节距接近80nm时，也已达到193nm浸没式光刻机单次曝光的极限；如果节距小于80nm，在更先进的光刻机被应用于量产前，必须采用双重或多重图形化技术。
目前，在传统的光刻-刻蚀-光刻-刻蚀(Litho-Eich-Litho-Etch，LELE)双重图形化工艺中，常使用氧化硅、氮化硅等材料制成的薄膜作为硬质掩模层，在第一次光刻之后还需要对刻蚀后的硬质掩模层进行固化处理，以致现有的双重图形工艺的步骤较为繁琐。
发明内容
本发明的目的在于提供一种双重图形化的方法、半导体器件及电子设备，以简化现有的LELE工艺的步骤，降低工艺成本。
为了实现上述目的，本发明提供如下技术方案：
第一方面，本发明提供一种双重图形化的方法，包括：
在基底上依次形成图形转移层和电子束负胶层。
通过电子束对电子束负胶层进行曝光显影处理，在电子束负胶层上形成第一图形。
对形成在图形转移层上的掩模材料层进行图形化处理，在掩模材料层上形成第二图形。
结合第一图形和第二图形，对图形转移层进行刻蚀处理，在图形转移层上形成目标图形。
与现有技术相比，本发明提供的双重图形化的方法中，通过电子束负胶在电子束曝光区会变成类似氧化硅物质的特性，当使用电子束光刻完成双重图形化的第一次图形刻蚀后，可以省略固化的步骤，能够直接进行第二次光学刻蚀，以形成第二图形。同时，仅利用电子束直写在电子束负胶层上形成第一图形，不仅能够在一定程度上提高电子束直写的效率，还可以避免电子束邻近效应导致无法实现10nm以下图形的问题。且相比于光学刻蚀，使用电子束刻蚀第一图形，还可以提高第一图形的分辨率。基于此，本发明提供的一种双重图形化的方法不仅可以提高形成的第一图形的分辨率，避免电子束邻近效应导致无法实现10nm以下图形的问题，还能够简化现有的LELE工艺的步骤，在一定程度上节约形成双重化图形的时间和工艺成本。
在一种可能的实现方式中，在通过电子束对电子束负胶层进行曝光显影处理，在电子束负胶层上形成第一图形之前，方法还包括：
根据待刻蚀图形的图形尺寸对待刻蚀图形进行图形分割处理，确定第一图形和第二图形；其中，第一图形的图形尺寸小于第二图形的图形尺寸。
在一种可能的实现方式中，在基底上依次形成图形转移层和电子束负胶层，包括：
在基底上形成图形转移层；在图形转移层上进行电子束胶旋转涂覆，形成电子束负胶层。
在一种可能的实现方式中，对形成在图形转移层上的掩模材料层进行图形化处理，在掩模材料层上形成第二图形，包括：
在图形转移层上依次形成抗反射涂层和光刻胶层；
对光刻胶层进行曝光显影处理，形成掩模；
基于掩模，对抗反射涂层进行刻蚀处理，在抗反射涂层上形成第二图形。
在一种可能的实现方式中，第一图形的图形尺寸小于40nm，第二图形的图形尺寸大于等于40nm。
在一种可能的实现方式中，电子束负胶层的材料包括氢倍半硅氧烷聚合物。
在一种可能的实现方式中，电子束负胶层的厚度范围为40nm～60nm。
在一种可能的实现方式中，图形转移层的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛中的任意一种。
第二方面，本发明还提供一种半导体器件，所述半导体器件包括至少一个图形化结构，所述图形化结构采用第一方面或第一方面任一项可能的实现方式描述的双重图形化的方法制作形成。
与现有技术相比，本发明提供的半导体器件的有益效果与上述技术方案所述双重图形化的方法的有益效果相同，此处不做赘述。
第三方面，本发明还提供一种电子设备，所述电子设备包括第二方面所述的半导体器件。
与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案所述双重图形化的方法的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1(a)～图1(e)现有技术中的双重图形化的工艺流程图；
图2为本发明实施例提供的一种双重图形化的方法流程图；
图3为本发明实施例提供的另一种双重图形化的方法流程图；
图4～图7为采用本发明实施例提供的双重图形化的工艺流程图。
附图标记：
1-基底， 2-图形转移层，
3-电子束负胶层， 4-掩模材料层，
41-抗反射涂层， 42-光刻胶层，
01’-硬质掩模层， 02’-第一掩模版，
03’-第二掩模板。
具体实施方式
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
现有的LELE双重图形化工艺需要将图形按一定的算法拆分成两层并分别制作掩模版，使得每一层图形都能够在光刻能力的限制范围内。图1(a)～图1(e)示例出了现有技术中的LELE工艺流程。如图1(a)所示，首先用第一掩模版进行第一次曝光处理；如图1(b)所示，基于第一掩模版02’对硬质掩模层01’进行刻蚀；如图1(c)所示，利用第二掩模版03’进行第二次曝光处理；如图1(d)所示，利用第二次曝光形成的光刻胶以及第一次刻蚀形成的硬质掩模层01’作为阻挡层进行第二次刻蚀；如图1(e)所示，同时将第一掩模版02’和第二掩模板03’的图形转移到目标圆片上。在现有的LELE工艺中，由于使用氧化硅、氮化硅等材料制成的薄膜作为硬质掩模层01’，在第一次光刻之后还需要对刻蚀后的硬质掩模层01’进行固化处理，以致现有的双重图形工艺的步骤较为繁琐。
鉴于此，如图2所示，本发明实施例提供一种双重图形化的方法，包括：
步骤101：在基底1上依次形成图形转移层2和电子束负胶层3。
在本申请中，基底1的具体结构可以根据实际应用场景设置，此处不做具体限定。具体的，基底1可以为其上未形成有任何结果的硅衬底、磷化铟(InP)衬底、砷化镓(GaAs)衬底、锗衬底、锗硅衬底、锗衬底、绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底等衬底，也可以是在衬底上形成有一些结构的基底1。例如，上述基底1可以为常见的硅衬底。
在形成基底1后，在基底1表面形成图形转移层2。图形转移层2的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛中的任意一种。例如，图形转移层2可以是氧化硅。
在形成图形转移层2后，在图形转移层2的表面形成电子束负胶层3。电子束负胶层3的材料包括氢倍半硅氧烷聚合物(Hydrogen Silsesquioxane Polymers，HSQ)，电子束负胶层3的厚度范围为40nm～60nm，示例性的，电子束负胶层3的厚度可以是40nm、41nm、45nm、50nm、56nm或者60nm，本发明实施例对此不做具体限定。可以理解的是，当电子束负胶层3的厚度小于40nm时，由于使用的电子束负胶层3厚度很薄，会导致该电子束负胶层3无法作为阻挡层进行图形转移，无法将形成的图形传递至图形转移层2问题。同时，当电子束负胶层3的较厚时，也会增加刻蚀难度，因此，选择合适厚度的电子束负胶层3不仅可以降低在后续的曝光显影处理过程中的刻蚀难度，还能够使得电子束负胶层3能够作为阻挡层进行图形转移。
步骤102：通过电子束对电子束负胶层3进行曝光显影处理，在电子束负胶层3上形成第一图形。
应理解，电子束光刻，是利用电子束在涂有电子抗蚀剂的晶片上直接描画或投影复印图形的光刻技术。与传统光学光刻相比，虽然电子束光刻具有更高的分辨率，但当图形尺寸到达10nm以下时，电子束光刻受到电子束邻近效应的影响，会导致很难形成图形。而本申请中由于使用了双重图形化技术，将待刻蚀图形分割成第一图形和第二图形，可以进一步扩大待刻蚀图形中线条的节距，基于此，仅利用电子束直写在电子束负胶层3上形成第一图形，不仅能够在一定程度上提高电子束直写的效率，还可以避免电子束邻近效应导致无法实现10nm以下图形的问题。
且当使用HSQ负胶作为电子束负胶层3的材料时，基于HSQ负胶的性质，被电子束曝光的区域可以形成类似氧化硅的物质，能够避免第二次光刻的影响，因此在使用电子束进行第一次刻蚀处理后，无需进行额外的固化处理，就能够直接进行第二次光刻处理，简化了现有的双重图形化工艺的步骤，在一定程度上节约了工艺流程以及形成双重图形化的时间。
步骤103：对形成在图形转移层2上的掩模材料层4进行图形化处理，在掩模材料层4上形成第二图形。
在本申请中，掩模材料层4包括光刻胶层42和抗反射涂层41。在电子束负胶层3上形成第一图形后，需要在图形转移层2上依次形成抗反射涂层41和光刻胶层42，并使用光刻胶层42的图案作为掩模，对抗反射涂层41进行光学刻蚀处理，最终在抗反射涂层41上形成第二图形。
步骤104：结合第一图形和第二图形，对图形转移层2进行刻蚀处理，在图形转移层2上形成目标图形。
在本申请中，在电子束负胶层3上形成第一图形，在掩模材料层4上形成第二图形，根据形成的第一图形和第二图形，对图形转移层2进行刻蚀处理，就能够在图形转移层2上形成目标图形，以便于将目标图形刻蚀在目标圆片上。
综上所述，本发明实施例提供的一种双重图形化的方法，通过电子束负胶在电子束曝光区会变成类似氧化硅物质的特性，当使用电子束光刻完成双重图形化的第一次图形刻蚀后，可以省略固化的步骤，能够直接进行第二次光学刻蚀，以形成第二图形。同时，仅利用电子束直写在电子束负胶层3上形成第一图形，不仅能够在一定程度上提高电子束直写的效率，还可以避免电子束邻近效应导致无法实现10nm以下图形的问题。且相比于光学刻蚀，使用电子束刻蚀第一图形，还可以提高第一图形的分辨率。基于此，本发明实施例提供的一种双重图形化的方法不仅可以提高形成的第一图形的分辨率，避免电子束邻近效应导致无法实现10nm以下图形的问题，还能够简化现有的LELE工艺的步骤，在一定程度上节约形成双重化图形的时间和工艺成本。
图3示例出了另一种双重图形化的方法，包括：
步骤201：在基底1上依次形成图形转移层2和电子束负胶层3。
具体的，步骤201包括以下子步骤：
子步骤A1：在基底1上形成图形转移层2。该基底1的具体结构可以参考前文，此处不再赘述。图形转移层2的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛中的任意一种。例如，图形转移层2可以是氧化硅。
子步骤A2：在图形转移层2上进行电子束胶旋转涂覆，形成电子束负胶层3。在形成图形转移层2后，在图形转移层2的表面通过电子束胶旋转涂覆形成电子束负胶层3。电子束负胶层3的材料包括氢倍半硅氧烷聚合物(Hydrogen Silsesquioxane Polymers，HSQ)，电子束负胶层3的厚度范围为40nm～60nm，示例性的，电子束负胶层3的厚度可以是40nm、41nm、45nm、50nm、56nm或者60nm，本发明实施例对此不做具体限定。可以理解的是，当电子束负胶层3的厚度小于40nm时，由于使用的电子束负胶层3厚度很薄，会导致该电子束负胶层3无法作为阻挡层进行图形转移，无法将形成的图形传递至图形转移层2问题。同时，当电子束负胶层3的较厚时，也会增加刻蚀难度，因此，选择合适厚度的电子束负胶层3不仅可以降低在后续的曝光显影处理过程中的刻蚀难度，还能够使得电子束负胶层3能够作为阻挡层进行图形转移。
步骤202：根据待刻蚀图形的图形尺寸对待刻蚀图形进行图形分割处理，确定第一图形和第二图形；其中，第一图形的图形尺寸小于第二图形的图形尺寸。
具体的，第一图形的图形尺寸小于40nm，第二图形的图形尺寸大于等于40nm。
在本申请中，可以根据待刻蚀图形的图形尺寸将待刻蚀图形进行分割处理，一方面可以扩大图形中的线条节距，可以避免电子束邻近效应导致无法实现10nm以下图形的问题，另一方面，仅使用电子束直写完成40nm以下图形的刻蚀处理，40nm以上的图形均使用光学刻蚀完成，可以在提高图形分辨率的基础上，提高电子束刻蚀的效率。
步骤203：如图4所示，通过电子束对电子束负胶层3进行曝光显影处理，在电子束负胶层3上形成第一图形。
应理解，与传统光学光刻相比，电子束光刻具有更高的分辨率。且当使用HSQ负胶作为电子束负胶层3的材料时，基于HSQ负胶的性质，被电子束曝光的区域可以形成类似氧化硅的物质，能够避免第二次光刻的影响，因此在使用电子束进行第一次刻蚀处理后，无需进行额外的固化处理，就能够直接进行第二次光刻处理，简化了现有的双重图形化工艺的步骤，在一定程度上节约了工艺流程以及形成双重图形化的时间。
步骤204：对形成在图形转移层2上的掩模材料层4进行图形化处理，在掩模材料层4上形成第二图形。
具体的，步骤204包括以下子步骤：
子步骤B1：在图形转移层2上依次形成抗反射涂层41和光刻胶层42。
子步骤B2：如图5所示，对光刻胶层42进行曝光显影处理，形成掩模。
子步骤B3：如图6所示，基于掩模，对抗反射涂层41进行刻蚀处理，在抗反射涂层41上形成第二图形。
步骤205：如图7所示，结合第一图形和第二图形，对图形转移层2进行刻蚀处理，在图形转移层2上形成目标图形。
在本申请中，在硬掩模层上形成第一图形，在第二掩模材料层4上形成第二图形，根据形成的第一图形和第二图形，对图形转移层2进行刻蚀处理，就能够在图形转移层2上形成目标图形，以便于将目标图形刻蚀在目标圆片上。
本发明实施例还提供一种半导体器件，所述半导体器件包括至少一个图形化结构，所述图形化结构采用上述实施例中提供的双重图形化的方法制作形成。
与现有技术相比，本发明实施例提供的半导体器件的有益效果与上述实施例中所述的双重图形化的方法的有益效果相同，此处不做赘述。
本发明实施例还提供一种电子设备，所述电子设备包括上述实施例中所述的半导体器件。
与现有技术相比，本发明实施例提供的电子设备的有益效果与上述实施例中所述的双重图形化的方法的有益效果相同，此处不做赘述。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (10)
1.一种双重图形化的方法，其特征在于，包括：
在基底上依次形成图形转移层和电子束负胶层；
通过电子束对所述电子束负胶层进行曝光显影处理，在所述电子束负胶层上形成第一图形；
对形成在所述图形转移层上的掩模材料层进行图形化处理，在所述掩模材料层上形成第二图形；
结合所述第一图形和所述第二图形，对所述图形转移层进行刻蚀处理，在所述图形转移层上形成目标图形。
2.根据权利要求1所述的双重图形化的方法，其特征在于，在所述通过电子束对所述电子束负胶层进行曝光显影处理，在所述电子束负胶层上形成第一图形之前，所述方法还包括：
根据待刻蚀图形的图形尺寸对所述待刻蚀图形进行图形分割处理，确定所述第一图形和第二图形；其中，所述第一图形的图形尺寸小于所述第二图形的图形尺寸。
3.根据权利要求1所述的双重图形化的方法，其特征在于，所述在基底上依次形成图形转移层和电子束负胶层，包括：
在所述基底上形成所述图形转移层；
在所述图形转移层上进行电子束胶旋转涂覆，形成所述电子束负胶层。
4.根据权利要求1所述的双重图形化的方法，其特征在于，对形成在所述图形转移层上的掩模材料层进行图形化处理，在所述掩模材料层上形成第二图形，包括：
在所述图形转移层上依次形成抗反射涂层和光刻胶层；
对所述光刻胶层进行曝光显影处理，形成掩模；
基于所述掩模，对所述抗反射涂层进行刻蚀处理，在所述抗反射涂层上形成第二图形。
5.根据权利要求2所述的双重图形化的方法，其特征在于，所述第一图形的图形尺寸小于40nm，所述第二图形的图形尺寸大于等于40nm。
6.根据权利要求1所述的双重图形化的方法，其特征在于，所述电子束负胶层的材料包括氢倍半硅氧烷聚合物。
7.根据权利要求1所述的双重图形化的方法，其特征在于，所述电子束负胶层的厚度范围为40nm～60nm。
8.根据权利要求1所述的双重图形化的方法，其特征在于，所述图形转移层的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛中的任意一种。
9.一种半导体器件，其特征在于，所述半导体器件包括至少一个图形化结构，所述图形化结构采用权利要求1至8任一项所述的双重图形化的方法制作形成。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求9所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311801102.9A CN117912938A (zh) | 2023-12-25 | 2023-12-25 | 一种双重图形化的方法、半导体器件及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311801102.9A CN117912938A (zh) | 2023-12-25 | 2023-12-25 | 一种双重图形化的方法、半导体器件及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117912938A true CN117912938A (zh) | 2024-04-19 |
Family
ID=90680789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311801102.9A Pending CN117912938A (zh) | 2023-12-25 | 2023-12-25 | 一种双重图形化的方法、半导体器件及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117912938A (zh) |
-
2023
- 2023-12-25 CN CN202311801102.9A patent/CN117912938A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7357876B2 (en) | Eliminating printability of sub-resolution defects in imprint lithography | |
| JP2004134553A (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
| US7994060B2 (en) | Dual exposure track only pitch split process | |
| US20030228754A1 (en) | Fabrication method for semiconductor hole | |
| KR20190022260A (ko) | 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법 | |
| US6764946B1 (en) | Method of controlling line edge roughness in resist films | |
| KR20120126442A (ko) | 반도체 소자의 패턴 형성 방법 | |
| CN108231548B (zh) | 半导体装置的制作方法 | |
| US7517637B2 (en) | Method of producing self-aligned mask in conjunction with blocking mask, articles produced by same and composition for same | |
| US7910289B2 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| CN110911553A (zh) | 半导体装置的制造方法 | |
| CN117912938A (zh) | 一种双重图形化的方法、半导体器件及电子设备 | |
| US10863630B2 (en) | Material composition and methods thereof | |
| US20200050113A1 (en) | Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer | |
| US7060400B2 (en) | Method to improve photomask critical dimension uniformity and photomask fabrication process | |
| CN117936369A (zh) | 一种双重图形化的方法、半导体器件及电子设备 | |
| US20140162176A1 (en) | Semiconductor device resolution enhancement by etching multiple sides of a mask | |
| US8007985B2 (en) | Semiconductor devices and methods of manufacturing thereof | |
| CN114200796B (zh) | 对准标记及其形成方法 | |
| US20230335401A1 (en) | Ion implantation method for reducing roughness of patterned resist lines | |
| CN116721909A (zh) | 深沟槽光刻对准标记的制作方法 | |
| US6514874B1 (en) | Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features | |
| US8242021B2 (en) | Method for manufacturing semiconductor device | |
| CN117912937A (zh) | 一种自对准双重图形化的方法、半导体器件及电子设备 | |
| KR102344906B1 (ko) | 반도체 장치의 제조 방법 및 반도체 제조 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |