JP4917652B2 - 基板処理方法 - Google Patents
基板処理方法 Download PDFInfo
- Publication number
- JP4917652B2 JP4917652B2 JP2010029338A JP2010029338A JP4917652B2 JP 4917652 B2 JP4917652 B2 JP 4917652B2 JP 2010029338 A JP2010029338 A JP 2010029338A JP 2010029338 A JP2010029338 A JP 2010029338A JP 4917652 B2 JP4917652 B2 JP 4917652B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- resist pattern
- processing
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 125
- 238000003672 processing method Methods 0.000 title claims description 36
- 238000012545 processing Methods 0.000 claims description 236
- 238000010438 heat treatment Methods 0.000 claims description 104
- 238000005259 measurement Methods 0.000 claims description 32
- 238000002360 preparation method Methods 0.000 claims description 30
- 235000012431 wafers Nutrition 0.000 description 356
- 239000010410 layer Substances 0.000 description 154
- 238000012546 transfer Methods 0.000 description 145
- 238000000034 method Methods 0.000 description 133
- 230000008569 process Effects 0.000 description 113
- 238000000576 coating method Methods 0.000 description 79
- 238000011161 development Methods 0.000 description 64
- 230000018109 developmental process Effects 0.000 description 64
- 230000032258 transport Effects 0.000 description 62
- 230000035945 sensitivity Effects 0.000 description 46
- 239000000872 buffer Substances 0.000 description 32
- 239000011248 coating agent Substances 0.000 description 32
- 238000001816 cooling Methods 0.000 description 31
- 238000000059 patterning Methods 0.000 description 28
- 238000012937 correction Methods 0.000 description 21
- 238000004140 cleaning Methods 0.000 description 12
- 230000003028 elevating effect Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000011068 loading method Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 101150075071 TRS1 gene Proteins 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 239000007888 film coating Substances 0.000 description 5
- 238000009501 film coating Methods 0.000 description 5
- 239000002335 surface treatment layer Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000012160 loading buffer Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002386 leaching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000003381 solubilizing effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/60—Substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
始めに、図1から図10を参照し、第1の実施の形態に係る基板処理方法、その基板処理方法を行うための基板処理システムについて説明する。
次に、図11から図14を参照し、第2の実施の形態に係る基板処理方法について説明する。
133 第1のレジスト膜
135 第2のレジスト膜
CD1、CD2 線幅
P1 第1のレジストパターン
P2 第2のレジストパターン
T1 第1の温度
T2 第2の温度
Claims (7)
- 基板を処理する基板処理方法において、
第1のレジスト膜が形成された前記基板を露光し、露光された前記基板を加熱処理し、加熱処理された前記基板を現像処理することによって第1のレジストパターンを形成する第1の処理工程と、
前記第1のレジストパターンが形成された前記基板上に第2のレジスト膜を形成し、前記第2のレジスト膜が形成された前記基板を露光し、露光された前記基板を加熱処理し、加熱処理された前記基板を現像処理することによって第2のレジストパターンを形成する第2の処理工程と
を有し、
一の基板に前記第2の処理工程を行った後、
前記一の基板に形成された前記第2のレジストパターンの線幅を測定し、測定された前記第2のレジストパターンの線幅の測定値に基づいて、前記第1の処理工程の第1の処理条件を補正し、補正された前記第1の処理条件で他の基板に前記第1の処理工程を行い、
前記一の基板に形成された前記第1のレジストパターンの線幅を測定し、測定された前記第1のレジストパターンの線幅の測定値に基づいて、前記第2の処理工程の第2の処理条件を補正し、補正された前記第2の処理条件で前記他の基板に前記第2の処理工程を行う、基板処理方法。 - 前記第1の処理工程は、露光された前記基板を第1の温度で加熱処理するものであり、
前記第2の処理工程は、露光された前記基板を第2の温度で加熱処理するものであり、
前記一の基板に前記第2の処理工程を行った後、
前記第2のレジストパターンの線幅の測定値に基づいて、前記第1の温度を補正し、補正された前記第1の温度で前記他の基板を加熱処理し、
前記第1のレジストパターンの線幅の測定値に基づいて、前記第2の温度を補正し、補正された前記第2の温度で前記他の基板を加熱処理する、請求項1に記載の基板処理方法。 - 前記第1の温度と前記第2のレジストパターンの線幅との関係を示す第1のデータを準備する第1のデータ準備工程と、
前記第2の温度と前記第1のレジストパターンの線幅との関係を示す第2のデータを準備する第2のデータ準備工程と
を有し、
前記一の基板に前記第2の処理工程を行った後、
前記第1のデータ及び前記第2のレジストパターンの線幅の測定値に基づいて、前記第1の温度を補正し、
前記第2のデータ及び前記第1のレジストパターンの線幅の測定値に基づいて、前記第2の温度を補正する、請求項2に記載の基板処理方法。 - 前記第1のデータ準備工程において、複数の基板よりなる第1の基板群の各基板に、前記基板毎に前記第1の温度を変えて前記第1の処理工程を行い、前記第1の処理工程が行われた前記各基板に前記第2の処理工程を行った後、前記各基板に形成された前記第2のレジストパターンの線幅を測定することによって、前記第1のデータを準備し、
前記第2のデータ準備工程において、複数の基板よりなる第2の基板群の各基板に、前記第1の処理工程を行い、前記第1の処理工程が行われた前記各基板に、前記基板毎に前記第2の温度を変えて前記第2の処理工程を行った後、前記各基板に形成された前記第1のレジストパターンの線幅を測定することによって、前記第2のデータを準備する、請求項3に記載の基板処理方法。 - 前記第1の処理工程は、前記基板を第1の露光量で露光するものであり、
前記第2の処理工程は、前記基板を第2の露光量で露光するものであり、
前記一の基板に前記第2の処理工程を行った後、
前記第2のレジストパターンの線幅の測定値に基づいて、前記第1の露光量を補正し、補正された前記第1の露光量で前記他の基板を露光し、
前記第1のレジストパターンの線幅の測定値に基づいて、前記第2の露光量を補正し、補正された前記第2の露光量で前記他の基板を露光する、請求項1に記載の基板処理方法。 - 前記第1の露光量と前記第2のレジストパターンの線幅との関係を示す第1のデータを準備する第1のデータ準備工程と、
前記第2の露光量と前記第1のレジストパターンの線幅との関係を示す第2のデータを準備する第2のデータ準備工程と
を有し、
前記一の基板に前記第2の処理工程を行った後、
前記第1のデータ及び前記第2のレジストパターンの線幅の測定値に基づいて、前記第1の露光量を補正し、
前記第2のデータ及び前記第1のレジストパターンの線幅の測定値に基づいて、前記第2の露光量を補正する、請求項5に記載の基板処理方法。 - 前記第1のデータ準備工程において、複数の基板よりなる第1の基板群の各基板に、前記基板毎に前記第1の露光量を変えて前記第1の処理工程を行い、前記第1の処理工程が行われた前記各基板に前記第2の処理工程を行った後、前記各基板に形成された前記第2のレジストパターンの線幅を測定することによって、前記第1のデータを準備し、
前記第2のデータ準備工程において、複数の基板よりなる第2の基板群の各基板に、前記第1の処理工程を行い、前記第1の処理工程が行われた前記各基板に、前記基板毎に前記第2の露光量を変えて前記第2の処理工程を行った後、前記各基板に形成された前記第1のレジストパターンの線幅を測定することによって、前記第2のデータを準備する、請求項6に記載の基板処理方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010029338A JP4917652B2 (ja) | 2010-02-12 | 2010-02-12 | 基板処理方法 |
TW99140794A TWI471906B (zh) | 2010-02-12 | 2010-11-25 | 基板處理方法 |
KR1020110002503A KR20110093611A (ko) | 2010-02-12 | 2011-01-11 | 기판 처리 방법 |
US13/022,811 US8110325B2 (en) | 2010-02-12 | 2011-02-08 | Substrate treatment method |
CN201110036950.6A CN102169826B (zh) | 2010-02-12 | 2011-02-12 | 基板处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010029338A JP4917652B2 (ja) | 2010-02-12 | 2010-02-12 | 基板処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011166027A JP2011166027A (ja) | 2011-08-25 |
JP4917652B2 true JP4917652B2 (ja) | 2012-04-18 |
Family
ID=44369872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010029338A Active JP4917652B2 (ja) | 2010-02-12 | 2010-02-12 | 基板処理方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8110325B2 (ja) |
JP (1) | JP4917652B2 (ja) |
KR (1) | KR20110093611A (ja) |
CN (1) | CN102169826B (ja) |
TW (1) | TWI471906B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5501086B2 (ja) * | 2010-04-30 | 2014-05-21 | 東京エレクトロン株式会社 | 現像処理方法 |
JP5806350B2 (ja) * | 2014-02-13 | 2015-11-10 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
WO2016035842A1 (ja) * | 2014-09-04 | 2016-03-10 | 株式会社ニコン | 処理システムおよびデバイス製造方法 |
TWI768409B (zh) * | 2015-02-23 | 2022-06-21 | 日商尼康股份有限公司 | 基板處理系統及基板處理方法、以及元件製造方法 |
TWI805389B (zh) * | 2021-05-07 | 2023-06-11 | 大陸商河南烯力新材料科技有限公司 | 散熱結構與電子裝置 |
CN116053116B (zh) * | 2023-01-28 | 2023-07-11 | 合肥晶合集成电路股份有限公司 | 一种半导体器件图形化的方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07134422A (ja) * | 1993-09-14 | 1995-05-23 | Oki Electric Ind Co Ltd | パターン形成方法 |
JPH07147219A (ja) | 1993-11-24 | 1995-06-06 | Sony Corp | パターンの形成方法 |
US5652084A (en) * | 1994-12-22 | 1997-07-29 | Cypress Semiconductor Corporation | Method for reduced pitch lithography |
JPH11168052A (ja) * | 1997-12-04 | 1999-06-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP4143023B2 (ja) * | 2003-11-21 | 2008-09-03 | 株式会社東芝 | パターン形成方法および半導体装置の製造方法 |
JP4861893B2 (ja) * | 2006-07-28 | 2012-01-25 | 東京エレクトロン株式会社 | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム |
CN101542390A (zh) * | 2006-11-14 | 2009-09-23 | Nxp股份有限公司 | 用以增大特征空间密度的两次形成图案的光刻技术 |
KR100809717B1 (ko) * | 2007-01-12 | 2008-03-06 | 삼성전자주식회사 | 더블 패터닝된 패턴의 전기적 특성을 콘트롤할 수 있는반도체 소자 및 그의 패턴 콘트롤방법 |
JP4872691B2 (ja) * | 2007-02-02 | 2012-02-08 | Jsr株式会社 | レジストパターン形成方法 |
JP5154395B2 (ja) * | 2008-02-28 | 2013-02-27 | 東京エレクトロン株式会社 | 半導体装置の製造方法及びレジスト塗布・現像処理システム |
JP5017147B2 (ja) * | 2008-03-06 | 2012-09-05 | 東京エレクトロン株式会社 | 基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム |
JP5007827B2 (ja) * | 2008-04-04 | 2012-08-22 | 信越化学工業株式会社 | ダブルパターン形成方法 |
-
2010
- 2010-02-12 JP JP2010029338A patent/JP4917652B2/ja active Active
- 2010-11-25 TW TW99140794A patent/TWI471906B/zh active
-
2011
- 2011-01-11 KR KR1020110002503A patent/KR20110093611A/ko not_active Application Discontinuation
- 2011-02-08 US US13/022,811 patent/US8110325B2/en not_active Expired - Fee Related
- 2011-02-12 CN CN201110036950.6A patent/CN102169826B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011166027A (ja) | 2011-08-25 |
US8110325B2 (en) | 2012-02-07 |
US20110200923A1 (en) | 2011-08-18 |
TWI471906B (zh) | 2015-02-01 |
KR20110093611A (ko) | 2011-08-18 |
TW201145353A (en) | 2011-12-16 |
CN102169826B (zh) | 2014-08-13 |
CN102169826A (zh) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101422853B1 (ko) | 기판 처리 시스템 | |
JP4535489B2 (ja) | 塗布・現像装置 | |
JP4917652B2 (ja) | 基板処理方法 | |
JP4853536B2 (ja) | 塗布、現像装置、塗布、現像方法及び記憶媒体 | |
JP4654120B2 (ja) | 塗布、現像装置及び塗布、現像方法並びにコンピュータプログラム | |
JP4861893B2 (ja) | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム | |
JP5296022B2 (ja) | 熱処理方法及びその熱処理方法を実行させるためのプログラムを記録した記録媒体並びに熱処理装置 | |
TW200830060A (en) | Substrate processing method and substrate processing system | |
JP5025231B2 (ja) | 基板搬送処理装置 | |
JP5132920B2 (ja) | 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム | |
JP5017147B2 (ja) | 基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム | |
JP3648129B2 (ja) | 塗布現像処理方法及び塗布現像処理システム | |
JP4965925B2 (ja) | 基板の処理システム | |
JP4906140B2 (ja) | 基板処理システム | |
JP4548735B2 (ja) | 基板処理システム | |
JP4920317B2 (ja) | 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム | |
JP5186264B2 (ja) | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム | |
JP4319201B2 (ja) | 基板の処理方法、プログラム及び基板処理システム | |
JP5501086B2 (ja) | 現像処理方法 | |
JP4906141B2 (ja) | 基板処理システム | |
WO2011099221A1 (ja) | 基板処理方法 | |
JP2012220896A (ja) | 周辺露光方法及び周辺露光装置 | |
KR20090044423A (ko) | 마스크 노광 장비 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4917652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |